CN116344358A - 芯片封装结构及其制作方法 - Google Patents

芯片封装结构及其制作方法 Download PDF

Info

Publication number
CN116344358A
CN116344358A CN202310096938.7A CN202310096938A CN116344358A CN 116344358 A CN116344358 A CN 116344358A CN 202310096938 A CN202310096938 A CN 202310096938A CN 116344358 A CN116344358 A CN 116344358A
Authority
CN
China
Prior art keywords
layer
dielectric layer
chip
circuit layer
metal plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310096938.7A
Other languages
English (en)
Inventor
陈先明
洪业杰
黄高
黄本霞
徐小伟
张治军
林文健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Yueya Semiconductor Co ltd
Original Assignee
Zhuhai Yueya Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Yueya Semiconductor Co ltd filed Critical Zhuhai Yueya Semiconductor Co ltd
Priority to CN202310096938.7A priority Critical patent/CN116344358A/zh
Publication of CN116344358A publication Critical patent/CN116344358A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00

Abstract

本申请提供一种芯片封装结构及其制作方法。制作方法包括：准备金属板；在金属板上形成贯穿金属板的通孔；贴装器件，使得器件的非端子面贴附在金属板上；在金属板的上表面层压形成第一介质层，在金属板的下表面层压形成第二介质层，使得器件嵌埋在第一介质层中；在通孔位置处形成贯穿第一介质层和第二介质层的导通孔；在第一介质层上形成暴露出器件的端子的第一盲孔；在第一介质层的表面形成第一线路层；在第二介质层的表面形成第二线路层；在第一线路层上形成第三介质层，在第三介质层上形成第三线路层；在第二线路层上形成第四介质层，在第四介质层上形成第四线路层，其中第三线路层与第一线路层导通连接，第四线路层与第二线路层导通连接。

Description

芯片封装结构及其制作方法
技术领域
本申请涉及电子元器件封装技术领域，尤其涉及一种芯片封装结构及其制作方法。
背景技术
随着电子技术的日益发展，电子产品的性能要求越来越高，使得电子元件及线路板基板线路越来越复杂；同时电子产品尺寸要求越来越小，越来越薄。从而使得芯片等电子元件封装基板的高密度集成化、小型化、多功能化是必然趋势。为实现电子产品的多功能、高性能、小型化，如何高效地、低成本地将芯片嵌埋封装于基板内部，是目前半导体封装行业中很重要的研究方向。
现有的板级芯片嵌埋封装技术：预先制作具有矩形空腔的聚合物框架，然后将芯片嵌埋封装于矩形空腔，并通过制作再布线层连接芯片和聚合物框架。对于多层的芯片嵌埋封装基板，在上述封装的基础上，双面进行增层制作。例如中国专利CN109686669A公开的一种集成电路封装方法及封装结构，中国专利CN113451259A公开的芯片封装结构及制作方法；均需要预先制作具有空腔的聚合物框架，存在制备流程长，造成较大的物料成本浪费以及工作环境温度过高影响芯片性能稳定性及可靠性等问题。
发明内容
有鉴于此，本申请的目的在于提出一种芯片封装结构及其制作方法。
基于上述目的，本申请提供了芯片封装结构的制作方法，包括：
准备金属板；
在所述金属板上形成贯穿所述金属板的通孔；
在所述金属板的上表面贴装器件，使得所述器件的非端子面贴附在所述金属板上；
在所述金属板的上表面层压形成第一介质层，在所述金属板的下表面层压形成第二介质层，使得所述器件嵌埋在所述第一介质层中；
在所述通孔位置处形成贯穿所述第一介质层和所述第二介质层的导通孔；在所述第一介质层上形成暴露出所述器件的端子的第一盲孔；
在所述第一介质层的表面形成第一线路层；在所述第二介质层的表面形成第二线路层；所述第一线路层通过电镀所述第一盲孔形成的第一导通柱导通连接所述器件的端子，所述第一线路层和所述第二线路层通过电镀所述导通孔的侧壁形成的第二导通柱导通连接；
在所述第一线路层上形成第三介质层，在所述第三介质层上形成第三线路层；在所述第二线路层上形成第四介质层，在所述第四介质层上形成第四线路层，其中所述第三线路层与所述第一线路层导通连接，所述第四线路层与所述第二线路层导通连接。
本申请实施例还提供了芯片封装结构，包括：金属板，贴装在金属板上表面的器件使得所述器件的非端子面贴附在所述金属板上，层叠设置在所述金属板的上表面的第一介质层、第一线路层、第三介质层和第三线路层；层叠设置在所述金属板的下表面的第二介质层、第二线路层、第四介质层和第四线路层；其中，所述器件为第一芯片或芯片连接器；
其中，所述第一线路层通过第一导通柱与所述器件的端子导通连接，所述第一线路层和所述第二线路层通过贯穿所述第一介质层和所述第二介质层的第二导通柱导通连接；所述第三线路层通过贯穿所述第三介质层的第三导通柱与所述第一线路层导通连接；所述第四线路层通过贯穿所述第四介质层的第四导通柱与所述第二线路层导通连接。
从上面所述可以看出，本申请提供的芯片封装结构及其制作方法，采用金属板及有机聚合物材料压合形成金属芯层，并将芯片或芯片连接器嵌埋封装在金属芯层内部，并制作重新布线与基板实现电性互连，能够在一定程度上解决板级芯片嵌埋封装技术存在的制备流程长，造成较大的物料成本浪费以及工作环境温度过高影响芯片性能稳定性及可靠性等问题的问题。
附图说明
为了更清楚地说明本申请或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例的芯片封装结构的截面示意图；
图2为本申请实施例的又一芯片封装结构的截面示意图；
图3a-图3f示出了本申请实施例的芯片封装结构的制造方法的各个步骤的中间结构的截面示意图；
图4a-图4g示出了本申请实施例的又一芯片封装结构的制造方法的各个步骤的中间结构的截面示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本申请进一步详细说明。
需要说明的是，除非另外定义，本申请实施例使用的技术术语或者科学术语应当为本申请所属领域内具有一般技能的人士所理解的通常意义。本申请实施例中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
随着电子技术的日益发展，同时受电子产品短小轻薄的驱动，半导体封装行业对芯片的功能要求越来越高，因此芯片的IO通道数要求越来越多，IO通道大小和间距要求越来越精细。当单个芯片的功能无法满足产品性能需求时，需要采用多个芯片进行互连来满足。
相关技术的板级芯片嵌埋封装技术中，需要预先制作具有空腔的聚合物框架，这样会导致加工流程更长；且聚合物框架的空腔需要电镀牺牲铜柱后，再进行蚀刻去除牺牲铜柱，从而形成空腔，造成较大的物料成本浪费。对于无芯嵌埋封装，在采用聚合物框架加工空腔后，存在刚性及强度较差，无法保证平整性等问题。对于高运算量的芯片嵌埋封装，芯片运行过程中产生的热量无法很好的散发，工作环境温度过高影响芯片性能稳定性及可靠性。且对于多个芯片，无法实现多个芯片的互连，集成度较低。
基于此，本申请实施例提供了一种芯片封装结构及其制作方法，采用金属板及有机聚合物材料压合形成金属芯层，并将芯片嵌埋封装在金属芯层内部，并制作重新布线与基板实现电性互连，能够在一定程度上解决板级芯片嵌埋封装技术存在的制备流程长，造成较大的物料成本浪费以及工作环境温度过高影响芯片性能稳定性及可靠性等问题的问题。
本申请实施例提供的芯片封装结构，可以包括：金属板，贴装在金属板上表面的器件使得所述器件的非端子面贴附在所述金属板上，层叠设置在所述金属板的上表面的第一介质层、第一线路层、第三介质层和第三线路层；层叠设置在所述金属板的下表面的第二介质层、第二线路层、第四介质层和第四线路层；其中，所述器件为第一芯片或芯片连接器；
其中，所述第一线路层通过第一导通柱与所述器件的端子导通连接，所述第一线路层和所述第二线路层通过贯穿所述第一介质层和所述第二介质层的第二导通柱导通连接；所述第三线路层通过贯穿所述第三介质层的第三导通柱与所述第一线路层导通连接；所述第四线路层通过贯穿所述第四介质层的第四导通柱与所述第二线路层导通连接。
图1示出了本申请实施例的芯片封装结构的截面图。
如图1所示，器件为第一芯片21。本申请实施例的芯片封装结构，可以包括金属板10a，贴装在金属板10a表面的第一芯片21，层叠设置在所述金属板10a的上表面的第一介质层31a、第一线路层41a、第三介质层51a和第三线路层61a；层叠设置在所述金属板10a的下表面的第二介质层32a、第二线路层42a、第四介质层52a和第四线路层62a。
其中，第一线路层41a和第一芯片21通过第一导通柱411a电连接。第一导通柱411a远离金属板10a的一端与第一线路层41a连接，第一导通柱411a靠近金属板10a的一端与第一芯片21电连接。第一线路层41a和第二线路层42a通过贯穿第一介质层和第二介质层的第二通孔柱导通连接。这样，即分别实现了第一芯片21与第一线路层41a以及第一线路层41a和第二线路层42a的电连接。
在一些实施例中，第三线路层61a与第一线路层41a之间，第四线路层62a和第二线路层42a之间分别通过对应的层间导通柱连接。这样，分别实现了第一芯片21与第三线路层61a的电连接和第一芯片21与第四线路层62a的电连接，也即使得第一芯片21与各个线路层之间分别电连接。
在一些实施例中，所述第三线路层61a通过第三导通柱611a与第一线路层41a导通连接。第四线路层62a通过第四导通柱621a与第二线路层42a导通连接。
本实施方案提及的导通柱，例如第一导通柱411a、第二导通柱、第三导通柱611a和第四导通柱621a可以包括至少一个铜导通柱作为IO通道，以实现层与层之间的导通，铜导通柱的尺寸和/或形状可以相同，也可以不同；铜导通柱可以为实心铜柱，也可以是表面镀铜的空心柱。
在一些实施例中，还可以包括粘合层70a。粘合层70a设置在金属板10a上，第一芯片21的非端子面贴附于粘合层70a上。这样，可以使得第一芯片21能够良好地固定在金属板10a上。
通常，粘合层70a可以为粘性导热材料，例如粘性高导热材料，这样可以提高芯片的性能稳定性及可靠性。特别对于高运算量的第一芯片21，能够更好地散发第一芯片21运行过程中产生的热量，避免工作环境温度过高影响第一芯片21性能稳定性及可靠性。粘合层70a的材料可以选自导热胶和银浆中的至少其一；可以通过涂覆、印刷或点胶的方式施加粘性导热材料。
图2示出了本申请实施例的又一芯片封装结构的截面图。
如图2所示，该芯片封装结构可以包括金属板10b，贴装在金属板10b表面的芯片连接器22，层叠设置在所述金属板10b的上表面的第一介质层31b、第一线路层41b、第三介质层51b和第三线路层61b；层叠设置在所述金属板10b的下表面的第二介质层32b、第二线路层42b、第四介质层52b和第四线路层62b。本申请实施例的芯片封装结构与图1所示的芯片封装结构的区别在于，贴装在金属板10b表面的为芯片连接器22而非第一芯片，且本申请实施例还包括设置在所述第三线路层61b上形成的第二芯片23和第三芯片24，第二芯片23与第三芯片24通过第三线路层61b分别与芯片连接器22电连接。
其中，芯片连接器22可以为芯片连接桥。
在一些实施例中，所述第三线路层61b与所述第一线路层41b之间，所述第四线路层62b和所述第二线路层42b之间分别通过对应的层间导通柱连接。这样，分别实现了芯片连接器22与第三线路层61b的电连接和芯片连接器22与第四线路层62b的电连接，也即使得芯片连接器22与各个线路层之间分别电连接。
其中，第一导通柱411b、第二导通柱、第三导通柱611b和第四导通柱621b的详细内容(例如材质，数量，尺寸和/或形状等)与前述的器件为第一芯片的实施例中相同，此处不再赘述。
在一些实施例中，还可以包括粘合层70b。所述粘合层70b设置在所述金属板10b上，芯片连接器22的非端子面贴附于粘合层70b上。这样，可以使得芯片连接器22能够良好地固定在金属板10b上。粘合层70b的具体材质和对应的施加方式，与前述的第一芯片中可以相同，此处不再赘述。
图3a-图3f示出了本申请实施例的图1所示的芯片封装结构的制造方法的各个步骤的中间结构的截面示意图。图4a-图4g示出了本申请实施例的又一芯片封装结构的制造方法的各个步骤的中间结构的截面示意图。
芯片封装结构的制作方法包括如下步骤：准备金属板(例如金属板10a或金属板10b)-步骤(a)，如图3a或图4a所示。其中，金属板(例如金属板10a或金属板10b)可以为铜箔板，厚度可根据需求来定。采用金属铜箔板，具有良好的散热性。
接着，在金属板(例如金属板10a或金属板10b)上形成通孔(例如通孔11a或通孔11b)-步骤(b)，如图3b或图4b所示。通常，可以通过钻孔、冲型、铣锣或图形遮蔽蚀刻(也即图形遮蔽+蚀刻的方式)形成通孔(例如通孔11a或通孔11b)。其中，通孔(例如通孔11a或通孔11b)的数量可以设置为一个或多个，以实现线路层之间的连通。其中，多个通孔(例如通孔11a或通孔11b)的尺寸和/或形状可以相同，也可以不同。
然后，在金属板(例如金属板10a或金属板10b)上贴装器件-步骤(c)，如图3c所示或如图4c所示。其中，所述器件为第一芯片21(如图3c)或芯片连接器22(如图4c)。通常，在金属板(例如金属板10a或金属板10b)上贴装器件包括以下子步骤：
(c1)在金属板(例如金属板10a或金属板10b)的上表面贴合粘性导热材料，形成粘合层(例如粘合层70a或粘合层70b)。通常，粘性导热材料可以为粘性高导热材料，这样可以提高芯片的性能稳定性及可靠性。特别对于高运算量的第一芯片21，能够更好地散发第一芯片21运行过程中产生的热量，避免工作环境温度过高影响第一芯片21性能稳定性及可靠性。粘合层(例如粘合层70a或粘合层70b)的材料可以选自导热胶和银浆中的至少其一；可以通过涂覆、印刷或点胶的方式施加粘性导热材料。
(c2)将所述器件的非端子面贴附于所述粘合层(例如粘合层70a或粘合层70b)上。这样，可以使得第一芯片21或芯片连接器22能够良好地固定在金属板(例如金属板10a或金属板10b)上。
接着，在金属板(例如金属板10a或金属板10b)的上表面层压形成第一介质层(例如第一介质层31a或第一介质层31b)，在金属板(例如金属板10a或金属板10b)的下表面层压形成第二介质层(例如第二介质层32a或第二介质层32b)-步骤(d),如图3d或图4d所示。通常，该步骤中第一介质层(例如第一介质层31a或第一介质层31b)和第二介质层(例如第二介质层32a或第二介质层32b)可以通过对金属基板进行双面压合介质材料得到，压合后即得到了金属芯层。在压合后，所述金属板(例如金属板10a或金属板10b)的通孔(例如通孔11a或通孔11b)被所述第一介质层(例如第一介质层31a或第一介质层31b)和/或所述第二介质层(例如第二介质层32a或第二介质层32b)填充。可以理解为，在通孔(例如通孔11a或通孔11b)中可以仅包括第一介质层(例如第一介质层31a或第一介质层31b)，也可以仅包括第二介质层(例如第二介质层32a或第二介质层32b)，还可以同时包括第一介质层(例如第一介质层31a或第一介质层31b)和第二介质层(例如第二介质层32a或第二介质层32b)。优选，通孔(例如通孔11a或通孔11b)中同时包括第一介质层(例如第一介质层31a或第一介质层31b)和第二介质层(例如第二介质层32a或第二介质层32b)，且第一介质层(例如第一介质层31a或第一介质层31b)靠近金属板(例如金属板10a或金属板10b)的一侧与所述第二介质层(例如第二介质层32a或第二介质层32b)靠近金属板(例如金属板10a或金属板10b)的一侧连接。例如，第一介质层(例如第一介质层31a或第一介质层31b)与第二介质层(例如第二介质层32a或第二介质层32b)在通孔(例如通孔11a或通孔11b)中沿通孔(例如通孔11a或通孔11b)的轴向对称设置，这样可以使得金属芯层具有良好的稳定性和平整性等。
通常，所述第一介质层(例如第一介质层31a或第一介质层31b)与所述第二介质层(例如第二介质层32a或第二介质层32b)的材料可以相同，也可以不相同。所述第一介质层(例如第一介质层31a或第一介质层31b)可以为具有玻璃纤维的介质材料、不具有玻璃纤维的介质材料或感光介质材料。所述第二介质层(例如第二介质层32a或第二介质层32b)可以为具有玻璃纤维的介质材料、不具有玻璃纤维的介质材料或感光介质材料。优选，所述第一介质层为具有玻璃纤维的聚丙烯树脂；所述第二介质层为具有玻璃纤维的聚丙烯树脂。这样，可以增加金属芯层的强度，使得芯片封装结构具有良好的强度。
在一些实施例中，所述第一介质层(例如第一介质层31a或第一介质层31b)的高度超过贴装在所述金属板(例如金属板10a或金属板10b)表面的器件，使得器件嵌埋在第一介质层中。这样，在第一介质层(例如第一介质层31a或第一介质层31b)表面制造其他层级结构时，避免器件承受负荷，进而避免器件的破损等。
然后，形成贯穿所述第一介质层(例如第一介质层31a或第一介质层31b)和所述第二介质层(例如第二介质层32a或第二介质层32b)的导通孔(例如导通孔33a或导通孔33b)；在所述第一介质层(例如第一介质层31a或第一介质层31b)上形成暴露出第一芯片21或芯片连接器22的端子的第一盲孔(例如第一盲孔311a或第一盲孔311b)-步骤(e)，如图3e或图4e所示。通常，可以通过机械钻孔或镭射钻孔形成所述导通孔(例如导通孔33a或导通孔33b)。可以通过机械钻孔或镭射钻孔形成所述第一盲孔(例如第一盲孔311a或第一盲孔311b)。
其中，所述导通孔(例如导通孔33a或导通孔33b)的直径可以小于所述通孔(例如通孔11a或通孔11b)的直径，通过对导通孔内壁电镀形成第二导通柱，使得第一线路层(例如第一线路层41a或第一线路层41b)和第二线路层(例如第二线路层42a或第二线路层42b)之间通过第二导通柱形成电连接。应当理解的是，导通孔(例如导通孔33a或导通孔33b)的数量可以与通孔(例如通孔11a或通孔11b)的数量相同，且各个导通孔(例如导通孔33a或导通孔33b)的设置位置与各个通孔(例如通孔11a或通孔11b)的设置位置一一对应。
在一些实施例中，第一盲孔(例如第一盲孔311a或第一盲孔311b)内通过电镀形成连接第一芯片21与第一线路层(例如第一线路层41a或第一线路层41b)的第一导通柱(例如第一导通柱411a或第一导通柱411b)，例如图3e所示。通常，第一盲孔(例如第一盲孔311a或第一盲孔311b)的设置数量与第一芯片21的端子的数量相同。各个第一盲孔(例如第一盲孔311a或第一盲孔311b)的设置位置与第一芯片21的各个端子的位置分别对应。
在另一些实施例中，第一盲孔(例如第一盲孔311a或第一盲孔311b)内通过电镀形成连接芯片连接器22与第一线路层(例如第一线路层41a或第一线路层41b)的第一导通柱(例如第一导通柱411a或第一导通柱411b)，例如图4e所示。第一盲孔(例如第一盲孔311a或第一盲孔311b)的数量可根据实际需求设置。
接着，在所述第一介质层(例如第一介质层31a或第一介质层31b)上形成第一线路层(例如第一线路层41a或第一线路层41b)；在所述第二介质层(例如第二介质层32a或第二介质层32b)上形成第二线路层(例如第二线路层42a或第二线路层42b)-步骤(f)，如图3f或图4f所示。
通常，第一线路层41a通过填充第一盲孔311a的第一导通柱411a与第一芯片21的端子电连接，如图3f所示。这样，即实现了第一芯片21与第一线路层41a和第二线路层42a的电连接。在另一些实施例中，如图4f所示，第一线路层41b和芯片连接器22通过第一导通柱411b电连接。这样，即分别实现了芯片连接器22与第一线路层41b和第二线路层42b的电连接。
在一些实施例中，如图4f所示，第一线路层41b还包括与第一导通柱411b连接的芯片连接器第一引出焊盘412，其中，所述芯片连接器第一引出焊盘412设置在第一导通柱411b远离金属板10b的端部。这样，可以使得第一线路层41b与第二芯片23和第三芯片24之间实现电连接，进而实现第二芯片23和第三芯片24与芯片连接器22的电连接。
通常，第一线路层(例如第一线路层41a或第一线路层41b)的形成可以包括：PTH→填孔电镀→线路图形制作→线路蚀刻→退膜。其中，PTH可以为通过化学沉铜的方式在第一介质层(例如第一介质层31a或第一介质层31b)的表面、导通孔(例如导通孔33a或导通孔33b)靠近器件的一端和第一盲孔(例如第一盲孔311a或第一盲孔311b)的孔壁上沉积一层均匀的导电铜膜。填孔电镀可以为经过电镀方式在导电铜膜上形成紧密且具有标准厚度的金属铜层。通过线路图形制作、线路刻蚀和退膜的流程可以在所述金属铜层的表面形成第一线路层(例如第一线路层41a或第一线路层41b)，且所述第一线路层(例如第一线路层41a或第一线路层41b)具有用于暴露第一介质层(例如第一介质层31a或第一介质层31b)的第一线路开窗。
通常，第二线路层(例如第二线路层42a或第二线路层42b)的形成可以包括：PTH→线路图形制作→填孔电镀→退膜→种子层蚀刻。其中，PTH可以为通过化学沉铜的方式在第二介质层(例如第二介质层32a或第二介质层32b)的表面、导通孔(例如导通孔33a或导通孔33b)远离器件的一端的孔壁上沉积一层均匀的导电铜膜。填孔电镀可以为经过电镀方式在导电铜膜上形成紧密且具有标准厚度的金属铜层。通过线路图形制作、填孔电镀、退膜和种子层刻蚀的流程可以在所述导电铜膜的表面形成第二线路层(例如第二线路层42a或第二线路层42b)，且所述第二线路层(例如第二线路层42a或第二线路层42b)具有用于暴露第二介质层(例如第二介质层32a或第二介质层32b)的第二线路开窗。
然后，在所述第一线路层(例如第一线路层41a或第一线路层41b)上形成第三介质层(例如第三介质层51a或第三介质层51b)和第三线路层(例如第三线路层61a或第三线路层61b)；在所述第二线路层(例如第二线路层42a或第二线路层42b)上形成第四介质层(例如第四介质层52a或第四介质层52b)和第四线路层(例如第四线路层62a或第四线路层62b)-步骤(g)，如图1或图4g所示。
通常，可以包括如下子步骤：
在所述第一线路层(例如第一线路层41a或第一线路层41b)上形成第三介质层(例如第三介质层51a或第三介质层51b)。可以通过层压的方式形成第三介质层(例如第三介质层51a或第三介质层51b)。
在所述第三介质层(例如第三介质层51a或第三介质层51b)上形成与所述第一线路层(例如第一线路层41a或第一线路层41b)连接的第二盲孔。第二盲孔可以通过镭射钻孔形成。
在所述第三介质层(例如第三介质层51a或第三介质层51b)上形成所述第三线路层(例如第三线路层61a或第三线路层61b)。所述第三线路层(例如第三线路层61a或第三线路层61b)通过填充所述第二盲孔的第三导通柱(例如第三导通柱611a或第三导通柱611b)与所述第一线路层(例如第一线路层41a或第一线路层41b)电连接。
在一些实施例中，如图4g所示，第三线路层61b还包括与所述芯片连接器第一引出焊盘412连接的芯片连接器22第二引出焊盘612。芯片连接器第二引出焊盘612设置在第三导通柱611b远离金属板10b的端部。这样，可以使得第三线路层61b与第二芯片23和第三芯片24之间实现电连接。
在一些实施例中，第三线路层(例如第三线路层61a或第三线路层61b)的形成可以包括：PTH→填孔电镀→线路图形制作→线路蚀刻→退膜。其中，PTH可以为通过化学沉铜的方式在第三介质层(例如第三介质层51a或第三介质层51b)的表面和第二盲孔的孔壁上沉积一层均匀的导电铜膜。填孔电镀可以为经过电镀方式在导电铜膜上形成紧密且具有标准厚度的金属铜层。通过线路图形制作、线路刻蚀和退膜的流程可以在所述金属铜层的表面形成第三线路层(例如第三线路层61a或第三线路层61b)，且所述第三线路层(例如第三线路层61a或第三线路层61b)具有用于暴露第三介质层(例如第三介质层51a或第三介质层51b)的第三线路开窗。
通常，所述在所述第二线路层(例如第二线路层42a或第二线路层42b)上形成第四介质层(例如第四介质层52a或第四介质层52b)和第四线路层(例如第四线路层62a或第四线路层62b)包括：
在所述第二线路层(例如第二线路层42a或第二线路层42b上形成第四介质层(例如第四介质层52a或第四介质层52b)。可以通过层压的方式形成第三介质层(例如第三介质层51a或第三介质层51b)。
在所述第四介质层(例如第四介质层52a或第四介质层52b)上形成暴露出所述第二线路层(例如第二线路层42a或第二线路层42b)的第三盲孔。第三盲孔可以通过镭射钻孔形成。
在所述第四介质层(例如第四介质层52a或第四介质层52b)上形成所述第四线路层(例如第四线路层62a或第四线路层62b)。所述第四线路层(例如第四线路层62a或第四线路层62b)通过填充所述第三盲孔的第四导通柱(例如第四导通柱621a或第四导通柱621b)与所述第二线路层(例如第二线路层42a或第二线路层42b)连接。
通常，第四线路层(例如第四线路层62a或第四线路层62b)的形成可以包括：PTH→线路图形制作→填孔电镀→退膜→种子层蚀刻。其中，PTH可以为通过化学沉铜的方式在第四介质层(例如第四介质层52a或第四介质层52b)的表面和第三盲孔的孔壁上沉积一层均匀的导电铜膜。填孔电镀可以为经过电镀方式在导电铜膜上形成紧密且具有标准厚度的金属铜层。通过线路图形制作、填孔电镀、退膜和种子层刻蚀的流程可以在所述导电铜膜的表面形成第四线路层(例如第四线路层62a或第四线路层62b)，且所述第四线路层(例如第四线路层62a或第四线路层62b)具有用于暴露第四介质层(例如第四介质层52a或第四介质层52b)的第四线路开窗。
接着，在第三线路层61b上分别形成第二芯片23和第三芯片24-步骤(h)，如图2所示。其中，所述第二芯片23的端子与所述芯片连接器第二引出焊盘612连接，所述第三芯片24的端子与所述芯片连接器第二引出焊盘612连接，以使所述第二芯片23和第三芯片24电连接。可以理解为，第二芯片23的端子和第三芯片24的端子分别通过芯片连接器22第二引出焊盘612与芯片连接器第一引出焊盘412连接，由于芯片连接器第一引出焊盘412与芯片连接器22连接，因此分别实现了第二芯片23和第三芯片24与芯片连接器22的连接，从而实现了第二芯片23和第三芯片24的电性互连。
本申请实施例提供的芯片封装结构及其制作方法，通过采用金属板(例如金属板10a或金属板10b)及有机聚合物材料压合形成金属芯层(也即金属板(例如金属板10a或金属板10b)、第一介质层(例如第一介质层31a或第一介质层31b)和第二介质层(例如第二介质层32a或第二介质层32b)形成的结构)，并将芯片(第一芯片21)嵌埋封装在金属芯层内部，并制作重新布线与基板实现电性互连。通过在金属芯层进行(第一芯片21或芯片连接器22)嵌埋封装，可以提升芯片(第一芯片21或第二芯片23和第三芯片24)封装密集程度；且金属芯层的高导热特性，可以有效辅助芯片(第一芯片21或第二芯片23和第三芯片24)散热，降低芯片(第一芯片21或第二芯片23和第三芯片24)工作环境温度，提升芯片(第一芯片21或第二芯片23和第三芯片24)性能稳定性及可靠性。金属芯制作过程中嵌埋封装器件(第一芯片21或芯片连接器22)，金属芯结构完整保留，具有较好的强度和刚性，可以保证器件(第一芯片21或芯片连接器22)嵌埋封装基板的平整性。同时通过将芯片连接器22(例如芯片连接桥)嵌埋封装在基板内部，并将芯片连接桥的引脚导出外层线路焊盘。封装在基板上的多颗芯片(例如第二芯片23和第三芯片24)可同时与芯片连接器22(例如芯片连接桥)导出的焊盘(例如第一引出焊盘412和第二引出焊盘612)进行焊接，实现封装在载板上的多颗芯片(例如第二芯片23和第三芯片24)之间的电性互连，实现封装模块的高密度集成。将器件((第一芯片21或芯片连接器22))嵌埋封装在基板中，能够缩小封装体积，符合封装体小型化的发展需求。且无需预制嵌埋封装芯片的框架，具有缩短工艺流程，减少物料损耗，降低生产成本等优点。能够利用金属芯的高导热特性，辅助芯片散热，有效解决芯片嵌埋封装的散热问题。还具有金属芯结构完整保留，具有较好的强度和刚性，可以保证芯片嵌埋封装基板的平整性等优势。同时通过将芯片连接桥嵌埋封装在基板内部，芯片连接桥的I/O引出进行多颗芯片Flip Chip封装，实心多芯片(例如第二芯片23和第三芯片24)互连，提高半导体封装密集程度。
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本申请的范围(包括权利要求)被限于这些例子；在本申请的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，步骤可以以任意顺序实现，并存在如上所述的本申请实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。
另外，为简化说明和讨论，并且为了不会使本申请实施例难以理解，在所提供的附图中可以示出或可以不示出与集成电路(IC)芯片和其它部件的公知的电源/接地连接。此外，可以以框图的形式示出装置，以便避免使本申请实施例难以理解，并且这也考虑了以下事实，即关于这些框图装置的实施方式的细节是高度取决于将要实施本申请实施例的平台的(即，这些细节应当完全处于本领域技术人员的理解范围内)。在阐述了具体细节(例如，电路)以描述本申请的示例性实施例的情况下，对本领域技术人员来说显而易见的是，可以在没有这些具体细节的情况下或者这些具体细节有变化的情况下实施本申请实施例。因此，这些描述应被认为是说明性的而不是限制性的。
尽管已经结合了本申请的具体实施例对本申请进行了描述，但是根据前面的描述，这些实施例的很多替换、修改和变型对本领域普通技术人员来说将是显而易见的。
本申请实施例旨在涵盖落入所附权利要求的宽泛范围之内的所有这样的替换、修改和变型。因此，凡在本申请实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (12)

1.一种芯片封装结构的制作方法，其特征在于，包括：
准备金属板；
在所述金属板上形成贯穿所述金属板的通孔；
在所述金属板的上表面贴装器件，使得所述器件的非端子面贴附在所述金属板上；
在所述金属板的上表面层压形成第一介质层，在所述金属板的下表面层压形成第二介质层，使得所述器件嵌埋在所述第一介质层中；
在所述通孔位置处形成贯穿所述第一介质层和所述第二介质层的导通孔；在所述第一介质层上形成暴露出所述器件的端子的第一盲孔；
在所述第一介质层的表面形成第一线路层；在所述第二介质层的表面形成第二线路层；所述第一线路层通过电镀所述第一盲孔形成的第一导通柱导通连接所述器件的端子，所述第一线路层和所述第二线路层通过电镀所述导通孔的侧壁形成的第二导通柱导通连接；
在所述第一线路层上形成第三介质层，在所述第三介质层上形成第三线路层；在所述第二线路层上形成第四介质层，在所述第四介质层上形成第四线路层，其中所述第三线路层与所述第一线路层导通连接，所述第四线路层与所述第二线路层导通连接。
2.根据权利要求1所述的芯片封装结构的制作方法，其特征在于，所述器件包括第一芯片或芯片连接器。
3.根据权利要求2所述的芯片封装结构的制作方法，其特征在于，还包括：当所述器件包括芯片连接器时，在所述第三线路层上分别形成第二芯片和第三芯片；
所述第二芯片和所述第三芯片通过所述第三线路层分别与所述芯片连接器导通连接。
4.根据权利要求1所述的芯片封装结构的制作方法，其特征在于，所述在金属板的上表面上贴装器件包括：
在金属板的上表面上贴合粘性导热材料形成粘合层；
将所述器件的非端子面贴附于所述粘合层上。
5.根据权利要求1所述的芯片封装结构的制作方法，其特征在于，所述第一介质层和所述第二介质层选自具有玻璃纤维的介质材料、不具有玻璃纤维的介质材料或感光介质材料。
6.根据权利要求5所述的芯片封装结构的制作方法，其特征在于，所述第一介质层和所述第二介质层选自具有玻璃纤维的聚丙烯树脂或不含玻璃纤维的ABF。
7.根据权利要求1所述的芯片封装结构的制作方法，其特征在于，所述金属板为铜板。
8.根据权利要求1所述的芯片封装结构的制作方法，其特征在于，所述方法还包括：
在所述第一线路层上层压形成第三介质层；
在所述第三介质层上形成暴露出所述第一线路层的第二盲孔；
电镀填充所述第二盲孔形成第三导通柱，在所述第三介质层上形成所述第三线路层，使得所述第三线路层通过所述第三导通柱导通连接所述第一线路层；以及
在所述第二线路层上层压形成第四介质层；
在所述第四介质层上形成暴露出所述第二线路层的第三盲孔；
电镀填充所述第三盲孔形成第四导通柱，在所述第四介质层上形成所述第四线路层，使得所述第四线路层通过所述第四导通柱导通连接所述第二线路层。
9.根据权利要求1所述的芯片封装结构的制作方法，其特征在于，所述通孔通过钻孔、冲型、铣锣或图形遮蔽蚀刻形成；
所述导通孔通过机械钻孔或镭射钻孔形成；
所述第一盲孔通过机械钻孔或镭射钻孔形成。
10.一种芯片封装结构，其特征在于，包括：金属板，贴装在金属板上表面的器件使得所述器件的非端子面贴附在所述金属板上，层叠设置在所述金属板的上表面的第一介质层、第一线路层、第三介质层和第三线路层；层叠设置在所述金属板的下表面的第二介质层、第二线路层、第四介质层和第四线路层；其中，所述器件为第一芯片或芯片连接器；
其中，所述第一线路层通过第一导通柱与所述器件的端子导通连接，所述第一线路层和所述第二线路层通过贯穿所述第一介质层和所述第二介质层的第二导通柱导通连接；所述第三线路层通过贯穿所述第三介质层的第三导通柱与所述第一线路层导通连接；所述第四线路层通过贯穿所述第四介质层的第四导通柱与所述第二线路层导通连接。
11.根据权利要求10所述的芯片封装结构，其特征在于，还包括粘合层，其中所述粘合层设置在所述金属板上，所述器件的非端子面贴附于所述粘合层上。
12.根据权利要求10所述的芯片封装结构，其特征在于，当所述器件为芯片连接器时，所述结构还包括导通连接在所述第三线路层上的第二芯片和第三芯片，其中所述第二芯片和所述第三芯片分别与所述芯片连接器导通连接。
CN202310096938.7A 2023-02-07 2023-02-07 芯片封装结构及其制作方法 Pending CN116344358A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310096938.7A CN116344358A (zh) 2023-02-07 2023-02-07 芯片封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310096938.7A CN116344358A (zh) 2023-02-07 2023-02-07 芯片封装结构及其制作方法

Publications (1)

Publication Number Publication Date
CN116344358A true CN116344358A (zh) 2023-06-27

Family

ID=86883012

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310096938.7A Pending CN116344358A (zh) 2023-02-07 2023-02-07 芯片封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN116344358A (zh)

Similar Documents

Publication Publication Date Title
US10141203B2 (en) Electrical interconnect structure for an embedded electronics package
JP5089880B2 (ja) 配線基板内蔵用キャパシタ、キャパシタ内蔵配線基板及びその製造方法
EP2798675B1 (en) Method for a substrate core layer
KR20060018818A (ko) 3차원의 모든 유기체 배선 구조들을 제조하기 위한 방법
EP3840041A1 (en) Component carrier with embedded interposer laterally between electrically conductive structures of stack
CN101192542A (zh) 电路板结构及其制造方法
TW201427522A (zh) 承載電路板、承載電路板的製作方法及封裝結構
EP3799540A1 (en) Component carrier with through hole extending through multiple dielectric layers
US20080029872A1 (en) Plate structure having chip embedded therein and the manufacturing method of the same
CN102256450A (zh) 埋入式无源器件的电路板及其制造方法
US11324122B2 (en) Component carrier and method of manufacturing the same
WO2020176559A1 (en) Embedded semiconductor packages and methods thereof
KR100816324B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
KR20190115911A (ko) 인쇄회로기판 및 인쇄회로기판 스트립
JP5192865B2 (ja) 部品内蔵配線基板の製造方法
US20080308309A1 (en) Structure of packaging substrate having capacitor embedded therein and method for fabricating the same
KR20230041595A (ko) 몰딩 성형 공정 기반의 패키지 기판 및 이의 제조 방법
EP3846598A1 (en) Arrangement with a central carrier and two opposing layer stacks, component carrier and manufacturing method
CN116344358A (zh) 芯片封装结构及其制作方法
KR20210154720A (ko) 무특징층 구조의 인터포저 및 그 제조 방법
CN103681586A (zh) 无核心封装基板及其制法
CN112786455A (zh) 一种嵌入式封装模块化制备方法
EP3840020A2 (en) Component carrier having a double dielectric layer and method of manufacturing the same
CN217883966U (zh) 包括至少两个部件的部件承载件
CN113270327B (zh) 主被动器件垂直叠层嵌埋封装结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination