CN116343884A - Mram芯片的数据读取电路及筛选失效单元的方法 - Google Patents

Mram芯片的数据读取电路及筛选失效单元的方法 Download PDF

Info

Publication number
CN116343884A
CN116343884A CN202111618630.1A CN202111618630A CN116343884A CN 116343884 A CN116343884 A CN 116343884A CN 202111618630 A CN202111618630 A CN 202111618630A CN 116343884 A CN116343884 A CN 116343884A
Authority
CN
China
Prior art keywords
tested
resistance
test mode
failure
storage unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111618630.1A
Other languages
English (en)
Inventor
周亚星
侯嘉
方伟
何世坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hikstor Technology Co Ltd
Original Assignee
Hikstor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hikstor Technology Co Ltd filed Critical Hikstor Technology Co Ltd
Priority to CN202111618630.1A priority Critical patent/CN116343884A/zh
Publication of CN116343884A publication Critical patent/CN116343884A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明提供一种MRAM芯片的数据读取电路，包括：待测存储单元、与待测存储单元串联的第一选通晶体管、参考单元、与参考单元串联的第二选通晶体管以及读出放大器，其中参考单元具有三个可选的参考电阻支路，包括工作模式支路、第一测试模式支路和第二测试模式支路，工作模式支路用于读取待测存储单元的数据，第一测试模式支路用于筛选出失效类型为开路的固定失效单元及高阻态离群失效单元，第二测试模式支路用于筛选出失效类型为短路的固定失效单元及低阻态离群失效单元。

Description

MRAM芯片的数据读取电路及筛选失效单元的方法
技术领域
本发明涉及MRAM存储器技术领域，尤其涉及一种MRAM芯片的数据读取电路及筛选失效单元的方法。
背景技术
MRAM(Magnetic Random Access Memory，磁性随机存储器)是一种新型存储器，具有非易失性，可进行快速随机读写。MRAM存储单元是由一个磁性隧道结(Magnetic TunnelJunction，MTJ)和一个MOS管组成，MTJ由磁性固定层，绝缘层和磁性自由层组成，自由层和固定层磁化方向平行和反平行分别对应低阻态(Rp)和高阻态(Rap)，从而记录0或1。
在MRAM芯片上，某些存储单元存在缺陷，会一直处在高阻态或者低阻态，无法进行翻转，一般称这样的存储单元为固定失效存储单元。处于高阻态的失效单元失效类型为开路,处于低阻态的失效单元失效类型为短路。某些存储单元的阻值会出现离群分布，有出错概率，此种读错误单元可以通过调节参考电阻阻值而读成正确单元。这些固定失效存储单元(hard-fail bits)及离群存储单元(tail bits)需要通过测试筛除或标记后用冗余模块修复。
目前的MRAM读取电路主要用于读取正常存储单元的数据，对于失效存储单元，无法有效筛选。
发明内容
为解决上述问题，本发明提供了一种MRAM芯片的数据读取电路，可以快速准确筛选出固定失效存储单元及离群存储单元，从而提升MRAM芯片可靠性。
第一方面，本发明提供一种MRAM芯片的数据读取电路，包括：
待测存储单元，包括待测磁性隧道结和串联的存储单元晶体管；
第一选通晶体管，与所述待测存储单元连接；
参考单元，所述参考单元具有三个可选的参考电阻支路；
第二选通晶体管，与所述参考单元连接；
读出放大器，两个输入端分别与所述第一选通晶体管、所述第二选通晶体管连接。
可选地，所述三个可选的参考电阻支路包括：工作模式支路、第一测试模式支路和第二测试模式支路，所述工作模式支路用于读取待测存储单元的数据，所述第一测试模式支路用于筛选出失效类型为开路的固定失效单元及高阻态离群失效单元，所述第二测试模式支路用于筛选出失效类型为短路的固定失效单元及低阻态离群失效单元。
可选地，还包括：
参考单元寄存器，记录所述参考单元的配置信息，用于控制所述工作模式支路、所述第一测试模式支路和所述第二测试模式支路的选通。
可选地，当参考单元寄存器被配置为100时，所述工作模式支路选通；
当参考单元寄存器被配置为010时，所述第一测试模式支路选通；
当参考单元寄存器被配置为001时，所述第二测试模式支路选通。
可选地，所述工作模式支路的参考电阻阻值被配置为(Rap+Rp)/2+RMOS，Rap表示待测磁性隧道结磁化为反平行态时的电阻，Rp表示待测磁性隧道结磁化为平行态时的电阻，RMOS表示待测磁性隧道结串联的存储单元晶体管的等效电阻。
可选地，所述第一测试模式支路的参考电阻采用固定阻值的电阻实现，阻值被配置为Rmax，Rmax>Rap；
所述第二测试模式支路的参考电阻采用固定阻值的电阻实现，阻值被配置为Rmin，Rmin<Rp。
可选地，若待测磁性隧道结的阻值服从正态分布N(μ,σ^2)，则所述第一测试模式支路的参考电阻采用电阻网络实现，阻值被配置为Rmax，Rmax＝(Rap+N*σ(Rap))，N＝6，5，4，3，2，1；
所述第二测试模式支路的参考电阻采用电阻网络实现，阻值被配置为Rmin，Rmin＝(Rp-N*σ(Rp))，N＝6，5，4，3，2，1。
可选地，若待测磁性隧道结的阻值服从正态分布N(μ,σ^2)，则所述第一测试模式支路的参考电阻采用电阻网络实现，阻值被配置为Rmax，Rmax＝(Rap+N*σ(Rap))，N＝6，5，4，3，2，1；
所述第二测试模式支路的参考电阻采用电阻网络实现，阻值被配置为Rmin，Rmin＝(Rap-N*σ(Rap))，N＝6，5，4，3，2，1。
第二方面，本发明提供一种筛选MRAM芯片失效单元的方法，包括：
配置参考单元寄存器为010，所述第一测试模式支路选通；
依次对各待测存储单元执行以下操作：先将待测存储单元磁化至平行态，然后读取待测存储单元，若读取结果为0，则待测存储单元正常，若读取结果为1，则待测存储单元失效，失效类型为开路及高阻态离群失效单元；
配置参考单元寄存器为001，所述第二测试模式支路选通；
依次对各待测存储单元执行以下操作：先将待测存储单元磁化至反平行态，然后读取待测存储单元，若读取结果为1，则待测存储单元正常，若读取结果为0，则待测存储单元失效，失效类型为短路及低阻态离群失效单元。
第三方面，本发明提供一种筛选MRAM芯片失效单元的方法，包括：
配置参考单元寄存器为010，所述第一测试模式支路选通；
依次对各待测存储单元执行以下操作：先将待测存储单元磁化至反平行态，然后读取待测存储单元，若读取结果为1，则待测存储单元失效，失效类型为开路及高阻态离群失效单元；
配置参考单元寄存器为001，所述第二测试模式支路选通；
依次对各待测存储单元执行以下操作：先将待测存储单元磁化至平行态，然后读取待测存储单元，若读取结果为0，则待测存储单元失效，失效类型为短路及低阻态离群失效单元。
第四方面，本发明提供一种筛选MRAM芯片失效单元的方法，包括：
将MRAM芯片的磁性隧道结全部磁化至反平行态；
配置参考单元寄存器为010，所述第一测试模式支路选通；
依次读取各待测存储单元，若读取结果为0，则待测存储单元正常，若读取结果为1，则待测存储单元失效，失效类型为开路及高阻态离群失效单元；
配置参考单元寄存器为001，所述第二测试模式支路选通；
依次读取各待测存储单元，若读取结果为1，则待测存储单元正常，若读取结果为0，则待测存储单元失效，失效类型为短路及低阻态离群失效单元。
本发明提供的MRAM芯片的数据读取电路，在参考单元中设置三条可选的参考电阻支路，包括工作模式支路，第一测试模式支路和第二测试模式支路，实现固定失效存储单元及离群存储单元的快速筛选，其中第一测试模式支路的参考电阻Rmax大于Rap，用于筛选开路的固定失效单元及阻值较大的高阻态离群单元；第二测试模式支路的参考电阻Rmin小于Rp，或者Rmin小于Rap，与待测磁性隧道结的初始磁化状态有关，用于筛选短路的固定失效单元及阻值较小的低阻态离群单元。
附图说明
图1为本发明一实施例MRAM芯片的数据读取电路的结构示意图；
图2为本发明另一实施例MRAM芯片的数据读取电路的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本申请中，术语“上”、“下”、“左”、“右”、“前”、“后”、“顶”、“底”、“内”、“外”、“中”、“竖直”、“水平”、“横向”、“纵向”等指示的方位或位置关系为基于附图所示的方位或位置关系。这些术语主要是为了更好地描述本申请及其实施例，并非用于限定所指示的装置、元件或组成部分必须具有特定方位，或以特定方位进行构造和操作。
并且，上述部分术语除了可以用于表示方位或位置关系以外，还可能用于表示其他含义，例如术语“上”在某些情况下也可能用于表示某种依附关系或连接关系。对于本领域普通技术人员而言，可以根据具体情况理解这些术语在本申请中的具体含义。
此外，术语“安装”、“设置”、“设有”、“连接”、“相连”、“套接”应做广义理解。例如，可以是固定连接，可拆卸连接，或整体式构造；可以是机械连接，或电连接；可以是直接相连，或者是通过中间媒介间接相连，又或者是两个装置、元件或组成部分之间内部的连通。对于本领域普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
下面结合附图，对本发明的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
本发明一实施例提供一种MRAM芯片的数据读取电路，如图1所示，该电路包括：待测存储单元11、第一选通晶体管M1、参考单元12、第二选通晶体管M2以及读出放大器SA，其中，
待测存储单元11包括待测磁性隧道结MTJ和串联的存储单元晶体管，晶体管栅极输入控制信号CSL，源极与MTJ连接，漏极与M1的源极连接；
第一选通晶体管M1的栅极连接钳位电压Vclamp，漏极连接读电压VDD，M1导通，存储单元的晶体管导通，在M1的漏极产生一个电压，该电压可以反映待测磁性隧道结MTJ的阻值；
参考单元12具有三个可选的参考电阻支路，包括工作模式支路①、第一测试模式支路②和第二测试模式支路③，每个支路都包括参考电阻和串联的晶体管，晶体管用于控制参考电阻支路是否选通，如图1所示，三条支路的结构相同，串联的晶体管栅极分别输入控制信号CSL_1，CSL_2，CSL_3，源极连接参考电阻，漏极连接M2的源极，其中工作模式支路的参考电阻阻值被配置为Rref，Rref＝(Rap+Rp)/2+RMOS，第一测试模式支路的参考电阻阻值被配置为Rmax，Rmax大于Rap，第二测试模式支路的参考电阻阻值被配置为Rmin，Rmin小于Rp，或者，Rmin小于Rap，Rmin与待测磁性隧道结的初始磁化状态有关，Rap表示待测磁性隧道结磁化为反平行态时的电阻，Rp表示待测磁性隧道结磁化为平行态时的电阻，RMOS表示待测磁性隧道结串联的存储单元晶体管的等效电阻；
第二选通晶体管M2的栅极连接参考电压Vref，漏极连接读电压VDD，M2导通，一个参考电阻支路导通，在M2的漏极产生一个对比电压；
读出放大器SA有两个输入端，分别与第一选通晶体管M1的漏极、第二选通晶体管M2的漏极连接，通过比较两个输入端的电压，即可判断存储单元是低阻态还是高阻态。本实施例中读出放大器是电压型放大器。
进一步地，在上述电路结构中，可以设置一参考单元寄存器，参考单元寄存器记录参考单元12的配置信息，用于控制参考单元的三个参考电阻支路中选通一个支路。即串联的晶体管栅极分别输入控制信号CSL_1，CSL_2，CSL_3，这些控制信号可以通过配置参考单元寄存器得到。
可选地，当参考单元寄存器被配置为100时，工作模式支路①选通，用于读取待测存储单元的数据；
当参考单元寄存器被配置为010时，第一测试模式支路②选通，用于筛选出失效类型为开路的固定失效单元及高阻态离群失效单元；
当参考单元寄存器被配置为001时，第二测试模式支路③选通，用于筛选出失效类型为短路的固定失效单元及低阻态离群失效单元。
参考图1，第一测试模式支路②的参考电阻采用固定阻值的电阻实现，阻值被配置为Rmax，Rmax>Rap；
第二测试模式支路③的参考电阻采用固定阻值的电阻实现，阻值被配置为Rmin，Rmin<Rp。
例如，MRAM存储单元的Rp态电阻值在3000-3500Ω，Rap态电阻值在8000-9000Ω，Rmax可选的阻值为10000Ω，Rmin可选的阻值为500Ω。
在实际电路中，因单个固定电阻的阻值服从N(μ,σ^2)，若每个固定电阻由同分布的n个电阻串并联网络组成，当n很大时，则其标准化变量近似服从N(μ,σ^2/n)，即串并联后的电阻分布更收敛。目前工艺监控已经证明MTJ串并联网络有非常好的收敛特性，其中1个电阻异常，对总电阻的影响也很有限。非常适合用来进行离群存储单元判定，因此，作为一种实施方式，Rmin和Rmax可以采用n*m个电阻串并联的方式实现目标阻值。
参考图2，若待测磁性隧道结的阻值服从正态分布N(μ,σ^2)，则第一测试模式支路的参考电阻采用电阻网络实现，阻值被配置为Rmax，Rmax＝(Rap+N*σ(Rap))，N＝6，5，4，3，2，1；第二测试模式支路的参考电阻采用电阻网络实现，阻值被配置为Rmin，Rmin＝(Rp-N*σ(Rp))，N＝6，5，4，3，2，1。
例如，MRAM存储单元的Rp态电阻值在3000-3500Ω，Rap态电阻值在8000-9000Ω，σRp≈200Ω,σRap≈500Ω,
Rmax＝Rap+6σ(Rap)≈11000-12000Ω，可采用m1*n1个反平行态MTJ串联再并联组成Rmax，m1＝26，n1＝20；
Rmin＝Rp-6σ(Rp)≈1800-2300Ω，可采用m2*n2个反平行态MTJ串联再并联组成Rmin，m2＝10，n2＝25。
当然，需要说明的是，第一测试模式支路的参考电阻和第二测试模式支路的参考电阻还有其他配置方式，作为一种实施方式，若待测磁性隧道结的阻值服从正态分布N(μ,σ^2)，则第一测试模式支路的参考电阻采用电阻网络实现，阻值被配置为Rmax，Rmax＝(Rap+N*σ(Rap))，N＝6，5，4，3，2，1；第二测试模式支路的参考电阻采用电阻网络实现，阻值被配置为Rmin，Rmin＝(Rap-N*σ(Rap))，N＝6，5，4，3，2，1。
可见，主要区别在于Rmin的阻值配置，例如，在这种配置方式下，Rmax＝Rap+5σ(Rap)≈1.3*Rap，可采用m1*n1个MTJ串联再并联组成Rmax，m1＝26，n1＝20。Rmin＝Rap-5σ(Rap)≈0.7*Rap,可采用m2*n2个MTJ串联再并联组成Rmin，m2＝14，n2＝20。
对应于上述两种配置方式，由于参考电阻阻值Rmin的配置方式不一样，应用该电路筛选失效单元的测试方法也略有区别，后续会具体介绍。
本发明实施例提供的MRAM芯片的数据读取电路，在参考单元中设置三条可选的参考电阻支路，包括工作模式支路，第一测试模式支路和第二测试模式支路，实现固定失效存储单元及离群存储单元的快速筛选，其中第一测试模式支路的参考电阻Rmax大于Rap，用于筛选开路的固定失效单元及阻值较大的高阻态离群单元；第二测试模式支路的参考电阻Rmin小于Rp，或者Rmin小于Rap，与待测磁性隧道结的初始磁化状态有关，用于筛选短路的固定失效单元及阻值较小的低阻态离群单元。另外参考电阻采用MTJ串并联结构，即使存在工艺波动，例如薄膜结构沉积厚度、MTJ CD尺寸不均，出现个别电阻异常，也不会对整体电阻产生较大影响；在工艺整体波动情况下，比如器件实际加工出来的CD，Rp整体飘移一定范围仍能使用。
另一方面，应用上面实施例提供的MRAM芯片的数据读取电路，可以筛选MRAM芯片的失效单元，以下列举几种可选的实施方式。
测试方法一
按下面的步骤筛选MRAM芯片失效单元：
1、配置参考单元寄存器为010，第一测试模式支路②选通，在该模式下，依次对各待测存储单元执行以下操作：先将待测存储单元磁化至平行态，然后读取待测存储单元，若读取结果为0，则待测存储单元正常，若读取结果为1，则待测存储单元失效，失效类型为开路及高阻态离群失效单元；
2、配置参考单元寄存器为001，第二测试模式支路③选通，在该模式下，依次对各待测存储单元执行以下操作：先将待测存储单元磁化至反平行态，然后读取待测存储单元，若读取结果为1，则待测存储单元正常，若读取结果为0，则待测存储单元失效，失效类型为短路及低阻态离群失效单元。
上述测试方法中，当待测存储单元写Rp(0)态，利用Rmax读取数据时，因Rmax的大电阻，Rmax>Rap>Rp，因此正常情况下读出的都是0，可正确分辨出所有Rp态的存储单元，若此时出现失效单元，读出的是1，说明待测存储单元阻值大于Rmax，则待测存储单元为开路及高阻态离群失效单元。当待测存储单元写Rap(1)态，因Rmin的小电阻，Rmin<Rp<Rap，可正确分辨出所有Rap态的存储单元，因此正常情况下读出的都是1，若此时出现失效单元，读出的是0，说明待测存储单元阻值小于Rmin，则待测存储单元为短路及低阻态离群失效单元。
测试方法二
按下面的步骤筛选MRAM芯片失效单元：
1、配置参考单元寄存器为010，第一测试模式支路②选通，在该模式下，依次对各待测存储单元执行以下操作：先将待测存储单元磁化至反平行态，然后读取待测存储单元，若读取结果为1，则待测存储单元失效，失效类型为开路及高阻态离群失效单元；
2、配置参考单元寄存器为001，第二测试模式支路③选通，在该模式下，依次对各待测存储单元执行以下操作：先将待测存储单元磁化至平行态，然后读取待测存储单元，若读取结果为0，则待测存储单元失效，失效类型为短路及低阻态离群失效单元。
上述测试方法中，当待测存储单元写Rap(1)态，因Rmax的大电阻，Rmax>Rap>Rp,因此会将Rap态的存储单元读成0，若此时出现失效单元，读出的是1，则待测存储单元失效，失效类型为开路及高阻态离群失效单元。当待测存储单元写Rp(0)态，因Rmin的小电阻，Rmin<Rp<Rap，因此会将Rp态的存储单元读成1，若此时出现失效单元，读出的是0，则待测存储单元失效，失效类型为短路及低阻态离群失效单元。
测试方法三
按下面的步骤筛选MRAM芯片失效单元：
1、将MRAM芯片的磁性隧道结全部磁化至反平行态；该实施例中，因为全部MTJ初始化为AP态，不用写P态，所以这种情况下Rmin可以配置为Rmin＝Rap-5σ(Rap)≈0.7*Rap。
2、配置参考单元寄存器为010，第一测试模式支路②选通；依次读取各待测存储单元，若读取结果为0，则待测存储单元正常，若读取结果为1，则待测存储单元失效，失效类型为开路及高阻态离群失效单元；
3、配置参考单元寄存器为001，所述第二测试模式支路③选通；依次读取各待测存储单元，若读取结果为1，则待测存储单元正常，若读取结果为0，则待测存储单元失效，失效类型为短路及低阻态离群失效单元。
上述测试方法中，利用第一测试模式支路读取数据，因Rmax的大电阻，Rmax>Rap,会将Rap态的存储单元读成0，若此时出现失效单元，则为失效类型为开路及高阻态离群失效单元。利用第二测试模式支路读取数据，因Rmin的小电阻，Rmin<Rap,会将Rap态的存储单元读成1，若此时出现失效单元，则为失效类型为短路及低阻态离群失效单元。
通过上面列举的测试方法可以看出，
第一测试模式支路选通，因Rmax的大电阻，待测存储单元写的不论是0还是1，读出数据都应该是0，如果读出1了，说明待测存储单元失效，失效类型为开路及高阻态离群失效单元。
第二测试模式支路选通，因Rmin的小电阻，待测存储单元写的不论是0还是1，读出数据都应该是1，如果读出0了，说明待测存储单元失效，失效类型为短路及低阻态离群失效单元。
后续地，应用上述测试方法定位到失效存储单元后，可用测试筛除或标记后用冗余模块修复。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (11)

1.一种MRAM芯片的数据读取电路，其特征在于，包括：
待测存储单元，包括待测磁性隧道结和串联的存储单元晶体管；
第一选通晶体管，与所述待测存储单元连接；
参考单元，所述参考单元具有三个可选的参考电阻支路；
第二选通晶体管，与所述参考单元连接；
读出放大器，两个输入端分别与所述第一选通晶体管、所述第二选通晶体管连接。
2.根据权利要求1所述的MRAM芯片的数据读取电路，其特征在于，所述三个可选的参考电阻支路包括：工作模式支路、第一测试模式支路和第二测试模式支路，所述工作模式支路用于读取待测存储单元的数据，所述第一测试模式支路用于筛选出失效类型为开路的固定失效单元及高阻态离群失效单元，所述第二测试模式支路用于筛选出失效类型为短路的固定失效单元及低阻态离群失效单元。
3.根据权利要求2所述的MRAM芯片的数据读取电路，其特征在于，还包括：
参考单元寄存器，记录所述参考单元的配置信息，用于控制所述工作模式支路、所述第一测试模式支路和所述第二测试模式支路的选通。
4.根据权利要求3所述的MRAM芯片的数据读取电路，其特征在于，
当参考单元寄存器被配置为100时，所述工作模式支路选通；
当参考单元寄存器被配置为010时，所述第一测试模式支路选通；
当参考单元寄存器被配置为001时，所述第二测试模式支路选通。
5.根据权利要求2所述的MRAM芯片的数据读取电路，其特征在于，
所述工作模式支路的参考电阻阻值被配置为(Rap+Rp)/2+RMOS，Rap表示待测磁性隧道结磁化为反平行态时的电阻，Rp表示待测磁性隧道结磁化为平行态时的电阻，RMOS表示待测磁性隧道结串联的存储单元晶体管的等效电阻。
6.根据权利要求5所述的MRAM芯片的数据读取电路，其特征在于，
所述第一测试模式支路的参考电阻采用固定阻值的电阻实现，阻值被配置为Rmax，Rmax>Rap；
所述第二测试模式支路的参考电阻采用固定阻值的电阻实现，阻值被配置为Rmin，Rmin<Rp。
7.根据权利要求5所述的MRAM芯片的数据读取电路，其特征在于，若待测磁性隧道结的阻值服从正态分布N(μ,σ^2)，则所述第一测试模式支路的参考电阻采用电阻网络实现，阻值被配置为Rmax，Rmax＝(Rap+N*σ(Rap))，N＝6，5，4，3，2，1；
所述第二测试模式支路的参考电阻采用电阻网络实现，阻值被配置为Rmin，Rmin＝(Rp-N*σ(Rp))，N＝6，5，4，3，2，1。
8.根据权利要求5所述的MRAM芯片的数据读取电路，其特征在于，若待测磁性隧道结的阻值服从正态分布N(μ,σ^2)，则所述第一测试模式支路的参考电阻采用电阻网络实现，阻值被配置为Rmax，Rmax＝(Rap+N*σ(Rap))，N＝6，5，4，3，2，1；
所述第二测试模式支路的参考电阻采用电阻网络实现，阻值被配置为Rmin，Rmin＝(Rap-N*σ(Rap))，N＝6，5，4，3，2，1。
9.一种筛选MRAM芯片失效单元的方法，其特征在于，应用如权利要求6或7所述的MRAM芯片的数据读取电路来实现，包括：
配置参考单元寄存器为010，所述第一测试模式支路选通；
依次对各待测存储单元执行以下操作：先将待测存储单元磁化至平行态，然后读取待测存储单元，若读取结果为0，则待测存储单元正常，若读取结果为1，则待测存储单元失效，失效类型为开路及高阻态离群失效单元；
配置参考单元寄存器为001，所述第二测试模式支路选通；
依次对各待测存储单元执行以下操作：先将待测存储单元磁化至反平行态，然后读取待测存储单元，若读取结果为1，则待测存储单元正常，若读取结果为0，则待测存储单元失效，失效类型为短路及低阻态离群失效单元。
10.一种筛选MRAM芯片失效单元的方法，其特征在于，应用如权利要求6或7所述的MRAM芯片的数据读取电路来实现，包括：
配置参考单元寄存器为010，所述第一测试模式支路选通；
依次对各待测存储单元执行以下操作：先将待测存储单元磁化至反平行态，然后读取待测存储单元，若读取结果为1，则待测存储单元失效，失效类型为开路及高阻态离群失效单元；
配置参考单元寄存器为001，所述第二测试模式支路选通；
依次对各待测存储单元执行以下操作：先将待测存储单元磁化至平行态，然后读取待测存储单元，若读取结果为0，则待测存储单元失效，失效类型为短路及低阻态离群失效单元。
11.一种筛选MRAM芯片失效单元的方法，其特征在于，应用如权利要求8所述的MRAM芯片的数据读取电路来实现，包括：
将MRAM芯片的磁性隧道结全部磁化至反平行态；
配置参考单元寄存器为010，所述第一测试模式支路选通；
依次读取各待测存储单元，若读取结果为0，则待测存储单元正常，若读取结果为1，则待测存储单元失效，失效类型为开路及高阻态离群失效单元；
配置参考单元寄存器为001，所述第二测试模式支路选通；
依次读取各待测存储单元，若读取结果为1，则待测存储单元正常，若读取结果为0，则待测存储单元失效，失效类型为短路及低阻态离群失效单元。
CN202111618630.1A 2021-12-23 2021-12-23 Mram芯片的数据读取电路及筛选失效单元的方法 Pending CN116343884A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111618630.1A CN116343884A (zh) 2021-12-23 2021-12-23 Mram芯片的数据读取电路及筛选失效单元的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111618630.1A CN116343884A (zh) 2021-12-23 2021-12-23 Mram芯片的数据读取电路及筛选失效单元的方法

Publications (1)

Publication Number Publication Date
CN116343884A true CN116343884A (zh) 2023-06-27

Family

ID=86890317

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111618630.1A Pending CN116343884A (zh) 2021-12-23 2021-12-23 Mram芯片的数据读取电路及筛选失效单元的方法

Country Status (1)

Country Link
CN (1) CN116343884A (zh)

Similar Documents

Publication Publication Date Title
TWI503820B (zh) 數位記憶體裝置以及磁阻式隨機存取記憶體之配置方法
JP5340420B2 (ja) 磁気ランダムアクセスメモリ（ｍｒａｍ）のインサイチュ抵抗測定法
CN110827879B (zh) 磁阻存储器中的冗余磁性隧道结
US7916515B2 (en) Non-volatile memory read/write verify
US20170092347A1 (en) Circuit and method for controlling mram cell bias voltages
US10930332B2 (en) Memory array with individually trimmable sense amplifiers
WO2007062100A2 (en) Method and system for providing current balanced writing for memory cells and magnetic devices
US9455015B2 (en) High temperature data retention in magnetoresistive random access memory
US9576636B1 (en) Magnetic memory having ROM-like storage and method therefore
US20100238721A1 (en) Stuck-At Defect Condition Repair for a Non-Volatile Memory Cell
US8526252B2 (en) Quiescent testing of non-volatile memory array
Chintaluri et al. A model study of defects and faults in embedded spin transfer torque (STT) MRAM arrays
Wu et al. Characterization, modeling and test of synthetic anti-ferromagnet flip defect in STT-MRAMs
US6477081B2 (en) Integrated memory having memory cells with a magnetoresistive storage property
Yun et al. MBIST supported multi step trim for reliable eMRAM sensing
Radhakrishnan et al. Monitoring aging defects in STT-MRAMs
JP4168438B2 (ja) 半導体記憶装置とその使用方法
CN116343884A (zh) Mram芯片的数据读取电路及筛选失效单元的方法
JPS59153183A (ja) 集積回路
JP2002184169A (ja) 欠陥のあるトンネル接合を修理する方法
Champac et al. Analysis of bridge defects in STT-MRAM cells under process variations and a robust DFT technique for their detection
Lin et al. Parallel-Check Trimming Test Approach for Selecting the Reference Resistance of STT-MRAMs
Yun et al. MBIST-based weak bit screening method for embedded MRAM
CN117849574A (zh) Mram阵列的测试电路及测试方法
CN116417056A (zh) Mram芯片及mram芯片阵列短路位置的测试方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination