CN116338297A - 一种可减小芯片版图面积的高精度检流电路 - Google Patents

Abstract

本申请揭示了一种可减小芯片版图面积的高精度检流电路，具体涉及电流检测技术领域。在该高精度检流电路中，第一开关管、第二开关管以及第三开关管构成电流镜；第一运算放大器的同相输入端连接至第二节点，第一运算放大器的反相输入端连接至第一节点；第一运算放大器的输出端连接至第一等效开关管的控制端；第四开关管以及第五开关管构成电流镜；第二运算放大器的输出端连接至第六开关管的控制端；第二运算放大器的反相输入端连接至第四节点；第二等效开关管的控制端连接至第三节点；第二等效开关管的源极连接至第二运算放大器的同相输入端。基于上述电路，提高了检流电路的精度。

Description

一种可减小芯片版图面积的高精度检流电路

技术领域

本申请涉及电流检测技术领域，具体涉及一种可减小芯片版图面积的高精度检流电路。

背景技术

为了降低检流电路的损耗，现有技术中通常采用小阻值的电阻作为检流电路的检流电阻。而由于中等阻值的电阻相对于小阻值的电阻而言更容易加工制作，因此通常采用多个中等阻值的电阻并联，以构成小阻值的电阻。

然而，当所需的检流电阻的电阻值越小，则需要数量更多的中等阻值的电阻进行并联，而中等阻值的电阻的数量增加会导致检流电路的面积和成本均增加，进而增加了检流电路所属的半导体控制芯片的版图面积。并且，现有技术中通常采用金属导线对多个中等阻值的电阻进行并联连接，而金属导线中存在寄生电阻，因此随着中等阻值的电阻的数量增加，所需的金属导线的数量也会增加，从而增大了构成的检流电路的误差。

发明内容

本申请提供了一种可减小芯片版图面积的高精度检流电路，以提高检流电路的精度并减小应用该检流电路的芯片的版图面积。该技术方案如下。

一方面，提供了一种减小芯片版图面积的高精度检流电路，在所述高精度检流电路中，供电输入端依次通过第一开关管M1以及电流源I1接地；供电输入端还通过第二开关管M2连接至第一节点；所述第一节点通过第一电阻Ra接地；供电输入端还通过第三开关管M3连接至第二节点；所述第二节点通过第一等效开关管Ma接地；第一开关管M1、第二开关管M2以及第三开关管M3构成电流镜；

第一运算放大器A1的同相输入端连接至所述第二节点，第一运算放大器A1的反相输入端连接至所述第一节点；第一运算放大器A1的输出端连接至所述第一等效开关管Ma的控制端；

供电输入端还通过第五开关管M5连接至第三节点；所述第三节点通过第三电阻Rc连接至所述第一等效开关管Ma的控制端；供电输入端还依次通过第四开关管M4以及第六开关管M6连接至第四节点；所述第四节点通过第二电阻Rb接地；第四开关管M4以及第五开关管M5构成电流镜；

第二运算放大器A2的输出端连接至第六开关管M6的控制端；第二运算放大器A2的反相输入端连接至所述第四节点；

第二等效开关管Ms的控制端连接至所述第三节点；第二等效开关管Ms的源极连接至第二运算放大器A2的同相输入端。

在一种可能的实现方式中，所述第一开关管M1、第二开关管M2以及第三开关管M3宽长比为1:A:B。

在一种可能的实现方式中，所述第一等效开关管Ma和所述第二等效开关管Ms的宽长比为1:C。

在一种可能的实现方式中，所述第二等效开关管Ms由C个目标开关管并联组成；所述第一等效开关管Ma为目标开关管。

在一种可能的实现方式中，所述第二等效开关管Ms的电阻值与第二开关管M2和第一开关管M1的宽长比，以及第一电阻Ra的阻值成正相关；

所述第二等效开关管Ms的电阻值与第三开关管M3和第一开关管M1的宽长比，以及第二等效开关管Ms和第一等效开关管Ma的宽长比成负相关。

在一种可能的实现方式中，所述第四开关管M4以及所述第五开关管M5的宽长比为1:1。

在一种可能的实现方式中，所述第一开关管M1、第二开关管M2、第三开关管M3、第四开关管M4以及第五开关管M5均为PMOS管；

或者，所述第一开关管M1、第二开关管M2、第三开关管M3、第四开关管M4以及第五开关管M5均为PNP三极管。

在一种可能的实现方式中，所述第一等效开关管Ma以及第二等效开关管Ms均为NMOS管；

所述第六开关管M6为NMOS管或者NPN三极管。

在一种可能的实现方式中，所述第二电阻Rb的阻值等于所述第三电阻Rc的阻值。

又一方面，提供了一种半导体控制芯片，所述半导体控制芯片包括上述减小芯片版图面积的高精度检流电路。

又一方面，提供了一种降压式变换电路，所述降压式变换电路包括上述减小芯片版图面积的高精度检流电路。

在一种可能的实现方式中，在所述降压式变换电路中，电压源的正极通过第一开关S1连接至第五节点；

所述第五节点通过第二开关S2接地；所述第五节点还依次通过功率电感L_L以及第二等效开关管Ms连接至电压输出端；

所述第二等效开关管Ms的源极还通过电容C_L接地；所述第二等效开关管Ms的源极还通过第四电阻R_L接地。

又一方面，提供了一种升压式变换电路，所述升压式变换电路包括上述减小芯片版图面积的高精度检流电路。

在一种可能的实现方式中，在所述升压式变换电路中，电压源的正极依次通过功率电感L_L、第二等效开关管Ms以及第二开关S2连接至电压输出端；

所述第二等效开关管Ms的源极还通过第一开关S1接地；所述电压输出端还通过电容C_L接地；所述电压输出端还通过第四电阻R_L接地。

本申请提供的技术方案可以包括以下有益效果：

在本申请提供的减小芯片版图面积的高精度检流电路中，仅采用较少的开关管即可形成该高精度检流电路，而无需并联多个若干个中等阻值电阻，从而减小了检流电路的面积，降低了检流电路的成本；并且，该高精度检流电路利用第二等效开关管Ms作为检流电路中的检流电阻，并借助运算放大器提高了电流镜的精度，从而使得第二等效开关管Ms形成的小阻值的检流电阻精确等于设计值，从而提高了检流电路的精度；并且，通过选取第一开关管M1、第二开关管M2以及第三开关管M3宽长比，以及第一等效开关管Ma和第二等效开关管Ms的宽长比，即可获取任意阻值的第二等效开关管Ms，从而得到所需的电阻值，大大提高了检流电路的应用范围。

并且，通过将检流电路设计为本申请示出的高精度检流电路，并在半导体控制芯片中应用该高精度检流电路，可以尽可能减小半导体控制芯片的芯片版图面积。

并且，当将该减小芯片版图面积的高精度检流电路设置于降压式变换电路或升压式变换电路中后，可减小降压式变换电路或升压式变换电路的面积，降低降压式变换电路或升压式变换电路的成本，提高降压式变换电路或升压式变换电路的精度。

附图说明

为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是根据一示例性实施例示出的一种减小芯片版图面积的高精度检流电路的结构示意图。

图2示出了相关技术中的降压式变换电路。

图3是根据一示例性实施例示出的一种降压式变换电路的结构示意图。

图4是根据一示例性实施例示出的一种升压式变换电路的结构示意图。

具体实施方式

下面将结合附图对本申请的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

图1是根据一示例性实施例示出的一种减小芯片版图面积的高精度检流电路的结构示意图。如图1所示，在该高精度检流电路中，供电输入端依次通过第一开关管M1以及电流源I1接地；供电输入端还通过第二开关管M2连接至第一节点；该第一节点通过第一电阻Ra接地；供电输入端还通过第三开关管M3连接至第二节点；该第二节点通过第一等效开关管Ma接地；第一开关管M1、第二开关管M2以及第三开关管M3构成电流镜；

第一运算放大器A1的同相输入端连接至该第二节点，第一运算放大器A1的反相输入端连接至该第一节点；第一运算放大器A1的输出端连接至该第一等效开关管Ma的控制端；

供电输入端还通过第五开关管M5连接至第三节点；该第三节点通过第三电阻Rc连接至该第一等效开关管Ma的控制端；供电输入端还依次通过第四开关管M4以及第六开关管M6连接至第四节点；该第四节点通过第二电阻Rb接地；第四开关管M4以及第五开关管M5构成电流镜；

第二运算放大器A2的输出端连接至第六开关管M6的控制端；第二运算放大器A2的反相输入端连接至该第四节点；

第二等效开关管Ms的控制端连接至该第三节点；第二等效开关管Ms的源极连接至第二运算放大器A2的同相输入端。

在一种可能的实现方式中，该第一开关管M1、第二开关管M2以及第三开关管M3宽长比为1:A:B。

在一种可能的实现方式中，该第一等效开关管Ma和该第二等效开关管Ms的宽长比为1:C。

在一种可能的实现方式中，该第二等效开关管Ms由C个目标开关管并联组成；该第一等效开关管Ma为目标开关管。

在一种可能的实现方式中，该第二等效开关管Ms的电阻值与第二开关管M2和第一开关管M1的宽长比，以及第一电阻Ra的阻值成正相关；

该第二等效开关管Ms的电阻值与第三开关管M3和第一开关管M1的宽长比，以及第二等效开关管Ms和第一等效开关管Ma的宽长比成负相关。

在一种可能的实现方式中，该第四开关管M4以及该第五开关管M5的宽长比为1:1。

在一种可能的实现方式中，该第一开关管M1、第二开关管M2、第三开关管M3、第四开关管M4以及第五开关管M5均为PMOS管；

或者，该第一开关管M1、第二开关管M2、第三开关管M3、第四开关管M4以及第五开关管M5均为PNP三极管。

在一种可能的实现方式中，该第一等效开关管Ma以及第二等效开关管Ms均为NMOS管；

该第六开关管M6为NMOS管或者NPN三极管。

在一种可能的实现方式中，该第二电阻Rb的阻值等于该第三电阻Rc的阻值。

由于MOS管在栅源电压较小时处于截止状态，此时MOS管的源极与漏极之间的电阻阻值较大，而MOS管在栅源电压较大时处于导通状态，此时MOS管的源极与漏极之间的电阻阻值较小，因此可以利用MOS管的这种导通特性，通过控制MOS管的栅源电压差，获得任意阻值的电阻，进而获取所需阻值的电阻作为高精度检流电路的检流电阻。也就是说，将MOS管等效为检流电阻，在使用时，检流电阻的两端分别对应MOS管的源极和漏极，将MOS管的源极和漏极接入待测电流支路中。图1即是利用上述原理得到的一种减小芯片版图面积的高精度检流电路，图1中将第二等效开关管Ms作为检流电阻。

图1示出的减小芯片版图面积的高精度检流电路的工作原理如下：

当电路上电时，电流源I1产生恒定的第一电流i1，第一电流i1拉低第一开关管M1、第二开关管M2以及第三开关管M3的控制端电压，第一开关管M1、第二开关管M2以及第三开关管M3导通。由于第一开关管M1、第二开关管M2以及第三开关管M3构成电流镜且第一开关管M1、第二开关管M2以及第三开关管M3宽长比为1:A:B，因此流过第二开关管M2的第二电流i2=A×i1，流过第三开关管M3的第三电流i3=B×i1。

由于第一运算放大器A1的反相输入端无法流入或流出电流，因此第二电流i2全部流入第一电阻Ra中，因此第一运算放大器A1的反相输入端电压（即第一节点的电压）V_d2=Ra×A×i1＜VDD，其中，VDD为供电输入端的电压。又由于第三开关管M3导通，第一运算放大器A1的同相输入端电压（即第二节点的电压）V_d3通过第三开关管M3被拉高到供电输入端的电压VDD，因此第一运算放大器A1输出高电平，即第一等效开关管Ma的控制端电压V_ga为高电平，第一等效开关管Ma导通。由于第一等效开关管Ma导通，第一运算放大器A1的同相输入端电压V_d3被第一等效开关管Ma拉低，则第一运算放大器A1输出低电平，即第一等效开关管Ma的控制端电压V_ga为低电平，第一等效开关管Ma关断。

因此，在第一运算放大器A1的作用下，当高精度检流电路达到稳态时，第一运算放大器A1的同相输入端电压V_d3等于第一运算放大器A1的反相输入端电压V_d2。此时，第二开关管M2与第三开关管M3的栅极电压、源极电压和漏极电压均相等，从而确保第二电流i2与第三电流i3的电流值比例精确等于设计值A:B。

由于第一运算放大器A1的同相输入端无法流入或流出电流，因此第三电流i3全部流入第一等效开关管Ma中，因此当高精度检流电路达到稳态时，V_d2=Ra×i2= Ra×A×i1=V_d3=Rmd1×i3= Rmd1×B×i1，其中，Rmd1为第一等效开关管Ma的电阻值。又因为第二电流i2与第三电流i3的电流值比例精确等于设计值A：B，因此Rmd1=(Ra×A)/B。

第二等效开关管Ms的漏极与源极均处于浮空状态（即未接地的状态），此时假设第二等效开关管Ms的源极接入待测电流支路，且第二等效开关管Ms的源极电压为V_x，第二等效开关管Ms的源极还与第二运算放大器A2的同相输入端相连，即第二运算放大器A2的同相输入端电压为Ms的源极电压V_x。当电路上电时，第二运算放大器A2的反相输入端电压V_z（即第四节点的电压）为低电平，因此第二运算放大器A2输出高电平，即第六开关管M6的控制端电压为高电平，第六开关管M6导通。第六开关管M6拉低第四开关管M4与第五开关管M5的控制端电压，第四开关管M4与第五开关管M5导通，在第四开关管M4中产生第四电流i4，在第五开关管M5中产生第五电流i5，由于第四开关管M4与第五开关管M5的宽长比为1:1，因此i4=i5。

第四电流i4流过第二电阻Rb后，第二运算放大器A2的反相输入端电压V_z逐渐升高，当第二运算放大器A2的反相输入端电压V_z升高到大于第二运算放大器A2的同相输入端电压V_x时，第二运算放大器A2输出低电平，即第六开关管M6的控制端电压为低电平，第六开关管M6关断。当高精度检流电路经过多次循环达到稳态时，第二运算放大器A2的反相输入端电压V_z等于第二运算放大器A2的同相输入端电压V_x，此时可得i4=V_z/Rb=V_x/Rb=i5。

由图1中的高精度检流电路的电路结构可知，i5=(V_y-V_ga)/Rc，因此V_x/Rb=(V_y-V_ga)/ Rc，又由于Rb= Rc，因此V_x=V_y-V_ga，则V_ga= V_y-V_x。又因为第三节点的电压V_y为第二等效开关管Ms的栅极电压，因此V_ga等于第二等效开关管Ms的栅源电压差。

由于第一等效开关管Ma的源极接地，因此第一等效开关管Ma的栅源电压差为V_ga，因此第一等效开关管Ma的栅源电压差等于第二等效开关管Ms的栅源电压差。又因为第二等效开关管Ms由C个目标开关管并联组成，该第一等效开关管Ma为目标开关管，因此第二等效开关管Ms的精确电阻值Rmd2=Rmd1/C=(Ra×A)/(B×C)。

由上述分析可知，该高精度检流电路利用等效MOS管（图1中为第二等效开关管Ms）作为检流电阻。当需要得到目标小阻值的检流电阻时，若采用相关技术中的通过并联若干个中等阻值电阻的方式，例如当目标小阻值为Ra/300时，需要300个电阻值等于Ra的中等阻值电阻并联，则所需的中等阻值电阻数量较多；而采用本申请的技术方案时，只需要将(B×C)/A的值设计为300即可，需要的开关管数量远小于300个。因此，本申请仅采用数量较少的开关管即可形成目标小阻值的检流电阻，从而减小了检流电路的面积，降低了检流电路的成本。

并且，由于该高精度检流电路借助运算放大器提高了电流镜的精度，从而确保了第二开关管M2中流过的第二电流i2与第三开关管M3中流过的第三电流i3的电流比例与设计值完全相等，使得第二等效开关管Ms形成的小阻值的检流电阻精确等于(Ra×A)/(B×C)。

应说明的是，该高精度检流电路不仅仅局限于小阻值的检流电阻。当将(B×C)/A的值设计为小于1时，第二等效开关管Ms的电阻值小于Ra；当将(B×C)/A的值设计为大于1时，第二等效开关管Ms的电阻值大于Ra。因此，通过选取不同大小的A值、B值以及C值，即可得到任意阻值的第二等效开关管Ms，从而得到所需的电阻值。

在一示例性实施例中，本申请还提供了一种半导体控制芯片，该半导体控制芯片包括上述减小芯片版图面积的高精度检流电路。

通过将检流电路设计为本申请示出的高精度检流电路，并在半导体控制芯片中应用该高精度检流电路，可以尽可能减小半导体控制芯片的芯片版图面积。

图2示出了相关技术中的降压式变换电路，图3是根据一示例性实施例示出的一种降压式变换电路的结构示意图。

如图2所示，该降压式变换电路包括功率电感L_L以及与功率电感L_L串联的由小阻值的检流电阻Rsen构成的检流电路，通过该检流电路可以检测流过功率电感L_L的电流iL。

为了提高该检流电路的精度，降低该检流电路的成本，减小该降压式变换电路控制芯片的版图面积，可将图1所示的高精度检流电路应用于图2示出的降压式变换电路中，从而得到如图3所示的降压式变换电路。

如图3所示，该降压式变换电路包括上述减小芯片版图面积的高精度检流电路。

在一种可能的实现方式中，在该降压式变换电路中，电压源V_in的正极通过第一开关S1连接至第五节点；

该第五节点通过第二开关S2接地；该第五节点还依次通过功率电感L_L以及第二等效开关管Ms连接至电压输出端V_out；

该第二等效开关管Ms的源极还通过电容C_L接地；该第二等效开关管Ms的源极还通过第四电阻R_L接地。

通过将图1所示的高精度检流电路应用于图2示出的降压式变换电路中，提高了降压式变换电路中检流电路的精度，降低了检流电路的成本。并且，该高精度检流电路位于该降压式变换电路的控制芯片中，从而得到如图3所示的包括上述减小芯片版图面积的高精度检流电路的降压式变换电路。其中，检流电阻（即第二等效开关管Ms）的电阻值为(Ra×A)/(B×C)。

图4是根据一示例性实施例示出的一种升压式变换电路的结构示意图。如图4所示，该升压式变换电路包括上述减小芯片版图面积的高精度检流电路。

在一种可能的实现方式中，在该升压式变换电路中，电压源V_in的正极依次通过功率电感L_L、第二等效开关管Ms以及第二开关S2连接至电压输出端V_out；

该第二等效开关管Ms的源极还通过第一开关S1接地；该电压输出端还通过电容C_L接地；该电压输出端还通过第四电阻R_L接地。

与图3实施例同理，还可以将该高精度检流电路应用于升压式变换电路，得到如图4所示的包括上述减小芯片版图面积的高精度检流电路的升压式变换电路，其中，检流电阻（即第二等效开关管Ms）的电阻值为(Ra×A)/(B×C)，此处不再赘述。

综上所述，在本申请提供的减小芯片版图面积的高精度检流电路中，仅采用较少的开关管即可形成该高精度检流电路，而无需并联多个若干个中等阻值电阻，从而减小了检流电路的面积，降低了检流电路的成本；并且，该高精度检流电路利用第二等效开关管Ms作为检流电路中的检流电阻，并借助运算放大器提高了电流镜的精度，从而使得第二等效开关管Ms形成的小阻值的检流电阻精确等于设计值，从而提高了检流电路的精度；并且，通过选取第一开关管M1、第二开关管M2以及第三开关管M3宽长比，以及第一等效开关管Ma和第二等效开关管Ms的宽长比，即可获取任意阻值的第二等效开关管Ms，从而得到所需的电阻值，大大提高了检流电路的应用范围。

并且，通过将检流电路设计为本申请示出的高精度检流电路，并在半导体控制芯片中应用该高精度检流电路，可以尽可能减小半导体控制芯片的芯片版图面积。

并且，当将该减小芯片版图面积的高精度检流电路设置于降压式变换电路或升压式变换电路中后，可减小降压式变换电路或升压式变换电路的面积，降低降压式变换电路或升压式变换电路的成本，提高降压式变换电路或升压式变换电路的精度。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本申请的真正范围和精神由下面的权利要求指出。

应当理解的是，本申请并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求来限制。

Claims (14)

1.一种减小芯片版图面积的高精度检流电路，其特征在于，在所述高精度检流电路中，供电输入端依次通过第一开关管M1以及电流源I1接地；供电输入端还通过第二开关管M2连接至第一节点；所述第一节点通过第一电阻Ra接地；供电输入端还通过第三开关管M3连接至第二节点；所述第二节点通过第一等效开关管Ma接地；第一开关管M1、第二开关管M2以及第三开关管M3构成电流镜；

第一运算放大器A1的同相输入端连接至所述第二节点，第一运算放大器A1的反相输入端连接至所述第一节点；第一运算放大器A1的输出端连接至所述第一等效开关管Ma的控制端；

供电输入端还通过第五开关管M5连接至第三节点；所述第三节点通过第三电阻Rc连接至所述第一等效开关管Ma的控制端；供电输入端还依次通过第四开关管M4以及第六开关管M6连接至第四节点；所述第四节点通过第二电阻Rb接地；第四开关管M4以及第五开关管M5构成电流镜；

第二运算放大器A2的输出端连接至第六开关管M6的控制端；第二运算放大器A2的反相输入端连接至所述第四节点；

第二等效开关管Ms的控制端连接至所述第三节点；第二等效开关管Ms的源极连接至第二运算放大器A2的同相输入端。

2.根据权利要求1所述的高精度检流电路，其特征在于，所述第一开关管M1、第二开关管M2以及第三开关管M3宽长比为1:A:B。

3.根据权利要求2所述的高精度检流电路，其特征在于，所述第一等效开关管Ma和所述第二等效开关管Ms的宽长比为1:C。

4.根据权利要求3所述的高精度检流电路，其特征在于，所述第二等效开关管Ms由C个目标开关管并联组成；所述第一等效开关管Ma为目标开关管。

5.根据权利要求3所述的高精度检流电路，其特征在于，所述第二等效开关管Ms的电阻值与第二开关管M2和第一开关管M1的宽长比，以及第一电阻Ra的阻值成正相关；

所述第二等效开关管Ms的电阻值与第三开关管M3和第一开关管M1的宽长比，以及第二等效开关管Ms和第一等效开关管Ma的宽长比成负相关。

6.根据权利要求1所述的高精度检流电路，其特征在于，所述第四开关管M4以及所述第五开关管M5的宽长比为1:1。

7.根据权利要求1所述的高精度检流电路，其特征在于，所述第一开关管M1、第二开关管M2、第三开关管M3、第四开关管M4以及第五开关管M5均为PMOS管；

或者，所述第一开关管M1、第二开关管M2、第三开关管M3、第四开关管M4以及第五开关管M5均为PNP三极管。

8.根据权利要求1所述的高精度检流电路，其特征在于，所述第一等效开关管Ma以及第二等效开关管Ms均为NMOS管；

所述第六开关管M6为NMOS管或者NPN三极管。

9.根据权利要求1所述的高精度检流电路，其特征在于，所述第二电阻Rb的阻值等于所述第三电阻Rc的阻值。

10.一种半导体控制芯片，其特征在于，所述半导体控制芯片包括如权利要求1-9任一项所述的减小芯片版图面积的高精度检流电路。

11.一种降压式变换电路，其特征在于，所述降压式变换电路包括如权利要求1-9任一项所述的减小芯片版图面积的高精度检流电路。

12.根据权利要求11所述的降压式变换电路，其特征在于，在所述降压式变换电路中，电压源的正极通过第一开关S1连接至第五节点；

所述第五节点通过第二开关S2接地；所述第五节点还依次通过功率电感L_L以及第二等效开关管Ms连接至电压输出端；

所述第二等效开关管Ms的源极还通过电容C_L接地；所述第二等效开关管Ms的源极还通过第四电阻R_L接地。

13.一种升压式变换电路，其特征在于，所述升压式变换电路包括如权利要求1-9任一项所述的减小芯片版图面积的高精度检流电路。

14.根据权利要求13所述的升压式变换电路，其特征在于，在所述升压式变换电路中，电压源的正极依次通过功率电感L_L、第二等效开关管Ms以及第二开关S2连接至电压输出端；

所述第二等效开关管Ms的源极还通过第一开关S1接地；所述电压输出端还通过电容C_L接地；所述电压输出端还通过第四电阻R_L接地。

Images