CN116321762A - 一种压延铜箔形成电子电路的方法 - Google Patents

一种压延铜箔形成电子电路的方法 Download PDF

Info

Publication number
CN116321762A
CN116321762A CN202310289315.1A CN202310289315A CN116321762A CN 116321762 A CN116321762 A CN 116321762A CN 202310289315 A CN202310289315 A CN 202310289315A CN 116321762 A CN116321762 A CN 116321762A
Authority
CN
China
Prior art keywords
copper foil
electronic circuit
forming
zinc
alloy layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310289315.1A
Other languages
English (en)
Inventor
王朋举
明智耀
虞靖
肖永祥
施玉林
明荣桂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Mingfeng Electronic Material Technology Co ltd
Original Assignee
Jiangsu Mingfeng Electronic Material Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Mingfeng Electronic Material Technology Co ltd filed Critical Jiangsu Mingfeng Electronic Material Technology Co ltd
Priority to CN202310289315.1A priority Critical patent/CN116321762A/zh
Publication of CN116321762A publication Critical patent/CN116321762A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/10Etching compositions
    • C23F1/14Aqueous compositions
    • C23F1/16Acidic compositions
    • C23F1/26Acidic compositions for etching refractory metals
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/10Etching compositions
    • C23F1/14Aqueous compositions
    • C23F1/16Acidic compositions
    • C23F1/30Acidic compositions for etching other metallic material
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/56Electroplating: Baths therefor from solutions of alloys
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/06Wires; Strips; Foils
    • C25D7/0614Strips or foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/067Etchants

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

本发明属于铜箔加工方法技术领域,公开了一种压延铜箔形成电子电路的方法。该压延铜箔形成电子电路的方法,包括以下步骤:将压延铜箔置于电解液中,经电镀在压延铜箔蚀刻面形成含有铂、锌、钼的合金层,得到设置有铂‑锌‑钼合金层铜箔;将设置有铂‑锌‑钼合金层铜箔的另一侧胶粘在树脂基板上,然后采用蚀刻液蚀刻形成电子电路;所述电解液的组分包括:焦磷酸100~300g/L、硫酸铂20~60g/L、硫酸锌10~25g/L、硫酸钼10~20g/L,醋酸钠20~35g/L。本发明所述的压延铜箔形成电子电路的方法可以解决因蚀刻过导致的短路或电路宽度不良的产生。

Description

一种压延铜箔形成电子电路的方法
技术领域
本发明涉及铜箔加工方法技术领域,尤其涉及一种压延铜箔形成电子电路的方法。
背景技术
半导体装置、液晶显示装置等半导体设备、印刷基板、IC卡等在制造时,通常在基板上以在金属薄膜上形成图案来构成金属薄膜原件或电极配线元件。随着电子产品向高性能化、多功能化方向发展,要求电子元件能在很短时间内对包含有大量信息的信号进行快速传输和处理,对印刷布线板要求导体图案的微细化、高频应对等。但在铜箔上形成配线等精细结构的图案的加工技术通常是蚀刻法,但是在蚀刻过程中蚀刻剂将导致侧向蚀刻过大,导致铜箔部分的电路宽度变得非常窄,从而不能得到电路设计上的目标均匀线宽,特别是在细线化的部分会发热,进而会导致断线,无法满足对于高精度线路要求。
因此,抑制蚀刻过程中电路宽度不均匀的问题,提供一种压延铜箔形成电子电路的方法对于高性能的电子产品的发展具有重要意义。
发明内容
本发明的目的在于提供一种压延铜箔形成电子电路的方法,以解决现有技术中存在的问题。
为了实现上述发明目的,本发明提供以下技术方案:
本发明提供了一种压延铜箔形成电子电路的方法,其特征在于,包括以下步骤:
(1)将压延铜箔置于电解液中,经电镀在压延铜箔蚀刻面形成含有铂、锌、钼的合金层,得到设置有铂-锌-钼合金层铜箔;
(2)将设置有铂-锌-钼合金层铜箔的另一侧胶粘在树脂基板上,然后采用蚀刻液蚀刻形成电子电路;
所述电解液的组分包括:
焦磷酸100~300g/L、硫酸铂20~60g/L、硫酸锌10~25g/L、硫酸钼10~20g/L,醋酸钠20~35g/L。
优选的,在上述一种压延铜箔形成电子电路的方法中,所述电镀的条件为:电流密度为0.5~8A/dm2,电镀时间为5~10s,温度为25~40℃。
优选的,在上述一种压延铜箔形成电子电路的方法中,所述电镀中,阴极为所述压延铜箔,阳极为石墨电极。
优选的,在上述一种压延铜箔形成电子电路的方法中,所述树脂基板为聚酰亚胺基板或聚对苯二甲酸乙二酯。
优选的,在上述一种压延铜箔形成电子电路的方法中,所述树脂基板的厚度为5~120μm。
优选的,在上述一种压延铜箔形成电子电路的方法中,所述蚀刻液为氯化铁溶液或氯化铜溶液,所述氯化铁溶液、氯化铜溶液的浓度独立的为20~30wt%。
优选的,在上述一种压延铜箔形成电子电路的方法中,所述蚀刻后还包括软蚀刻去除合金层,所述软蚀刻液包括硫酸120~230g/L、过氧化氢30~40g/L。
经由上述的技术方案可知,与现有技术相比,本发明具有如下有益效果:
(1)本发明在压延铜箔的蚀刻面电镀形成铂-锌-钼合金层,一方面,铂-锌-钼合金层的蚀刻速度比铜低,可有效抑制因蚀刻过度造成铜箔下弯的情况;另一方面,因合金层在形成电子电路后需要除去,而合金层的锌可显著提高耐热性;最后合金层中的钼铂元素的分布均匀问题。
(2)本发明所述的压延铜箔形成电子电路的方法可以解决因蚀刻过导致的短路或电路宽度不良的产生。
具体实施方式
本发明提供了一种压延铜箔形成电子电路的方法,其特征在于,包括以下步骤:
(1)将压延铜箔置于电解液中,经电镀在压延铜箔蚀刻面形成含有铂、锌、钼的合金层,得到设置有铂-锌-钼合金层铜箔;
(2)将设置有铂-锌-钼合金层铜箔的另一侧胶粘在树脂基板上,然后采用蚀刻液蚀刻形成电子电路;
所述电解液的组分包括:
焦磷酸100~300g/L、硫酸铂20~60g/L、硫酸锌10~25g/L、硫酸钼10~20g/L,醋酸钠20~35g/L。
在本发明中,所述采用蚀刻液蚀刻形成电子电路的具体方法为:通过抗蚀剂涂布及曝光工序,印刷电路,再采用蚀刻液将铜不需要的部分除去以形成电子电路,所述电路的形成条件:电路间距为30μm间距,抗蚀剂L/S=25μm/5μm,成品电路上部宽度为10μm,蚀刻时间为40s。
在本发明中,所述电解液中焦磷酸的含量优选为100~300g/L,进一步优选为100、120、150、160、180、200、220、250或300g/L,更优选为160、180或200g/L。
在本发明中,所述电解液中硫酸铂的含量优选为20~60g/L,进一步优选为20、25、30、35、40、45、50、55或60g/L,更优选为40或45g/L。
在本发明中,所述电解液中硫酸锌的含量优选为10~25g/L,进一步优选为10、12、15、16、18、20、22或25g/L,更优选为15或16g/L。
在本发明中,所述电解液中硫酸钼的含量优选为10~20g/L,进一步优选为10、12、15、18或20g/L,更优选为15g/L。
在本发明中,所述电解液中醋酸钠的含量优选为20~35g/L,进一步优选为20、22、25、28、30、32或35g/L,更优选为28或30g/L。
在本发明中,所述电镀的条件为:电流密度优选为0.5~8A/dm2,进一步优选为0.5、1、2、3、3.5、4、5、6、7或8A/dm2,更优选为3、3.5或4A/dm2;电镀时间优选为5~10s,进一步优选为5、6、7、8、9或10s,更优选为7或8s;温度优选为25~40℃,进一步优选为25、28、30、32、35、38或40℃,更优选为28、30或32℃。
在本发明中,所述电镀中,阴极优选为所述压延铜箔本体,阳极优选为石墨电极。
在本发明中,所述树脂基板优选为聚酰亚胺基板或聚对苯二甲酸乙二酯,更优选为聚酰亚胺基板。
在本发明中,所述树脂基板的厚度优选为5~120μm,进一步优选为5、20、35、50、55、60、80、90、110或120μm,更优选为60或80μm。
在本发明中,所述蚀刻液优选为氯化铁溶液或氯化铜溶液,更优选为氯化铁溶液;所述氯化铁溶液、氯化铜溶液的浓度独立的优选为20~30wt%,进一步优选为20、21、22、23、25、26、28或30wt%,更优选为25wt%。
在本发明中,所述蚀刻后还包括软蚀刻去除合金层,所述软蚀刻液包括硫酸120~230g/L、过氧化氢30~40g/L;
所述软蚀刻液中,硫酸的含量优选为120~230g/L,进一步优选为120、140、160、180、200或230g/L,更优选为160或180g/L;
所述软蚀刻液中,过氧化氢的含量优选为30~40g/L,进一步优选为30、32、34、35、36、38或40g/L,更优选为34或35g/L。
下面将对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
实施例1
一种压延铜箔形成电子电路的方法,包括以下步骤:
(1)将厚度为8μm、表面粗糙度为Rz=3.8μm的压延铜箔置于电解液中,以压延铜箔为阴极、石墨为阳极经电镀在压延铜箔蚀刻面形成含有铂、锌、钼的合金层,得到设置有铂-锌-钼合金层铜箔;所述电解液的组分包括:焦磷酸150g/L、硫酸铂35g/L、硫酸锌15g/L、硫酸钼12g/L,醋酸钠28g/L,电流密度为5A/dm2,电镀时间为6s,温度为35℃;
(2)将设置有铂-锌-钼合金层铜箔的另一侧胶粘在厚度为20μm的聚酰亚胺基板上,然后通过抗蚀剂涂布及曝光工序,印刷10个电路,再采用含浓度为25wt%的氯化铁蚀刻液将铜不需要的部分除去以形成电子电路,所述电路的形成条件:电路间距为30μm间距,抗蚀剂L/S=25μm/5μm,成品电路上部宽度为10μm,蚀刻时间为40s;然后在35℃下再置于含150g/L硫酸、30g/L过氧化氢的软蚀刻液中浸渍2min去除合金层。
实施例2
一种压延铜箔形成电子电路的方法,包括以下步骤:
(1)将厚度为8μm、表面粗糙度为Rz=3.8μm的压延铜箔置于电解液中,以压延铜箔为阴极、石墨为阳极经电镀在压延铜箔蚀刻面形成含有铂、锌、钼的合金层,得到设置有铂-锌-钼合金层铜箔;所述电解液的组分包括:焦磷酸125g/L、硫酸铂40g/L、硫酸锌12g/L、硫酸钼16g/L,醋酸钠30g/L,电流密度为3A/dm2,电镀时间为8s,温度为30℃;
(2)将设置有铂-锌-钼合金层铜箔的另一侧胶粘在厚度为45μm的聚酰亚胺基板上,然后通过抗蚀剂涂布及曝光工序,印刷10个电路,再采用含浓度为27wt%的氯化铁蚀刻液中将铜不需要的部分除去以形成电子电路,所述电路的形成条件:电路间距为30μm间距,抗蚀剂L/S=25μm/5μm,成品电路上部宽度为10μm,蚀刻时间为40s;然后在35℃下再置于含150g/L硫酸、30g/L过氧化氢的软蚀刻液中浸渍2min去除合金层。
实施例3
一种压延铜箔形成电子电路的方法,包括以下步骤:
(1)将厚度为8μm、表面粗糙度为Rz=3.8μm的压延铜箔置于电解液中,以压延铜箔为阴极、石墨为阳极经电镀在压延铜箔蚀刻面形成含有铂、锌、钼的合金层,得到设置有铂-锌-钼合金层铜箔;所述电解液的组分包括:焦磷酸200g/L、硫酸铂50g/L、硫酸锌20g/L、硫酸钼18g/L,醋酸钠32g/L,电流密度为8A/dm2,电镀时间为5s,温度为35℃;
(2)将设置有铂-锌-钼合金层铜箔的另一侧胶粘在厚度为20μm的聚酰亚胺基板上,然后通过抗蚀剂涂布及曝光工序,印刷10个电路,再采用含浓度为30wt%的氯化铁蚀刻液中将铜不需要的部分除去以形成电子电路,所述电路的形成条件:电路间距为30μm间距,抗蚀剂L/S=25μm/5μm,成品电路上部宽度为10μm,蚀刻时间为40s;然后在35℃下再置于含150g/L硫酸、30g/L过氧化氢的软蚀刻液中浸渍2min去除合金层。
实施例4
一种压延铜箔形成电子电路的方法,包括以下步骤:
(1)将厚度为8μm、表面粗糙度为Rz=3.8μm的压延铜箔置于电解液中,以压延铜箔为阴极、石墨为阳极经电镀在压延铜箔蚀刻面形成含有铂、锌、钼的合金层,得到设置有铂-锌-钼合金层铜箔;所述电解液的组分包括:焦磷酸232g/L、硫酸铂40g/L、硫酸锌10g/L、硫酸钼15g/L,醋酸钠35g/L,电流密度为5A/dm2,电镀时间为6s,温度为35℃;
(2)将设置有铂-锌-钼合金层铜箔的另一侧胶粘在厚度为20μm的聚酰亚胺基板上,然后通过抗蚀剂涂布及曝光工序,印刷10个电路,再采用含浓度为27wt%的氯化铁蚀刻液中将铜不需要的部分除去以形成电子电路,所述电路的形成条件:电路间距为30μm间距,抗蚀剂L/S=25μm/5μm,成品电路上部宽度为10μm,蚀刻时间为40s;然后在35℃下再置于含150g/L硫酸、30g/L过氧化氢的软蚀刻液中浸渍2min去除合金层。
实施例5
一种压延铜箔形成电子电路的方法,包括以下步骤:
(1)将厚度为8μm、表面粗糙度为Rz=3.8μm的压延铜箔置于电解液中,以压延铜箔为阴极、石墨为阳极经电镀在压延铜箔蚀刻面形成含有铂、锌、钼的合金层,得到设置有铂-锌-钼合金层铜箔;所述电解液的组分包括:焦磷酸275g/L、硫酸铂55g/L、硫酸锌20g/L、硫酸钼18g/L,醋酸钠25g/L,电流密度为6A/dm2,电镀时间为6s,温度为35℃;
(2)将设置有铂-锌-钼合金层铜箔的另一侧胶粘在厚度为20μm的聚酰亚胺基板上,然后通过抗蚀剂涂布及曝光工序,印刷10个电路,再采用含浓度为25wt%的氯化铁蚀刻液中将铜不需要的部分除去以形成电子电路,所述电路的形成条件:电路间距为30μm间距,抗蚀剂L/S=25μm/5μm,成品电路上部宽度为10μm,蚀刻时间为40s;然后在35℃下再置于含150g/L硫酸、30g/L过氧化氢的软蚀刻液中浸渍2min去除合金层。
蚀刻因子EF=b/a,其中,a为在被逐渐扩展地蚀刻的情况(产生侧蚀的情况)下,在假定电路被垂直地蚀刻的情况下的从来自铜箔上表面的垂线和树脂基板的交点起的侧蚀的长度的距离;b为铜箔的厚度。该数值越大,则表示下弯越小。实施例1~5中产品的性能测试结果,如表1所示。
表1实施例1~5中产品的性能测试结果
Figure BDA0004148307600000061
Figure BDA0004148307600000071
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。

Claims (7)

1.一种压延铜箔形成电子电路的方法,其特征在于,包括以下步骤:
(1)将压延铜箔置于电解液中,经电镀在压延铜箔蚀刻面形成含有铂、锌、钼的合金层,得到设置有铂-锌-钼合金层铜箔;
(2)将设置有铂-锌-钼合金层铜箔的另一侧胶粘在树脂基板上,然后采用蚀刻液蚀刻形成电子电路;
所述电解液的组分包括:
焦磷酸100~300g/L、硫酸铂20~60g/L、硫酸锌10~25g/L、硫酸钼10~20g/L,醋酸钠20~35g/L。
2.根据权利要求1所述的压延铜箔形成电子电路的方法,其特征在于,所述电镀的条件为:电流密度为0.5~8A/dm2,电镀时间为5~10s,温度为25~40℃。
3.根据权利要求1或2所述的压延铜箔形成电子电路的方法,其特征在于,所述电镀中,阴极为所述压延铜箔,阳极为石墨电极。
4.根据权利要求3所述的压延铜箔形成电子电路的方法,其特征在于,所述树脂基板为聚酰亚胺基板或聚对苯二甲酸乙二酯。
5.根据权利要求4所述的压延铜箔形成电子电路的方法,其特征在于,所述树脂基板的厚度为5~120μm。
6.根据权利要求4或5所述的压延铜箔形成电子电路的方法,其特征在于,所述蚀刻液为氯化铁溶液或氯化铜溶液,所述氯化铁溶液、氯化铜溶液的浓度独立的为20~30wt%。
7.根据权利要求6所述的压延铜箔形成电子电路的方法,其特征在于,所述蚀刻后还包括软蚀刻去除合金层,所述软蚀刻的软蚀刻液包括硫酸120~230g/L、过氧化氢30~40g/L。
CN202310289315.1A 2023-03-22 2023-03-22 一种压延铜箔形成电子电路的方法 Pending CN116321762A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310289315.1A CN116321762A (zh) 2023-03-22 2023-03-22 一种压延铜箔形成电子电路的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310289315.1A CN116321762A (zh) 2023-03-22 2023-03-22 一种压延铜箔形成电子电路的方法

Publications (1)

Publication Number Publication Date
CN116321762A true CN116321762A (zh) 2023-06-23

Family

ID=86783188

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310289315.1A Pending CN116321762A (zh) 2023-03-22 2023-03-22 一种压延铜箔形成电子电路的方法

Country Status (1)

Country Link
CN (1) CN116321762A (zh)

Similar Documents

Publication Publication Date Title
US20070101571A1 (en) Printed wiring board, its manufacturing method and circuit device
US11653454B2 (en) Printed wiring board and manufacturing method thereof
CN106852003A (zh) 一种无抗蚀层精细线路板的制作方法
US20200221578A1 (en) Method for forming circuits using seed layer and etchant composition for selective etching of seed layer
CN112672529A (zh) 一种适用于精密柔性线路成型的方法
WO2010074054A1 (ja) 電子回路の形成方法
WO2011086972A1 (ja) 電子回路及びその形成方法並びに電子回路形成用銅張積層板
CN111405771A (zh) 一种印制电路导电线路的制作方法
JP5738964B2 (ja) 電子回路及びその形成方法並びに電子回路形成用銅張積層板
CN113891569A (zh) 一种基于半加成法的线路保型蚀刻的制作方法
JP2009176770A (ja) 銅配線絶縁フィルムの製造法、及びこれらから製造された銅配線絶縁フィルム
JP3075484B2 (ja) プリント配線板の製造方法
CN116321762A (zh) 一种压延铜箔形成电子电路的方法
CN111315148A (zh) 一种镀金板或化金板引线渗金短路的返工方法
JP2003078234A (ja) プリント配線板およびその製造方法
JP2009272571A (ja) プリント配線基板及びその製造方法
JP5051355B2 (ja) プリント配線基板の製造方法
JPH0590737A (ja) 銅 ポ リ イ ミ ド 基 板 の 製 造 方 法
JP6236824B2 (ja) プリント配線基板の製造方法
JPH06169145A (ja) プリント配線板の製造方法
WO2018004151A1 (ko) 시인성이 향상된 표면처리동박 및 그의 제조방법
CN110610899B (zh) 一种盲孔金属化铝基板及其生产工艺
WO2012132572A1 (ja) 銅キャリア付銅箔、同銅箔の製造方法、電子回路用銅箔、同銅箔の製造方法及び電子回路の形成方法
JPH0194695A (ja) 導体回路板の製造方法
JP2001168147A (ja) 電子部品実装用フィルムキャリアテープの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination