CN116320212A - 一种基于fpga的usb视频采集卡及其工作方法 - Google Patents

一种基于fpga的usb视频采集卡及其工作方法 Download PDF

Info

Publication number
CN116320212A
CN116320212A CN202310218766.6A CN202310218766A CN116320212A CN 116320212 A CN116320212 A CN 116320212A CN 202310218766 A CN202310218766 A CN 202310218766A CN 116320212 A CN116320212 A CN 116320212A
Authority
CN
China
Prior art keywords
module
fifo buffer
data
video
configuration information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310218766.6A
Other languages
English (en)
Inventor
张贇祺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qingdao Fangcun Microelectronic Technology Co ltd
Shandong Fangcun Microelectronics Technology Co ltd
Original Assignee
Qingdao Fangcun Microelectronic Technology Co ltd
Shandong Fangcun Microelectronics Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qingdao Fangcun Microelectronic Technology Co ltd, Shandong Fangcun Microelectronics Technology Co ltd filed Critical Qingdao Fangcun Microelectronic Technology Co ltd
Priority to CN202310218766.6A priority Critical patent/CN116320212A/zh
Publication of CN116320212A publication Critical patent/CN116320212A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/222—Studio circuitry; Studio devices; Studio equipment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/765—Interface circuits between an apparatus for recording and another apparatus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明公开了一种基于FPGA的USB视频采集卡及其工作方法，属于视频采集卡技术领域，所述基于FPGA的USB视频采集卡包括依次连接的HDMI转换芯片、FPGA芯片和USB控制芯片，FPGA芯片包括第一FIFO缓存器、I2S从模块、第二FIFO缓存器、通道选择模块和音视频处理模块，其中：HDMI转换芯片的视频信号输出端连接第一FIFO缓存器的输入端；HDMI转换芯片的音频信号输出端连接I2S从模块的输入端，I2S从模块的输出端连接第二FIFO缓存器的输入端；第一FIFO缓存器和第二FIFO缓存器的输出端分别连接通道选择模块的输入端，通道选择模块的输出端连接音视频处理模块的输入端；音视频处理模块与USB控制芯片通信连接。本发明能够减少USB控制芯片中CPU的消耗，传输效率高，数据处理方便，后续开发灵活。

Description

一种基于FPGA的USB视频采集卡及其工作方法
技术领域
本发明涉及视频采集卡技术领域，特别是指一种基于FPGA的USB视频采集卡及其工作方法。
背景技术
视频采集卡(Video Capture Card)，也叫视频卡，用以将模拟摄像机、录像机、视盘机、电视机输出的视频信号等输出的视频数据或者视频和音频的混合数据输入电脑，并转换成电脑可辨别的数字数据，存储在电脑中，成为可编辑处理的视频数据文件。
视频采集卡在市面上非常畅销，应用范围很广泛，绝大多数都是在USB(通用串行总线)控制芯片中进行数据传输和处理。但是在USB控制芯片内部处理过程中，存在一些普遍的困扰：
一、由于HDMI(高清多媒体接口)转换芯片大多没有流控，导致会损失大量数据。如果采取DDR(双倍速率同步动态随机存储器)等外围存储设备来存储数据，那么又会造成CPU(中央处理器)资源的过渡消耗；
二、在后期对视频或音频数据有处理需求，势必会占据大量的资源；
三、对于HDMI转换芯片的各种视频格式，在各个格式之间转换会花费大量的时间和精力。
综上，目前大多数的视频采集卡都是在USB控制芯片内部进行音视频数据的传输和控制，但是由于芯片本身功能受限，这样存在传输效率低，对数据处理不便，后续开发困难的问题。因此，一种可以并行高速处理数据同时兼顾后续开发灵活性的方案就变得尤为重要。
发明内容
本发明要解决的技术问题是提供一种传输效率高，后续开发灵活的基于FPGA的USB视频采集卡及其工作方法。
为解决上述技术问题，本发明提供技术方案如下：
一方面，提供一种基于FPGA的USB视频采集卡，包括依次连接的HDMI转换芯片、FPGA芯片和USB控制芯片，所述FPGA芯片包括第一FIFO缓存器、I2S从模块、第二FIFO缓存器、通道选择模块和音视频处理模块，其中：
所述HDMI转换芯片的视频信号输出端连接所述第一FIFO缓存器的输入端；
所述HDMI转换芯片的音频信号输出端连接所述I2S从模块的输入端，所述I2S从模块的输出端连接所述第二FIFO缓存器的输入端；
所述第一FIFO缓存器和第二FIFO缓存器的输出端分别连接所述通道选择模块的输入端，所述通道选择模块的输出端连接所述音视频处理模块的输入端；
所述音视频处理模块与所述USB控制芯片通信连接。
进一步的，所述第一FIFO缓存器和第二FIFO缓存器均为异步FIFO缓存器；
和/或，所述音视频处理模块和USB控制芯片通过MUXIO接口连接。
进一步的，所述FPGA芯片还包括I2C从模块、配置信息存储器、配置信息处理模块和I2C主模块，其中：
所述USB控制芯片连接所述I2C从模块，将所述HDMI转换芯片的配置信息通过所述I2C从模块写入所述配置信息存储器；
所述配置信息处理模块的输出端连接所述I2C主模块，所述I2C主模块连接所述HDMI转换芯片，所述配置信息处理模块将所述配置信息存储器中的配置信息进行处理后通过所述I2C主模块发送给所述HDMI转换芯片。
进一步的，所述FPGA芯片还包括与所述I2C从模块连接的I2S主模块，所述USB控制芯片通过所述I2C从模块和I2S主模块向外部设备发送音频数据。
另一方面，提供上述基于FPGA的USB视频采集卡的工作方法，包括视频数据传输方法，所述视频数据传输方法包括：
步骤101：所述HDMI转换芯片将视频数据发送给所述第一FIFO缓存器；
步骤102：所述第一FIFO缓存器通过所述通道选择模块将所述视频数据发送给所述音视频处理模块，所述音视频处理模块对所述视频数据进行处理后发送给所述USB控制芯片；
步骤103：所述USB控制芯片将接收到的视频数据发送给上位机。
进一步的，所述第一FIFO缓存器为至少两个，每个大小为16K字节；
所述步骤102包括：
当一个第一FIFO缓存器收满后，切换到另一个第一FIFO缓存器进行接收；当其中任一第一FIFO缓存器内数据收满后即向USB控制芯片发送数据；如果接收数据时检测到帧结束，则标记当前接收数据的第一FIFO缓存器，同时记录接收数据的长度；
和/或，如果USB控制芯片的通路被堵塞，则在当前第一FIFO缓存器收满后，不再接收数据；当USB控制芯片的通路恢复正常后，舍弃所有第一FIFO缓存器内的数据。
进一步的，所述工作方法还包括音频数据传输方法，所述音频数据传输方法包括：
步骤201：所述HDMI转换芯片将音频数据发送给所述I2S从模块；
步骤202：所述I2S从模块通过所述第二FIFO缓存器和通道选择模块将所述音频数据发送给所述音视频处理模块，所述音视频处理模块对所述音频数据进行处理后发送给所述USB控制芯片；
步骤203：所述USB控制芯片将接收到的音频数据发送给上位机。
进一步的，所述第二FIFO缓存器为一个，其大小为192字节；
所述步骤202包括：
当第二FIFO缓存器内数据收满后才向USB控制芯片发送数据；
和/或，如果USB控制芯片的通路被堵塞，则在第二FIFO缓存器收满后，不再接收数据；如果在发送过程中被堵塞，则在恢复后不会继续发送，而是清空第二FIFO缓存器。
进一步的，所述步骤102和步骤202均包括：
当音频数据需要发送时且所述通道选择模块正在发送视频数据，则所述通道选择模块暂停视频数据的发送，优先发送音频数据后，再继续视频数据的发送。
进一步的，所述工作方法还包括HDMI转换芯片配置方法，所述HDMI转换芯片配置方法包括：
步骤301：所述USB控制芯片将所述HDMI转换芯片的配置信息发送给所述I2C从模块；
步骤302：所述I2C从模块将所述配置信息写入所述配置信息存储器，当需要对所述HDMI转换芯片进行配置时，所述配置信息处理模块读取所述配置信息存储器中的配置信息并进行处理后通过所述I2C主模块发送给所述HDMI转换芯片；
步骤303：所述HDMI转换芯片根据接收到的配置信息进行配置。
本发明具有以下有益效果：
本发明的基于FPGA的USB视频采集卡及其工作方法，为了加速数据传输和便于对数据进行处理，在HDMI转换芯片和USB控制芯片之间引入了FPGA芯片，并且FPGA芯片包括用于缓存视频数据的第一FIFO缓存器和用于缓存音频数据的第二FIFO缓存器，实现了流控，避免损失大量数据；FPGA芯片还包括用于对音视频数据进行处理的音视频处理模块，从而无需在USB控制芯片内进行处理，不占用USB控制芯片的资源，传输效率高。因此，本发明能够减少USB控制芯片中CPU的消耗，传输效率高，数据处理方便，后续开发灵活。
附图说明
图1为本发明的基于FPGA的USB视频采集卡的结构示意图；
图2为本发明中视频数据传输方法的流程示意图；
图3为本发明中音频数据传输方法的流程示意图；
图4为本发明中HDMI转换芯片配置方法的流程示意图。
具体实施方式
为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
一方面，本发明提供一种基于FPGA(Field Programmable Gate Array，现场可编程门阵列)的USB视频采集卡，如图1所示，包括依次连接的HDMI转换芯片1、FPGA芯片2和USB控制芯片3，其中：
FPGA芯片2包括第一FIFO(First In First Out，先入先出)缓存器21、I2S(Inter-IC Sound，集成电路内置音频总线)从模块22(即图中的I2S S)、第二FIFO缓存器23、通道选择模块24和音视频处理模块25；
HDMI转换芯片1的视频信号输出端连接第一FIFO缓存器21的输入端，具体实施时，HDMI转换芯片1输出的视频数据可以为DVP(Digital Video Port，数字摄像头并行接口)数据，此时，视频信号输出端可以包括Y、Cb、Cr、PCLK、HSYNC和VSYNC，其中Y、Cb和Cr为视频数据端口，PCLK为像素时钟，HSYNC为行同步信号，VSYNC为帧同步信号，DE为数据使能信号(Data Enable)；
HDMI转换芯片1的音频信号输出端连接I2S从模块22的输入端，I2S从模块22的输出端连接第二FIFO缓存器23的输入端，具体实施时，HDMI转换芯片1的音频信号输出端可以包括S/MCLK(串行/主时钟)、MUTE(静音)、WS_SPDIF(左右声道)、I2S0(音频数据)和I2S1_3DR(立体声音频数据)；
第一FIFO缓存器21和第二FIFO缓存器23的输出端分别连接通道选择模块24的输入端，通道选择模块24的输出端连接音视频处理模块25的输入端；
音视频处理模块25与USB控制芯片3通信连接。
本发明的基于FPGA的USB视频采集卡，为了加速数据传输和便于对数据进行处理，在HDMI转换芯片和USB控制芯片之间引入了FPGA芯片，并且FPGA芯片包括用于缓存视频数据的第一FIFO缓存器和用于缓存音频数据的第二FIFO缓存器，实现了流控，避免损失大量数据；FPGA芯片还包括用于对音视频数据进行处理的音视频处理模块，从而无需在USB控制芯片内进行处理，不占用USB控制芯片的资源，传输效率高。因此，本发明能够减少USB控制芯片中CPU的消耗，传输效率高，数据处理方便，后续开发灵活。
为提高流控效果，第一FIFO缓存器21和第二FIFO缓存器23可以均为异步FIFO缓存器。音视频处理模块25和USB控制芯片3可以通过MUXIO接口连接，该接口传输速率高，传输速率最高可达到380MB/s。
为方便对HDMI转换芯片1进行配置，FPGA芯片2还可以包括I2C(Inter-IntegratedCircuit，内部集成电路)从模块26(即图中的I2C S)、配置信息存储器27、配置信息处理模块28和I2C主模块29(即图中的I2CM)，其中：
USB控制芯片3连接I2C从模块26(连接线可以包括SCL(串行时钟线)和SDA(串行数据线))，将HDMI转换芯片1的配置信息通过I2C从模块26写入配置信息存储器27(具体可以为ROM(只读存储器))；
配置信息处理模块28的输出端连接I2C主模块29，I2C主模块29连接HDMI转换芯片1，配置信息处理模块28将配置信息存储器27中的配置信息进行处理后通过I2C主模块29发送给HDMI转换芯片1。
此外，FPGA芯片2还可以包括与I2C从模块26连接的I2S主模块20(即图中的I2SM)，USB控制芯片3通过I2C从模块26和I2S主模块20向外部设备发送音频数据。
另一方面，本发明提供上述基于FPGA的USB视频采集卡的工作方法，包括视频数据传输方法，如图2所示，所述视频数据传输方法包括：
步骤101：所述HDMI转换芯片1将视频数据发送给所述第一FIFO缓存器21；
本步骤中，视频(信号)数据暂存在第一FIFO缓存器21中，第一FIFO缓存器21的数据位宽可根据需要灵活设置，例如可以为16bit(比特)、32bit等；输出频率也可以根据需要灵活设置，例如可以为100MHz。
步骤102：所述第一FIFO缓存器21通过所述通道选择模块24将所述视频数据发送给所述音视频处理模块25，所述音视频处理模块25对所述视频数据进行处理后发送给所述USB控制芯片3；
作为一种可选的实施例，所述第一FIFO缓存器21为至少两个，每个大小为16K字节；
此时，所述步骤102可以包括：
当一个第一FIFO缓存器收满后，切换到另一个第一FIFO缓存器进行接收；当其中任一第一FIFO缓存器内数据收满后即向USB控制芯片3发送数据；如果接收数据时检测到帧结束，则标记当前接收数据的第一FIFO缓存器，同时记录接收数据的长度；这样，通过使用多个FIFO缓存器，流控效果更好，且能提高传输速率；
和/或，如果USB控制芯片3的通路被堵塞，则在当前第一FIFO缓存器收满后，不再接收数据；当USB控制芯片3的通路恢复正常后，舍弃所有第一FIFO缓存器内的数据；这样能够提高数据传输的准确性。
步骤103：USB控制芯片3将接收到的视频数据发送给上位机(如电脑等)。
这样，通过上述步骤101-103即可较好的实现视频数据的传输。
进一步的，所述工作方法还可以包括音频数据传输方法，如图3所示，所述音频数据传输方法包括：
步骤201：所述HDMI转换芯片1将音频数据发送给所述I2S从模块22；
步骤202：所述I2S从模块22通过所述第二FIFO缓存器23和通道选择模块24将所述音频数据发送给所述音视频处理模块25，所述音视频处理模块25对所述音频数据进行处理后发送给所述USB控制芯片3；
本步骤中，音频数据暂存在第二FIFO缓存器23中，第二FIFO缓存器23的数据位宽可根据需要灵活设置，例如可以为16bit、32bit等；输出频率也可以根据需要灵活设置，例如可以为100MHz。
作为一种可选的实施例，所述第二FIFO缓存器23可以为一个，其大小可以为192字节；
此时，所述步骤202可以包括：
当第二FIFO缓存器23内数据收满后才向USB控制芯片3发送数据；
和/或，如果USB控制芯片3的通路被堵塞，则在第二FIFO缓存器23收满后，不再接收数据；如果在发送过程中被堵塞，则在恢复后不会继续发送，而是清空第二FIFO缓存器23；这样能够提高数据传输的准确性。
作为另一种可选的实施例，所述步骤102和步骤202均可以包括：
当音频数据需要发送时且所述通道选择模块24正在发送视频数据，则所述通道选择模块24暂停视频数据的发送，优先发送音频数据后，再继续视频数据的发送。这样能够较好的确保音视频数据的后续播放效果。
步骤203：所述USB控制芯片3将接收到的音频数据发送给上位机。
这样，通过上述步骤201-203即可较好的实现音频数据的传输。
进一步的，所述工作方法还可以包括HDMI转换芯片配置方法，如图4所示，所述HDMI转换芯片配置方法包括：
步骤301：所述USB控制芯片3将所述HDMI转换芯片1的配置信息发送给所述I2C从模块26；
步骤302：所述I2C从模块26将所述配置信息写入所述配置信息存储器27，当需要对所述HDMI转换芯片1进行配置时，所述配置信息处理模块28读取所述配置信息存储器27中的配置信息并进行处理后通过所述I2C主模块29发送给所述HDMI转换芯片1；
本步骤中，HDMI转换芯片1的配置通过一路I2C(即I2C主模块29)来控制，其初始化配置信息可以保存在配置信息存储器27中。还有一路I2C(即I2C从模块26)连接USB控制芯片3，USB控制芯片3可以下发上位机的设置/配置命令，例如分辨率、帧率等，FPGA芯片2可以将这些命令通过I2C主模块29去配置HDMI转换芯片1。
步骤303：所述HDMI转换芯片1根据接收到的配置信息进行配置。
这样，通过上述步骤301-303即可较好的实现HDMI转换芯片的配置。
综上，本发明的基于FPGA的USB视频采集卡及其工作方法具有以下有益效果：
(1)为了加速数据传输和便于对数据进行处理，本发明在HDMI转换芯片和USB控制芯片之间引入FPGA芯片直接作为数据流的控制，能提高传输速度，便于后续功能的扩展；
(2)本发明将大部分的数据处理放在FPGA芯片内进行，既保证了数据的传输效率，又可以大大提高后续开发的灵活度和速度，同时FPGA芯片可以挂载各种外设设备，也增加了产品的灵活性；
(3)本发明的最终形态为USB视频采集卡，具有体积小、传输效率高等特点；并且本发明能减少USB控制芯片中CPU的消耗，可以显著降低功耗；
(4)本发明能提高数据传输效率，减少后期开发的成本和时间，有更大的开发自由度；本发明可以对市面上主流的3014芯片进行兼容，方便后续的替换开发。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种基于FPGA的USB视频采集卡，其特征在于，包括依次连接的HDMI转换芯片、FPGA芯片和USB控制芯片，所述FPGA芯片包括第一FIFO缓存器、I2S从模块、第二FIFO缓存器、通道选择模块和音视频处理模块，其中：
所述HDMI转换芯片的视频信号输出端连接所述第一FIFO缓存器的输入端；
所述HDMI转换芯片的音频信号输出端连接所述I2S从模块的输入端，所述I2S从模块的输出端连接所述第二FIFO缓存器的输入端；
所述第一FIFO缓存器和第二FIFO缓存器的输出端分别连接所述通道选择模块的输入端，所述通道选择模块的输出端连接所述音视频处理模块的输入端；
所述音视频处理模块与所述USB控制芯片通信连接。
2.根据权利要求1所述的基于FPGA的USB视频采集卡，其特征在于，所述第一FIFO缓存器和第二FIFO缓存器均为异步FIFO缓存器；
和/或，所述音视频处理模块和USB控制芯片通过MUXIO接口连接。
3.根据权利要求1所述的基于FPGA的USB视频采集卡，其特征在于，所述FPGA芯片还包括I2C从模块、配置信息存储器、配置信息处理模块和I2C主模块，其中：
所述USB控制芯片连接所述I2C从模块，将所述HDMI转换芯片的配置信息通过所述I2C从模块写入所述配置信息存储器；
所述配置信息处理模块的输出端连接所述I2C主模块，所述I2C主模块连接所述HDMI转换芯片，所述配置信息处理模块将所述配置信息存储器中的配置信息进行处理后通过所述I2C主模块发送给所述HDMI转换芯片。
4.根据权利要求3所述的基于FPGA的USB视频采集卡，其特征在于，所述FPGA芯片还包括与所述I2C从模块连接的I2S主模块，所述USB控制芯片通过所述I2C从模块和I2S主模块向外部设备发送音频数据。
5.权利要求1-4中任一所述的基于FPGA的USB视频采集卡的工作方法，其特征在于，包括视频数据传输方法，所述视频数据传输方法包括：
步骤101：所述HDMI转换芯片将视频数据发送给所述第一FIFO缓存器；
步骤102：所述第一FIFO缓存器通过所述通道选择模块将所述视频数据发送给所述音视频处理模块，所述音视频处理模块对所述视频数据进行处理后发送给所述USB控制芯片；
步骤103：所述USB控制芯片将接收到的视频数据发送给上位机。
6.根据权利要求5所述的工作方法，其特征在于，所述第一FIFO缓存器为至少两个，每个大小为16K字节；
所述步骤102包括：
当一个第一FIFO缓存器收满后，切换到另一个第一FIFO缓存器进行接收；当其中任一第一FIFO缓存器内数据收满后即向USB控制芯片发送数据；如果接收数据时检测到帧结束，则标记当前接收数据的第一FIFO缓存器，同时记录接收数据的长度；
和/或，如果USB控制芯片的通路被堵塞，则在当前第一FIFO缓存器收满后，不再接收数据；当USB控制芯片的通路恢复正常后，舍弃所有第一FIFO缓存器内的数据。
7.根据权利要求5所述的工作方法，其特征在于，所述工作方法还包括音频数据传输方法，所述音频数据传输方法包括：
步骤201：所述HDMI转换芯片将音频数据发送给所述I2S从模块；
步骤202：所述I2S从模块通过所述第二FIFO缓存器和通道选择模块将所述音频数据发送给所述音视频处理模块，所述音视频处理模块对所述音频数据进行处理后发送给所述USB控制芯片；
步骤203：所述USB控制芯片将接收到的音频数据发送给上位机。
8.根据权利要求7所述的工作方法，其特征在于，所述第二FIFO缓存器为一个，其大小为192字节；
所述步骤202包括：
当第二FIFO缓存器内数据收满后才向USB控制芯片发送数据；
和/或，如果USB控制芯片的通路被堵塞，则在第二FIFO缓存器收满后，不再接收数据；如果在发送过程中被堵塞，则在恢复后不会继续发送，而是清空第二FIFO缓存器。
9.根据权利要求7所述的工作方法，其特征在于，所述步骤102和步骤202均包括：
当音频数据需要发送时且所述通道选择模块正在发送视频数据，则所述通道选择模块暂停视频数据的发送，优先发送音频数据后，再继续视频数据的发送。
10.根据权利要求7所述的工作方法，其特征在于，所述工作方法还包括HDMI转换芯片配置方法，所述HDMI转换芯片配置方法包括：
步骤301：所述USB控制芯片将所述HDMI转换芯片的配置信息发送给所述I2C从模块；
步骤302：所述I2C从模块将所述配置信息写入所述配置信息存储器，当需要对所述HDMI转换芯片进行配置时，所述配置信息处理模块读取所述配置信息存储器中的配置信息并进行处理后通过所述I2C主模块发送给所述HDMI转换芯片；
步骤303：所述HDMI转换芯片根据接收到的配置信息进行配置。
CN202310218766.6A 2023-03-02 2023-03-02 一种基于fpga的usb视频采集卡及其工作方法 Pending CN116320212A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310218766.6A CN116320212A (zh) 2023-03-02 2023-03-02 一种基于fpga的usb视频采集卡及其工作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310218766.6A CN116320212A (zh) 2023-03-02 2023-03-02 一种基于fpga的usb视频采集卡及其工作方法

Publications (1)

Publication Number Publication Date
CN116320212A true CN116320212A (zh) 2023-06-23

Family

ID=86782918

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310218766.6A Pending CN116320212A (zh) 2023-03-02 2023-03-02 一种基于fpga的usb视频采集卡及其工作方法

Country Status (1)

Country Link
CN (1) CN116320212A (zh)

Similar Documents

Publication Publication Date Title
CN103402068B (zh) 非压缩式视频播放系统及播放方法
CN211184115U (zh) 一种具有多路视频显示功能的车载显控终端
CN102025934A (zh) 基于AXI总线的数字电视SoC的存储控制方法
CN102427543B (zh) 一种帧同步3d实时视频信息处理平台和处理方法
CN201667699U (zh) 数字视频信息监控装置
US20220094513A1 (en) Communication apparatus, communications system, and communication method
CN108134912B (zh) 一种视频流转换方法
KR20200092146A (ko) 캐스케이드 연결 구조의 호스트와 슬레이브 장치
KR100787220B1 (ko) 읽기 동작 및 쓰기 동작이 동시에 가능한 디바이스를구비한 전자장치 및 그 방법
CN100388776C (zh) 数字视频储存装置及储存数字视频数据的方法
CN116320212A (zh) 一种基于fpga的usb视频采集卡及其工作方法
CN116049054B (zh) 一种spi从设备在跨时钟域中的数据读写方法及系统
CN215376139U (zh) 基于arm和fpga的高效数据采集系统
CN100481913C (zh) 实时图像异步采集接口装置
CN113794849B (zh) 用于图像数据同步的装置、方法及图像采集系统
CN113965702B (zh) 一种基于国产化平台的多通道视频无缝切换电路及其方法
CN102576301B (zh) 包括fifo存储器的接口连接电路
CN214205739U (zh) 一种光电平台用基于fpga的通用型高清显示系统
CN101547364B (zh) 一种传输流生成装置
US6618781B1 (en) Computer add-on card capable of outputting different type of digital TV signals
US7460718B2 (en) Conversion device for performing a raster scan conversion between a JPEG decoder and an image memory
CN107608654B (zh) 多路异步信息的传输控制装置及方法
CN101202876A (zh) 在dvr中利用音视频复合通道实现声音与图像同步的方法
JPH09293049A (ja) コンピュータシステムおよびこのシステムで使用されるシリアルインターフェース
CN211860280U (zh) 一种基于cmos图像传感器的楼宇视频采集监控系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination