CN211860280U - 一种基于cmos图像传感器的楼宇视频采集监控系统 - Google Patents

Abstract

本实用新型公开了一种基于CMOS图像传感器的楼宇视频采集监控系统，属于无线网视频监控技术领域，包含远程监控终端、路由器节点，以及多个用于视频采集的视频采集终端，所述视频采集终端通过路由器节点连接远程监控终端，所述视频采集终端包含CMOS图像传感器阵列、多路复用开关、信号处理模块、FPGA模块、HDMI接口芯片控制单元、HDMI接口电路、DDR3‑SDRAM缓存控制单元、数据缓存模块、数据传输模块、时钟模块和电源模块；本实用新型以OminiVision公司的500万像素级别CMOS图像传感器OV5640为前端采集摄像头，利用无线网的远程传输及覆盖，以Xilinx公司Spartan6系列FPGA作为主控芯片，以4 Gbit容量DDR3‑SDRAM作为缓存芯片，实现视频数据的高效缓存；同时以Silion Image公司的SiI9134为HDMI芯片，能有效支持全高清视频。

Description

一种基于CMOS图像传感器的楼宇视频采集监控系统

技术领域

本实用新型属于无线数据采集技术领域，尤其涉及一种基于CMOS图像传感器的楼宇视频采集监控系统。

背景技术

随着科学技术的不断发展，数字图像采集及其传输技术在视频监控、信息处理、工业控制和科学研究等领域的应用日益广泛，这些应用对系统的采集、传输速度提出了越来越高的要求。微纳电子技术的进步和电子设计水平的进步，大大加快了高速CMOS图像采集系统的发展，特别是在高帧率、高分辨率等方面的性能提升非常明显，这也将不可避免地导致数据量增加。这就要求数据采集系统具备快速读取数据的能力，使系统能够在最短的时间内处理大量数据，同时将数据传递给主机显示或进行后续处理。自从1994年提出的第一个USB接口技术概念以来，USB总线接口技术已经历了USB 1.0，USB 1.x，USB 2.0以及USB3.0等版本，现已成为手机、平板电脑、个人PC等设备的标准接口。USB3.0串行通用总线以其传输速率快、使用方便、即插即用、支持热插拔等特点广泛应用于各种领域。USB 3.0接口(理论传输速率5Gbps)已经部分替代USB2.0作为计算机主板的标准接口，并且USB接口总线在不断发展的新旧版本中也保留了良好的向后兼容性，这也是其应用广泛的原因之一

随着视频显示技术的发展，视频信号从之前的标清发展到高清，再发展到全高清，其分辨越来越高，数据量也成倍增加，这就推进了显示接口技术的高速发展，显示接口技术经过了一个从模拟到数字、从并行到串行、低速到高速的发展过程。HDMI接口是最新的高清晰度多媒体接口，与DVI接口相比，其尺寸更小，带宽更大，传输距离更远，支持的分辨率更高，不仅能够传输视频信号，还能传输音频信号，且具备版权保护功能。HDMI接口已成为液晶显示器、平板带脑、笔记本电脑等设备的标准接口之一，得到了广泛应用。

随着科学技术的快速发展，数据采集系统已广泛应用于航天、军事、工业、医疗等各个领域，尤其在高精度产品的检测和监控项目中发挥着至关重要的作用。在实际工程应用中，要求采集系统具有高速率、高精度、实时处理、系统稳定性好和通道数量多等特点。但是，传统的数据采集方案多数以ARM处理器(Advanced RISC Machine，ARM)或数字信号处理器 (Digital Signal Processing，DSP)作为控制核心，并不能有效解决高速数据采集处理中实时性和同步性的技术难题。

与DSP和ARM相比，FPGA在数据采集领域有着极其重要的地位。FPGA具有时钟频率高、内部延时小、纯硬件并行控制、运算速度快、编程配置灵活、开发周期短、抗干扰能力强、内部资源丰富等优点，非常适用于实时高速数据采集。

实用新型内容

本实用新型所要解决的技术问题是针对传统数据采集处理系统不能有效地实现数据在传输和存储过程中的同步性、实时性问题，提供一种基于CMOS图像传感器的楼宇视频采集监控系统。

本实用新型为解决上述技术问题采用以下技术方案

一种基于CMOS图像传感器的楼宇视频采集监控系统，包含远程监控终端、路由器节点，以及多个用于视频采集的视频采集终端，所述视频采集终端通过路由器节点连接远程监控终端，所述视频采集终端包含CMOS图像传感器阵列、多路复用开关、信号处理模块、FPGA 模块、HDMI接口芯片控制单元、HDMI接口电路、DDR3-SDRAM缓存控制单元、数据缓存模块、数据传输模块、时钟模块和电源模块；所述CMOS图像传感器阵列依次经过多路复用开关、信号处理模块连接FPGA模块，所述FPGA模块通过HDMI接口芯片控制单元连接 HDMI接口电路，所述所述FPGA模块通过DDR3-SDRAM缓存控制单元连接数据缓存模块，所述数据传输模块、时钟模块和电源模块分别与FPGA模块连接。

作为本实用新型一种基于CMOS图像传感器的楼宇视频采集监控系统的进一步优选方案，所述CMOS图像传感器阵列由2*2个CMOS图像传感器构成，所述CMOS图像传感器选用OmniVision公司OV5640摄像头，其为500万像素级别CMOS图像传感器，支持分辨率可达2K级别，能输出多种图像格式数据。

作为本实用新型一种基于CMOS图像传感器的楼宇视频采集监控系统的进一步优选方案，所述信号处理模块包含放大电路和双运放带通滤波器，所述放大电路由OPA277运算放大器及电阻电容组成，所述双运带通滤波器由2个OPA277运算放大器组成；具体包含第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻、第八电阻、第九电阻、第一电容、第二电容、第三电容、第四电容、第一运算放大器、第二运算放大器、第三运算放大器，其中，信号输入-IN端连接第一电阻的一端，第一电阻的另一端分别连接第一电容的一端、第三电阻的一端和第一运算放大器的负输入端，第一电容的另一端分别连接第三电阻的另一端、第一运算放大器的输出端，信号输入+IN端连接第二电阻的一端，第二电阻的另一端分别连接第一运算放大器的正输入端、第四电阻的一端、第二电容的一端，第二电容的另一端连接第四电阻的另一端并接地，第一运算放大器的输出端连接第五电阻的一端，第五电阻的另一端连接第二运算放大器的正输入端，第二运算放大器的负输入端连接第三运算放大器的负输入端，第三运算放大器的正输入端分别连接第八电阻的一端、第九电阻的一端，第九电阻的另一端接地，第八电阻的另一端分别连接第七电阻的一端和第第二运算放大器的输出脚，第七电阻的另一端连接第四电容的一端，第四电容的另一端分别连接第九电阻的一端，第九电阻的另一端连接第三电容的一端，第三电容的另一端接地。

作为本实用新型一种基于CMOS图像传感器的楼宇视频采集监控系统的进一步优选方案，所述多路复用开关型号为AMC4601。

作为本实用新型一种基于CMOS图像传感器的楼宇视频采集监控系统的进一步优选方案，所述视频采集终端还包含下载电路和配置SPIFlash电路，所述下载电路和配置SPIFlash 电路分别与FPGA模块连接。

作为本实用新型一种基于CMOS图像传感器的楼宇视频采集监控系统的进一步优选方案，所述FPGA模块采用Xilinx公司Spartan6系列芯片XC6SLX45。

作为本实用新型一种基于CMOS图像传感器的楼宇视频采集监控系统的进一步优选方案，所述数据缓存模块选用Micron公司4Gbit容量DDR3-SDRAM存储芯片MT41J256M16HA-125作为缓存介质。

作为本实用新型一种基于CMOS图像传感器的楼宇视频采集监控系统的进一步优选方案，所述HDMI接口模块选用SiI9134作为HDMI输出接口芯片。

作为本实用新型一种基于CMOS图像传感器的楼宇视频采集监控系统的进一步优选方案，所述远程监控终端包含数据收发模块、主控模块、LCD显示模块、存储器模块和供电模块，所述数据收发模块、LCD显示模块、存储器模块和供电模块分别与主控模块连接。

本实用新型采用以上技术方案与现有技术相比，具有以下技术效果：

1、本实用新型公开一种基于CMOS图像传感器的楼宇视频采集监控系统，系统以OminiVision公司的500万像素级别CMOS图像传感器OV5640为前端采集摄像头，利用无线网的远程传输及覆盖，以Xilinx公司Spartan6系列FPGA作为主控芯片，以4Gbit容量 DDR3-SDRAM作为缓存芯片，实现视频数据的高效缓存；同时以SilionImage公司的SiI9134 为HDMI芯片，能有效支持全高清视频；

2、本实用新型提出了一种基于CMOS图像传感器的楼宇视频采集监控系统，通过阵列式视频传感器以及信号调理电路，能实时精确的获取楼宇内的视频，系统能够稳定采集显示全高清视频，显示质量高且无拖影现象，该系统可应用于军用监控系统、民用多媒体系统以及医学等领域；

3、本实用新型信号处理模块包含放大电路和双运放带通滤波器，所述放大电路由OPA277 运算放大器及电阻电容组成，所述双运带通滤波器由2个OPA277运算放大器组成。信号调理电路包括放大电路和双运放带通滤波器，将阵列式传感器采取的的数据进行放大和滤波处理后输入到信号转换电路，大大减小测量中的信号噪声以及信号的损耗，其中放大电路部分由 OPA277运算放大器及电阻电容组成的放大电路，该电路是典型的差分放大电路，同时，C3和 R6，C4与R7组成低通滤波器，由两个OPA277运算放大器组成双运放带通滤波器，本设计的带通滤波器Q值和中心频率可调，调节R9可以调节电路的谐振频率，调节R8可以调节电路的Q值。

附图说明

图1是本发明的整体系统结构示意图；

图2是本发明视频采集终端的结构原理图；

图3是本发明信号处理模块的电路图；

图4是本发明远程监控终端的结构原理图。

具体实施方式

下面结合附图对本实用新型的技术方案做进一步的详细说明：

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

一种基于CMOS图像传感器的楼宇视频采集监控系统，如图1所示，包含远程监控终端、路由器节点，以及多个用于视频采集的视频采集终端，所述视频采集终端通过路由器节点连接远程监控终端。如图2所示，所述视频采集终端包含CMOS图像传感器阵列、多路复用开关、信号处理模块、FPGA模块、HDMI接口芯片控制单元、HDMI接口电路、DDR3-SDRAM 缓存控制单元、数据缓存模块、数据传输模块、时钟模块和电源模块；所述CMOS图像传感器阵列依次经过多路复用开关、信号处理模块连接FPGA模块，所述FPGA模块通过HDMI 接口芯片控制单元连接HDMI接口电路，所述所述FPGA模块通过DDR3-SDRAM缓存控制单元连接数据缓存模块，所述数据传输模块、时钟模块和电源模块分别与FPGA模块连接。所述多路复用开关型号为AMC4601。所述视频采集终端还包含下载电路和配置SPI Flash电路，所述下载电路和配置SPI Flash电路分别与FPGA模块连接。

本实用新型公开一种基于CMOS图像传感器的楼宇视频采集监控系统，系统以OminiVision公司的500万像素级别CMOS图像传感器OV5640为前端采集摄像头，利用无线网的远程传输及覆盖，以Xilinx公司Spartan6系列FPGA作为主控芯片，以4 Gbit容量 DDR3-SDRAM作为缓存芯片，实现视频数据的高效缓存；同时以Silion Image公司的SiI9134 为HDMI芯片，能有效支持全高清视频；

本实用新型提出了一种基于CMOS图像传感器的楼宇视频采集监控系统，通过阵列式视频传感器以及信号调理电路，能实时精确的获取楼宇内的视频，系统能够稳定采集显示全高清视频，显示质量高且无拖影现象，该系统可应用于军用监控系统、民用多媒体系统以及医学等领

具体实施例如下：该系统主要包括视频采集模块、FPGA模块、数据缓存模块和HDMI接口电路。视频采集模块提供全高清视频数据源，在其开始采集之前需要FPGA主控模块通过 SCCB(Serial Camera ControlBus)总线将摄像头配置信息发送到摄像头中的寄存器；FPGA 主控模块是此系统的控制核心，其控制着摄像头、DDR3-SDRAM、HDMI接口芯片以及视频数据流；数据缓存模块以一块4Gbit容量的DDR3-SDRAM作为缓存介质，能有效解决高速大容量数据的缓存问题；HDMI接口电路主要包含一块HDMI接口芯片，其作用是实现视频数据的并串转换；最后，串行视频数据通过HDMI传输线传输到支持HDMI接口的显示器上，就能实时显示全高清视频图像。

2.1 视频采集模块

所述CMOS图像传感器阵列由2*2个CMOS图像传感器构成，所述CMOS图像传感器选用 OmniVision公司OV5640摄像头，其为500万像素级别CMOS图像传感器，支持分辨率可达2K 级别，能输出多种图像格式数据，且支持多种自适应调节功能。此CMOS图像传感器支持DVP 和MIPI两种数据接口，本系统中选择DVP接口。在主控模块获取数据之前需要通过SCCB总线将传感器寄存器信息配置给传感器。本系统中CMOS图像传感器图像数据输出格式配置为 RGB24，视频分辨率配置为1 920×1 080(全高清)，视频帧率配置为30f/s，此模块还包括数字和模拟供电电路。

2.2 FPGA主控模块

系统控制核心选用的芯片是Xilinx公司Spartan6系列芯片XC6SLX45，第六代Spartan 系列产品Spartan6 FPGA基于公认的低功耗45nm、9-金属铜层、双栅极氧化层工艺技术，提供了高级功耗管理技术、150 000个逻辑单元、硬核DRAM存储器以及多种IP等，是Xlinx 公司应用最为广泛、技术非常成熟的一个FPGA系列。FPGA主控模块主要完成摄像头的配置及视频数据获取、DDR3-SDRAM数据的存取以及HDMI接口芯片的配置以及视频数据发送，其硬件电路还包括供电电路、复位电路、晶振电路、下载电路和配置SPI Flash电路。

2.3 数据缓存模块

为了解决高速大容量视频数据的缓存问题，此系统选用Micron公司4 Gbit容量DDR3-SDRAM存储芯片MT41J256M16HA-125作为缓存介质。A0～A14为地址总线，B0～B3为Bank 地址，FPGA通过控制地址总线和Bank地址就能控制数据在DDR3-SDRAM中的存储位置；D0～ D15为数据总线，与FPGA并行连接；CLK-N和CLK-P为差分时钟输入端口，本系统中设定时钟频率为312.5MHz；FPGA通过列地址选择信号(CAS)、行地址选择信号(RAS)、写使能信号(WE) 对DDR3-SDRAM进行读写控制，通过控制ODT使能片内电阻优化性能来防止数据线中断反射； DQS为DDR3-SDRAM与控制器之间的同步信号，其为双向信号，当写入数据时，其由控制器发出，当读取数据时，其由存储器发出；DM为数据屏蔽信号。由于Spartan6系列FPAG只有Bank1 和Bank3有MCB硬核，在本系统中选择FPGA中Bank3与DDR3-SDRAM连接，端口电压标准为 1.5V，且在FPAG UCF中，需要设定IO标准为SSTL15_II。

2.4 HDMI接口模块

本系统中选用SiI9134作为HDMI输出接口芯片，其和FPAG的硬件连接关系如图3所示。在芯片工作之前，需要通过I2C(SCL、SDA)总线将寄存器信息配置到芯片里，配置过程中频率为100kHz，数据输入格式配置为RGB24，视频输出分辨率配置为1 920×1 080；CLK为视频数据同步时钟，此芯片1080p视频格式的时钟为148.5MHz，DE为数据有效信号，高电平有效；HS、VS分别为行同步信号和场同步信号；D[23:0]为RGB24数据输入总线，从上到下依次为R、G、B分量数据总线，为了支持其他视频数据格式，SiI9134的总线宽度为36 bit，此系统中只使用24bit，其余的数据总线引脚接地；SiI9134支持多种数字音频信号输入接口，包括S/PDIF、I2S等，本系统中不使用音频接口。RGB24格式视频数据经SiI9134编码后，转换成串行数据后通过连接器和传输线将数据发送给显示器，最终显示出全高清视频。

3控制逻辑设计

本系统控制逻辑设计中，包括OV5640配置及视频数据获取逻辑、DDR3-SDRAM数据存取控制逻辑、SiI9134配置及视频数据发送逻辑。系统通过DVP口接收RGB24格式的视频数据，然后将视频数据分区域存入DDR3-SDRAM中，再将视频数据从中读出发送给HDMI接口芯片供显示屏显示。上电后系统先进行复位操作，然后进入初始化状态，系统给OV5640和SiI9134 发送配置信息，DDR3-SDRAM也开始进入初始化和校验过程。所有初始化工作完成后，系统判断OV5640是否配置结束，如果配置结束，系统将获取视频数据，并将其存入DDR3-SDRAM中。当缓存区有数据且SiI9134配置结束后，系统将缓存区的视频数据读出发送给SiI9134。

3.1 视频采集控制部分

OV5640对上电的时序有一定的要求，所以满足此上电时序的模块是必不可少的，完成初始化后，先确定OV5640的工作模式，通过SCCB总线就能完成，此系统中配置了303个寄存器；待OV5640配置完成和DDR3-SDRAM初始化和校准完成后，就可获取视频数据；控制OV5640 需要先提供一个系统时钟XVCLK，为192MHz，然后识别像素输出时钟(PCLK)、场同步信号(VSYNC)、行同步信号(HREF)来获取数据。场同步信号下降沿表示一帧数据的开始，行同步信号为高电平时为有效数据输出，在场同步信号低电平之间，行同步信号会出现1 080次高电平，代表一帧数据有1 080行数据；在行同步信号处于高电平期间会持续1 920个像素输出时钟，代表每一行有1 920个像素点。

3.2 DDR3-SDRAM缓存控制部分

DDR3-SDRAM数据的存取使用了Spartan6系列FPGA提供的MIG IP核，同时也需要MCB 硬核与外部的SDRAM芯片进行数据交换。在Xilinx编译环境ISE中生成SDRAM控制器后，就可运用MIG IP核用户接口进行数据存取，本系统中MIG IP核配置成两个位宽为64 bit的双向端口，一个端口用于写数据，一个端口用于读数据。在MIG IP核的前端和后端分别加入一个写数据FIFO和读数据FIFO，对于调用此缓存模块的逻辑来说，就相当于一个大容量的FIFO。在MIG IP核内部，采用乒乓操作的方式来提高缓存效率，在缓存的过程中，将4 Gbit容量的存储区域分为N个区域，每个区域的容量为一帧视频数据的容量，在写入过程中，先将数据写入第1区域，第1区域写满后开始写下一区域(为第2区域，写下一区域时确保该区域数据为空)，此时就可以读取第1区域的数据，第1区域读完再读下一区域(为第2区域，在读下一区域时确保该区域数据已满)数据，依此顺序循环读写，完成乒乓操作。这种缓存方式可极大提高视频数据缓存效率，有效解决高速大容量数据的缓存问题，一帧视频数据连续且不会出现数据交叉的情况(地址不会交叉)，避免了视频显示的拖影现象。

3.3 HDMI接口控制部分

在HDMI工作之前，需要通过I2C总线给寄存器配置数据，数据格式配置为RGB24，分辨率为1 920×1 080，视频帧率为30f/s。配置完成后，缓存区一数据满时，就可读取视频数据按照特定时序发送给SiI9134，SiI9134数据发送时序，行同步信号的下降沿代表一帧视频数据的开始，上升沿代表一帧数据的结束，当一行数据发送完后开始发送下一行数据，当一帧数据最后一行发送完成后再发送下一帧画面的第一行数据。以此重复循环发送数据，DE为数据有效信号，高电平有效。

如图4所示，所述远程监控终端包含数据收发模块、主控模块、LCD显示模块、存储器模块和供电模块，所述数据收发模块、LCD显示模块、存储器模块和供电模块分别与主控模块连接。

如图3所示，所述信号处理模块包含放大电路和双运放带通滤波器，所述放大电路由 OPA277运算放大器及电阻电容组成，所述双运带通滤波器由2个OPA277运算放大器组成；具体包含第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻、第八电阻、第九电阻、第一电容、第二电容、第三电容、第四电容、第一运算放大器、第二运算放大器、第三运算放大器，其中，信号输入-IN端连接第一电阻的一端，第一电阻的另一端分别连接第一电容的一端、第三电阻的一端和第一运算放大器的负输入端，第一电容的另一端分别连接第三电阻的另一端、第一运算放大器的输出端，信号输入+IN端连接第二电阻的一端，第二电阻的另一端分别连接第一运算放大器的正输入端、第四电阻的一端、第二电容的一端，第二电容的另一端连接第四电阻的另一端并接地，第一运算放大器的输出端连接第五电阻的一端，第五电阻的另一端连接第二运算放大器的正输入端，第二运算放大器的负输入端连接第三运算放大器的负输入端，第三运算放大器的正输入端分别连接第八电阻的一端、第九电阻的一端，第九电阻的另一端接地，第八电阻的另一端分别连接第七电阻的一端和第第二运算放大器的输出脚，第七电阻的另一端连接第四电容的一端，第四电容的另一端分别连接第九电阻的一端，第九电阻的另一端连接第三电容的一端，第三电容的另一端接地。

本实用新型信号处理模块包含放大电路和双运放带通滤波器，所述放大电路由OPA277运算放大器及电阻电容组成，所述双运带通滤波器由2个OPA277运算放大器组成。信号调理电路包括放大电路和双运放带通滤波器，将阵列式传感器采取的的数据进行放大和滤波处理后输入到信号转换电路，大大减小测量中的信号噪声以及信号的损耗，其中放大电路部分由 OPA277运算放大器及电阻电容组成的放大电路，该电路是典型的差分放大电路，同时，C3和 R6，C4与R7组成低通滤波器，由两个OPA277运算放大器组成双运放带通滤波器，本设计的带通滤波器Q值和中心频率可调，调节R9可以调节电路的谐振频率，调节R8可以调节电路的Q值。

最后应说明的几点是：首先，在本申请的描述中，需要说明的是，除非另有规定和限定，术语“安装”、“相连”、“连接”应做广义理解，可以是机械连接或电连接，也可以是两个元件内部的连通，可以是直接相连，“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变，则相对位置关系可能发生改变；

其次：本实用新型公开实施例附图中，只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计，在不冲突情况下，本实用新型同一实施例及不同实施例可以相互组合；最后：以上所述仅为本实用新型的优选实施例而已，并不用于限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (9)

1.一种基于CMOS图像传感器的楼宇视频采集监控系统，其特征在于：包含远程监控终端、路由器节点，以及多个用于视频采集的视频采集终端，所述视频采集终端通过路由器节点连接远程监控终端，所述视频采集终端包含CMOS图像传感器阵列、多路复用开关、信号处理模块、FPGA模块、HDMI接口芯片控制单元、HDMI接口电路、DDR3-SDRAM缓存控制单元、数据缓存模块、数据传输模块、时钟模块和电源模块；所述CMOS图像传感器阵列依次经过多路复用开关、信号处理模块连接FPGA模块，所述FPGA模块通过HDMI接口芯片控制单元连接HDMI接口电路，所述FPGA模块通过DDR3-SDRAM缓存控制单元连接数据缓存模块，所述数据传输模块、时钟模块和电源模块分别与FPGA模块连接。

2.根据权利要求1所述的一种基于CMOS图像传感器的楼宇视频采集监控系统，其特征在于：所述CMOS图像传感器阵列由2*2个CMOS图像传感器构成，所述CMOS图像传感器选用OmniVision公司OV5640摄像头，其为500万像素级别CMOS图像传感器，支持分辨率可达2K级别，能输出多种图像格式数据。

3.根据权利要求1所述的一种基于CMOS图像传感器的楼宇视频采集监控系统，其特征在于：所述信号处理模块包含放大电路和双运放带通滤波器，所述放大电路由OPA277运算放大器及电阻电容组成，所述双运带通滤波器由2个OPA277运算放大器组成；具体包含第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻、第八电阻、第九电阻、第一电容、第二电容、第三电容、第四电容、第一运算放大器、第二运算放大器、第三运算放大器，其中，信号输入-IN端连接第一电阻的一端，第一电阻的另一端分别连接第一电容的一端、第三电阻的一端和第一运算放大器的负输入端，第一电容的另一端分别连接第三电阻的另一端、第一运算放大器的输出端，信号输入+IN端连接第二电阻的一端，第二电阻的另一端分别连接第一运算放大器的正输入端、第四电阻的一端、第二电容的一端，第二电容的另一端连接第四电阻的另一端并接地，第一运算放大器的输出端连接第五电阻的一端，第五电阻的另一端连接第二运算放大器的正输入端，第二运算放大器的负输入端连接第三运算放大器的负输入端，第三运算放大器的正输入端分别连接第八电阻的一端、第九电阻的一端，第九电阻的另一端接地，第八电阻的另一端分别连接第七电阻的一端和第第二运算放大器的输出脚，第七电阻的另一端连接第四电容的一端，第四电容的另一端分别连接第九电阻的一端，第九电阻的另一端连接第三电容的一端，第三电容的另一端接地。

4.根据权利要求1所述的一种基于CMOS图像传感器的楼宇视频采集监控系统，其特征在于：所述多路复用开关型号为AMC4601。

5.根据权利要求1所述的一种基于CMOS图像传感器的楼宇视频采集监控系统，其特征在于：所述视频采集终端还包含下载电路和配置SPI Flash电路，所述下载电路和配置SPIFlash 电路分别与FPGA模块连接。

6.根据权利要求1所述的一种基于CMOS图像传感器的楼宇视频采集监控系统，其特征在于：所述FPGA模块采用Xilinx公司Spartan6系列芯片XC6SLX45。

7.根据权利要求1所述的一种基于CMOS图像传感器的楼宇视频采集监控系统，其特征在于：所述数据缓存模块选用Micron公司4Gbit容量DDR3-SDRAM存储芯片MT41J256M16HA-125作为缓存介质。

8.根据权利要求1所述的一种基于CMOS图像传感器的楼宇视频采集监控系统，其特征在于：所述HDMI接口模块选用SiI9134作为HDMI输出接口芯片。

9.根据权利要求1所述的一种基于CMOS图像传感器的楼宇视频采集监控系统，其特征在于：所述远程监控终端包含数据收发模块、主控模块、LCD显示模块、存储器模块和供电模块，所述数据收发模块、LCD显示模块、存储器模块和供电模块分别与主控模块连接。

Images