CN116313827A - Fcbga玻璃芯板、封装基板及其制备方法 - Google Patents

Fcbga玻璃芯板、封装基板及其制备方法 Download PDF

Info

Publication number
CN116313827A
CN116313827A CN202310306794.3A CN202310306794A CN116313827A CN 116313827 A CN116313827 A CN 116313827A CN 202310306794 A CN202310306794 A CN 202310306794A CN 116313827 A CN116313827 A CN 116313827A
Authority
CN
China
Prior art keywords
glass
layer
glass substrate
fcbga
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310306794.3A
Other languages
English (en)
Inventor
汤加苗
颜国秋
刘青林
杨威
王建彬
付海涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Meadville Science and Technology Co Ltd
Original Assignee
Shanghai Meadville Science and Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Meadville Science and Technology Co Ltd filed Critical Shanghai Meadville Science and Technology Co Ltd
Priority to CN202310306794.3A priority Critical patent/CN116313827A/zh
Publication of CN116313827A publication Critical patent/CN116313827A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明提供一种FCBGA玻璃芯板、封装基板及其制备方法，玻璃芯板的制备方法包括：提供玻璃基板，玻璃基板为无碱玻璃、碱性玻璃、三氧化二铝玻璃、高硼硅玻璃及石英玻璃中的一种，热膨胀系数介于1ppm/℃～10ppm/℃之间，导热系数介于1W/m·K～5W/m·K之间，对玻璃基板进行热处理；形成贯穿玻璃基板的互联孔；图形化玻璃基板，以于玻璃基板的相对两面形成与金属互联导电层对应的凹槽；形成填充满凹槽及互联孔的金属互联导电层。采用本发明的FCBGA玻璃芯板的制备方法制备的封装基板具有尺寸稳定性好、翘曲变形小、可靠性高、导热性好、强度高、提高基板的共面性、提升产品良率、为后续元器件或者芯片的贴装提供良好环境、降低产品对材料选择和图形设计难度、降低生产成本的优点。

Description

FCBGA玻璃芯板、封装基板及其制备方法
技术领域
本发明涉及半导体集成电路技术领域，特别是涉及一种FCBGA玻璃芯板、封装基板及其制备方法。
背景技术
倒装芯片球栅格阵列封装，简称FCBGA(Flip Chip Ball Grid Array)，是目前高端芯片封装的主要方式。封装基板作为芯片与印制电路板之间的连接机构，随着电子行业的高速发展，芯片的I/O数量急剧增加，其线路的精细程度也越来越高；另外，随着异构集成方案的高速发展，封装基板尤其是FCBGA封装基板上可以同时贴装多颗芯片，或者封装基板内做内埋芯片，形成2D，2.5D或3D的封装。
目前，封装基板具有多层结构，在封装基板生产的过程中，由于各层材料热膨胀系数不同，经过热过程压合后，封装基板容易发生翘曲的问题。过大的基板翘曲通常会导致封装时基板与芯片或者电路板上的焊点接触不良，或者波峰焊时基板有些焊盘接触不到焊锡而焊不上锡等问题，严重影响产品的可靠性。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种FCBGA玻璃芯板、封装基板及其制备方法，用于解决现有技术中FCBGA封装基板容易发生翘曲等的问题。
为实现上述目的及其他相关目的，本发明提供一种FCBGA玻璃芯板的制备方法，所述制备方法包括：
提供玻璃基板，所述玻璃基板为无碱玻璃、碱性玻璃、三氧化二铝玻璃、高硼硅玻璃以及石英玻璃中的一种，其热膨胀系数介于1ppm/℃～10ppm/℃之间，包括端点值，导热系数介于1W/m·K～5W/m·K之间，包括端点值，且对所述玻璃基板进行热处理，以对所述玻璃基板去应力；
形成贯穿所述玻璃基板的互联孔；
图形化所述玻璃基板，以于所述玻璃基板的相对两面形成与金属互联导电层对应的凹槽，所述凹槽包括线路凹槽及焊盘凹槽；
形成填充满所述凹槽及所述互联孔的金属互联导电层，所述金属互联导电层包括金属种子层及金属互联层。
可选地，所述玻璃基板的厚度介于0.15mm～3mm之间，包括端点值。
可选地，所述玻璃基板的横截面形状为矩形、方形或圆形。
可选地，采用激光诱导蚀刻成孔的方法形成所述互联孔。
可选地，形成所述金属互联导电层之前还包括：对所述玻璃基板裸露的表面进行粗化处理，以提高粗糙度。
可选地，所述凹槽的横截面形状为矩形、梯形、半圆形或半椭圆形。
可选地，采用电子束真空镀膜工艺形成所述金属种子层，镀膜方式为双面镀膜。
可选地，形成所述金属互联导电层的方法包括：
于所述玻璃基板相对两面及所述互联孔表面形成金属种子材料层；
于所述金属种子材料层表面形成金属互联材料层，所述金属互联材料层填充满所述凹槽及所述互联孔；
减薄所述金属互联材料层及所述金属种子材料层至裸露出所述玻璃基板的相对两面，剩余的所述金属互联材料层成为所述金属互联层，剩余的所述金属种子材料层成为所述金属种子层。
可选地，采用深度反应离子蚀刻的方法形成所述凹槽。
本发明还提供一种FCBGA封装基板的制备方法，所述制备方法包括：
提供采用如上任意一项所述的FCBGA玻璃芯板的制备方法制备得到的玻璃芯板；
采用压合法，于所述玻璃芯板的相对两面形成介电层；
图形化所述介电层，形成贯穿所述介电层的盲孔；
基于所述盲孔形成与所述玻璃芯板电连接的图形化的线路连接层；
重复进行所述介电层及所述线路连接层的步骤，直至完成所需的叠板层数以形成所述FCBGA封装基板。
可选地，形成所需的叠板层数以后还包括：于所得结构的表面依次制备阻焊层及表面处理层步骤，及于所述表面处理层的所需区域制备焊球的步骤。
本发明还提供一种FCBGA玻璃芯板，所述玻璃芯板采用如上任意一项所述的FCBGA玻璃芯板的制备方法制备得到，包括：玻璃基板及金属互联导电层；其中，
所述玻璃基板为无碱玻璃、碱性玻璃、三氧化二铝玻璃、高硼硅玻璃以及石英玻璃中的一种，其热膨胀系数介于1ppm/℃～10ppm/℃之间，包括端点值，导热系数介于1W/m·K～5W/m·K之间，包括端点值，且对所述玻璃基板进行热处理，以对所述玻璃基板去应力；
所述玻璃基板设置有贯穿所述玻璃基板的互联孔，并在所述玻璃基板的相对两面形成有与所述金属互联导电层对应的凹槽，所述凹槽包括线路凹槽及焊盘凹槽；
所述金属互联导电层填充满所述凹槽及所述互联孔，所述金属互联导电层包括金属种子层及金属互联层。
本发明还提供一种FCBGA封装基板，所述封装基板包括：如上所述的FCBGA玻璃芯板及至少一层叠板；其中，
所述叠板包括介电层及线路连接层，所述介电层中形成有贯穿所述介电层的盲孔，所述线路连接层填充所述盲孔并延伸至所述介电层的表面一部分；
所述叠板的所述线路连接层与所述玻璃芯板的金属互联层连接。
如上所述，本发明的FCBGA玻璃芯板、封装基板及其制备方法，采用本发明的FCBGA玻璃芯板的制备方法制备的FCBGA封装基板具有尺寸稳定性好、翘曲变形小、可靠性高、导热性好、强度高、提高基板的共面性、提升产品良率、为后续元器件或者芯片的贴装提供良好的环境、降低产品对材料选择和图形设计的难度、降低生产成本的优点。
附图说明
图1显示为本发明的FCBGA玻璃芯板的制备方法中玻璃基板的结构示意图。
图2显示为本发明的FCBGA玻璃芯板的制备方法中形成互联孔后的结构示意图。
图3显示为本发明的FCBGA玻璃芯板的制备方法中形成凹槽后的结构示意图。
图4显示为本发明的FCBGA玻璃芯板的制备方法中形成金属种子材料层后的结构示意图。
图5显示为本发明的FCBGA玻璃芯板的制备方法中形成金属互联材料层后的结构示意图。
图6显示为本发明的FCBGA玻璃芯板的制备方法中形成FCBGA玻璃芯板后的结构示意图。
图7显示为本发明的FCBGA封装基本的制备方法中图形化介电层形成盲孔后的结构示意图。
图8显示为本发明的FCBGA封装基本的制备方法中形成一层线路连接层后的结构示意图。
图9显示为本发明的FCBGA封装基本的制备方法中形成所需层数的线路连接层后的结构示意图。
图10显示为本发明的FCBGA封装基本的制备方法中形成阻焊层及表面处理层后的结构示意图。
元件标号说明
100 玻璃芯板
101 玻璃基板
102 互联孔
103 凹槽
104 金属互连导电层
105 金属种子层
106 金属互联层
107 金属种子材料层
108 金属互联材料层
201 介电层
202 盲孔
203 线路连接层
204 阻焊层
205 表面处理层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。本文使用的“介于……之间”表示包括两端点值。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
请参阅图1至图10。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本实施例提供一种FCBGA玻璃芯板的制备方法，所述制备方法包括：
S1：提供玻璃基板，所述玻璃基板为无碱玻璃、碱性玻璃、三氧化二铝玻璃、高硼硅玻璃以及石英玻璃中的一种，其热膨胀系数介于1ppm/℃～10ppm/℃之间，包括端点值，导热系数介于1W/m·K～5W/m·K之间，包括端点值，且对所述玻璃基板进行热处理，以对所述玻璃基板去应力；
S2：形成贯穿所述玻璃基板的互联孔；
S3：图形化所述玻璃基板，以于所述玻璃基板的相对两面形成与金属互联导电层对应的凹槽，所述凹槽包括线路凹槽及焊盘凹槽；
S4：形成填充满所述凹槽及所述互联孔的金属互联导电层，所述金属互联导电层包括金属种子层及金属互联层。
采用本实施例的FCBGA玻璃芯板的制备方法制备的FCBGA封装基板具有尺寸稳定性好、翘曲变形小、可靠性高、导热性好、强度高、提高基板的共面性、提升产品良率、为后续元器件或者芯片的贴装提供良好的环境、降低产品对材料选择和图形设计的难度、降低生产成本的优点。具体地，首先，本实施例采用玻璃基板作为玻璃芯板的芯层，玻璃是一种尺寸高稳定性的材料，表现在：1、热膨胀系数很低，尤其本实施例中采用热膨胀系数介于1ppm/℃～10ppm/℃之间的玻璃，非常接近元组件的热膨胀系数2ppm/℃～4ppm/℃；2、尺寸的湿度系数为“0”，不受湿度的影响；3、玻璃还具有玻璃化转变温度很高(Tg大约为800℃左右)，可以在很大的工作范围内稳定工作，从而使采用玻璃制备的FCBGA封装基板具有尺寸稳定性好、翘曲变形小及可靠性高的优势。其次，本实施例的玻璃基板为无碱玻璃、碱性玻璃、三氧化二铝玻璃、高硼硅玻璃以及石英玻璃中的一种，其导热性能好，玻璃基板的导热系数介于1W/m·K～5W/m·K之间，从而整体上提升了后续形成的FCBGA封装基板的导热性。再者，本实施例的玻璃基板在封装层压之前先进行热处理过程，即将玻璃加热到玻璃化温度以上，保温后用急剧冷风“钢化”处理，接着在比钢化温度低很多的恒温炉中保温一定时间，最后冷却，以达到去应力“均质”处理，该热处理去应力的过程可有效提高玻璃的抗弯曲强度和抗冲击强度，最终提升FCBGA封装基板的耐冲击强度，达到提升强度的效果。第四，本实施例制备的FCBGA玻璃芯板，通过将金属互连导线层铺设于玻璃基板中，达到金属互连导线层与玻璃基板表面共面，可有效提高后续叠板工艺的精度，提升封装基板的良率，同时为后续元器件或者芯片的贴装提供良好的环境，降低产品对材料选择和图形设计的难度达到降低生产成本的效果。
下面结合详细附图，对本实施例的FCBGA玻璃芯板的制备方法进行详细说明。
如图1所示，首先进行步骤S1，提供玻璃基板101，所述玻璃基板101为无碱玻璃、碱性玻璃、三氧化二铝玻璃、高硼硅玻璃以及石英玻璃中的一种，其热膨胀系数介于1ppm/℃～10ppm/℃之间，1导热系数介于1W/m·K～5W/m·K之间，且对所述玻璃基板101进行热处理，以对所述玻璃基板去应力。
这里需要说明的是，本实施例中对于数据介于……之间，是包括端点值的，例如介于1ppm/℃～10ppm/℃之间，包括1ppm/℃及10ppm/℃。
作为示例，所述玻璃基板101的热膨胀系数介于1ppm/℃～10ppm/℃之间，例如可以为2ppm/℃、4ppm/℃、6ppm/℃、8ppm/℃等等。所述玻璃基板101的导热系数介于1W/m·K～5W/m·K之间，例如可以为2W/m·K、3W/m·K、4W/m·K等等。
作为示例，所述玻璃基板101的优势，使所述玻璃基板101的厚度满足目前常用的芯板厚度要求，甚至可以更薄，一般介于0.15mm～3mm之间，包括端点值，例如可以为0.2mm、0.3mm、0.4mm、0.5mm、0.6mm、0.7mm、0.8mm、0.9mm、1mm、2mm、3mm等等。
作为示例，对所述玻璃基板101进行热处理的过程为：先将玻璃加热到玻璃化温度以上；保温后用急剧冷风“钢化”处理；接着在比钢化温度低很多的恒温炉中保温一定时间；最后冷却，达到去应力“均质”的效果。
作为示例，由于后续形成的金属互连导电层是形成于玻璃基板101中的，所以对于玻璃基板101的形状不会产生限制，例如所述玻璃基板101的横截面形状可以为矩形、方形或者圆形等等，降低产品对图形设计的难度。
如图2所示，然后进行步骤S2，形成贯穿所述玻璃基板101的互联孔102。
作为示例，不限制形成所述互联孔102的方法，可以为激光诱导刻蚀法、电化学法、激光烧蚀法、等离子刻蚀法、聚焦放电法、光敏玻璃法、喷砂法。本实施例中优选采用激光诱导蚀刻成孔的方法形成所述互联孔102，形成的互联孔102的截面形状如图2中的类X型。
如图3所示，接着进行步骤S3，图形化所述玻璃基板101，以于所述玻璃基板101的相对两面形成与金属互联导电层对应的凹槽103，所述凹槽103包括线路凹槽及焊盘凹槽。
这里需要说明的是所述凹槽103为盲槽，其深度大小根据实际需要进行选择，在此不做过分限制。且所述凹槽103的尺寸，形状等参数根据实际电路需要进行设置，在此不做限制。
作为示例，不限制所述凹槽103的横截面形状，例如可以为矩形、梯形、半圆形或半椭圆形等等。
作为一较佳示例，基于所述玻璃基板101上述的诸多优势，可以采用深度反应离子蚀刻或激光刻蚀等方法形成所述凹槽103，以提高凹槽103的保形性及精度且易于清洗。本实施例中优选采用深度反应离子蚀刻的方法制备所述凹槽103，在深度反应离子蚀刻之前要在玻璃基板101面上贴光刻胶，然后曝光、显影，暴露出需要蚀刻的区域，之后深度反应离子蚀刻制备所述凹槽103。
如图6所示，最后进行步骤S4，形成填充满所述凹槽103及所述互联孔102的金属互联导电层104，所述金属互联导电层104包括金属种子层105及金属互联层106，从而形成玻璃芯板100。经过本步骤后形成了与玻璃基板101共面的金属互连导电层104，由于玻璃芯板100为共面结构，可有效降低后续制备叠板时对材料的选择，实现保质的同时降低成本的效果。
作为一较佳示例，形成所述金属互联导电层104之前还包括，对所述玻璃基板101裸露的表面进行粗化处理，以提高粗糙度。这里玻璃基板101裸露的表面指的是整个玻璃基板101暴露的表面，包括凹槽103的表面及互联孔102的表面以及其他玻璃基板101裸露的表面。粗化处理，是粗糙度提高，可使生长的金属种子层105与玻璃基板101的粘接效果更加，降低两者之间的界面解离问题，提高金属互连导电层104与玻璃基板101之间的粘合牢固性，同时由于玻璃基板101的热膨胀系数很低，且与金属互连导电层104的热膨胀系数接近，所以形成的共面玻璃芯板尺寸稳定性好，翘曲变形小。
作为一较佳示例，采用电子束真空镀膜工艺形成所述金属种子层105，镀膜方式为双面镀膜。
如图4至图6所示，作为一具体示例，形成所述金属互联导电层104的方法包括：
如图4所示，于所述玻璃基板101相对两面及所述互联孔102表面形成金属种子材料层107，所述金属种子材料层的材料可以选择为钛；
如图5所示，于所述金属种子材料层107表面形成金属互联材料层108，所述金属互联材料层108填充满所述凹槽103及所述互联孔102，所述金属互联材料层108的材料可以选择为铜；
如图6所示，减薄所述金属互联材料层108及所述金属种子材料层107至裸露出所述玻璃基板101的相对两面，剩余的所述金属互联材料层108成为所述金属互联层106，剩余的所述金属种子材料层107成为所述金属种子层105，可以采用化学机械研磨工艺(简称CMP工艺)减薄所述金属互联材料层108及所述金属种子材料层107。
基于上述制备FCBGA玻璃芯板100的制备方法，本实施例还提供一种FCBGA封装基板的制备方法。下面结合具体附图，对该FCBGA封装基板的制备方法进行说明。
如图6所示，首先进行步骤S1，提供采用如上所述的FCBGA玻璃芯板的制备方法制备得到的玻璃芯板100。
如图7所示，然后进行步骤S2，采用压合法，于所述玻璃芯板100的相对两面形成介电层201，并对其进行图形化，形成贯穿所述介电层201的盲孔202。
作为示例，所述介电层201可采用热分解温度在340度以上的具有感光性能的绝缘介电材料，本实施例中，所述介电层201采用介电损耗系数小于3.5，介电常数小于4.0的光敏材料，但所述介电层201的种类并非局限于此，可根据具体需要进行选择，此处不作过分限制。
作为示例，所述压合法可采用如真空压合的方法，以于所述封装芯板100的相对两面形成具有良好结合力的所述介电层201，关于所述介电层201的厚度此处不作过分限制。
如图8所示，然后进行步骤S3，基于所述盲孔202形成与所述玻璃芯板100电连接的图形化的线路连接层203。
作为示例，所述线路连接层203包括种子层及金属层。所述种子层可包括采用化学镀形成的铜种子层或采用溅射法形成的钛/铜种子叠层，具体根据需要进行选择；然后于所述种子层的上进行感光层的制备，并对所述感光层进行曝光、显影；接着电镀所述金属层形成所述的线路；最后去除所述感光层及相应的种子层，从而得到最终的线路连接层203。其中，所述感光层可以为干膜，也可以为湿膜，干膜感光层的涂覆方式为：层压或真空压膜，湿膜感光层的涂覆方式为：旋涂或喷涂或刮涂或卷对卷辊涂；所述感光层的厚度介于1μm～100μm之间，包括端点值。
如图9所示，接着进行步骤S3，重复进行所述介电层201及所述线路连接层203的步骤，直至完成所需的叠板层数以形成所述FCBGA封装基板。如图9中在FCBGA封装芯板100的两面分别形成了四层所述线路连接层203，这只是一种示例，实际中，所述线路连接层203的层数根据实际需要进行设置，在此不做过分限制。
作为示例，如图10所示，形成所需的叠板层数以后还包括：于所得结构的表面依次制备阻焊层204及表面处理层205的步骤，及于所述表面处理层205的所需区域制备焊球的步骤(图中未示出焊球)。形成所述焊球的方法可以采用丝印锡膏或微小孔植锡球的方法。所述表面处理层205的制作方法为化学镍钯金，其作用在于保护线路连接层203，防止其氧化，同时保持线连接层203的可焊性。
基于上述FCBGA玻璃芯板的制备方法，本实施例还提供一种FCBGA玻璃芯板100，如图6所示，该玻璃芯板100包括：玻璃基板101及金属互联导电层104；其中，
所述玻璃基板101为无碱玻璃、碱性玻璃、三氧化二铝玻璃、高硼硅玻璃以及石英玻璃中的一种，其热膨胀系数介于1ppm/℃～10ppm/℃之间，包括端点值，导热系数介于1W/m·K～5W/m·K之间，包括端点值，且对所述玻璃基板101进行热处理，以对所述玻璃基板101去应力；
所述玻璃基板101设置有贯穿所述玻璃基板101的互联孔102，并在所述玻璃基板101的相对两面形成有与所述金属互联导电层104对应的凹槽103，所述凹槽103包括线路凹槽及焊盘凹槽；
所述金属互联导电层104填充满所述凹槽103及所述互联孔102，所述金属互联导电层104包括金属种子层105及金属互联层106。
基于上述FCBGA封装基板的制备方法，本实施例还提供一种FCBGA封装基板，如图10所示，所述封装基板包括：如上所述的玻璃芯板100及至少一层叠板；其中，
所述叠板包括介电层201及线路连接层203，所述介电层201中形成有贯穿所述介电层201的盲孔202，所述线路连接层203填充所述盲孔202并延伸至所述介电层201的表面一部分；
所述叠板的所述线路连接层203与所述玻璃芯板100的金属互联导电层104连接。
综上所述，本发明提供一种FCBGA玻璃芯板、封装基板及其制备方法，采用本发明的FCBGA玻璃芯板的制备方法制备的FCBGA封装基板具有尺寸稳定性好、翘曲变形小、可靠性高、导热性好、强度高、提高基板的共面性、提升产品良率、为后续元器件或者芯片的贴装提供良好的环境、降低产品对材料选择和图形设计的难度、降低生产成本的优点。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (13)

1.一种FCBGA玻璃芯板的制备方法，其特征在于，所述制备方法包括：
提供玻璃基板，所述玻璃基板为无碱玻璃、碱性玻璃、三氧化二铝玻璃、高硼硅玻璃以及石英玻璃中的一种，其热膨胀系数介于1ppm/℃～10ppm/℃之间，包括端点值，导热系数介于1W/m·K～5W/m·K之间，包括端点值，且对所述玻璃基板进行热处理，以对所述玻璃基板去应力；
形成贯穿所述玻璃基板的互联孔；
图形化所述玻璃基板，以于所述玻璃基板的相对两面形成与金属互联导电层对应的凹槽，所述凹槽包括线路凹槽及焊盘凹槽；
形成填充满所述凹槽及所述互联孔的金属互联导电层，所述金属互联导电层包括金属种子层及金属互联层。
2.根据权利要求1所述的FCBGA玻璃芯板的制备方法，其特征在于：所述玻璃基板的厚度介于0.15mm～3mm之间，包括端点值。
3.根据权利要求1所述的FCBGA玻璃芯板的制备方法，其特征在于：所述玻璃基板的横截面形状为矩形、方形或圆形。
4.根据权利要求1所述的FCBGA玻璃芯板的制备方法，其特征在于：采用激光诱导蚀刻成孔的方法形成所述互联孔。
5.根据权利要求1所述的FCBGA玻璃芯板的制备方法，其特征在于，形成所述金属互联导电层之前还包括：对所述玻璃基板裸露的表面进行粗化处理，以提高粗糙度。
6.根据权利要求1所述的FCBGA玻璃芯板的制备方法，其特征在于：所述凹槽的横截面形状为矩形、梯形、半圆形或半椭圆形。
7.根据权利要求1所述的FCBGA玻璃芯板的制备方法，其特征在于：采用电子束真空镀膜工艺形成所述金属种子层，镀膜方式为双面镀膜。
8.根据权利要求1所述的FCBGA玻璃芯板的制备方法，其特征在于，形成所述金属互联导电层的方法包括：
于所述玻璃基板相对两面及所述互联孔表面形成金属种子材料层；
于所述金属种子材料层表面形成金属互联材料层，所述金属互联材料层填充满所述凹槽及所述互联孔；
减薄所述金属互联材料层及所述金属种子材料层至裸露出所述玻璃基板的相对两面，剩余的所述金属互联材料层成为所述金属互联层，剩余的所述金属种子材料层成为所述金属种子层。
9.根据权利要求1所述的FCBGA玻璃芯板的制备方法，其特征在于：采用深度反应离子蚀刻的方法形成所述凹槽。
10.一种FCBGA封装基板的制备方法，其特征在于，所述制备方法包括：
提供采用如权利要求1～9中任意一项所述的制备方法制备得到的玻璃芯板；
采用压合法，于所述玻璃芯板的相对两面形成介电层；
图形化所述介电层，形成贯穿所述介电层的盲孔；
基于所述盲孔形成与所述玻璃芯板电连接的图形化的线路连接层；
重复进行所述介电层及所述线路连接层的步骤，直至完成所需的叠板层数以形成所述FCBGA封装基板。
11.根据权利要求10所述的FCBGA封装基板的制备方法，其特征在于，形成所需的叠板层数以后还包括：于所得结构的表面依次制备阻焊层及表面处理层步骤，及于所述表面处理层的所需区域制备焊球的步骤。
12.一种FCBGA玻璃芯板，其特征在于，所述玻璃芯板采用如权利要求1～9中任意一项所述的制备方法制备得到，包括：玻璃基板及金属互联导电层；其中，
所述玻璃基板为无碱玻璃、碱性玻璃、三氧化二铝玻璃、高硼硅玻璃以及石英玻璃中的一种，其热膨胀系数介于1ppm/℃～10ppm/℃之间，包括端点值，导热系数介于1W/m·K～5W/m·K之间，包括端点值，且对所述玻璃基板进行热处理，以对所述玻璃基板去应力；
所述玻璃基板设置有贯穿所述玻璃基板的互联孔，并在所述玻璃基板的相对两面形成有与所述金属互联导电层对应的凹槽，所述凹槽包括线路凹槽及焊盘凹槽；
所述金属互联导电层填充满所述凹槽及所述互联孔，所述金属互联导电层包括金属种子层及金属互联层。
13.一种FCBGA封装基板，其特征在于，所述封装基板包括：如权利要求12所述的FCBGA玻璃芯板及至少一层叠板；其中，
所述叠板包括介电层及线路连接层，所述介电层中形成有贯穿所述介电层的盲孔，所述线路连接层填充所述盲孔并延伸至所述介电层的表面一部分；
所述叠板的所述线路连接层与所述玻璃芯板的金属互联层连接。
CN202310306794.3A 2023-03-27 2023-03-27 Fcbga玻璃芯板、封装基板及其制备方法 Pending CN116313827A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310306794.3A CN116313827A (zh) 2023-03-27 2023-03-27 Fcbga玻璃芯板、封装基板及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310306794.3A CN116313827A (zh) 2023-03-27 2023-03-27 Fcbga玻璃芯板、封装基板及其制备方法

Publications (1)

Publication Number Publication Date
CN116313827A true CN116313827A (zh) 2023-06-23

Family

ID=86822168

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310306794.3A Pending CN116313827A (zh) 2023-03-27 2023-03-27 Fcbga玻璃芯板、封装基板及其制备方法

Country Status (1)

Country Link
CN (1) CN116313827A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116666232A (zh) * 2023-08-01 2023-08-29 广东佛智芯微电子技术研究有限公司 全玻璃堆叠封装结构及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116666232A (zh) * 2023-08-01 2023-08-29 广东佛智芯微电子技术研究有限公司 全玻璃堆叠封装结构及其制备方法
CN116666232B (zh) * 2023-08-01 2024-02-23 广东佛智芯微电子技术研究有限公司 全玻璃堆叠封装结构及其制备方法

Similar Documents

Publication Publication Date Title
US10056322B2 (en) Interposers, semiconductor devices, method for manufacturing interposers, and method for manufacturing semiconductor devices
TWI467717B (zh) 包括多層玻璃核心之積體電路裝置的基底及其製造方法
JP7298603B2 (ja) ガラスデバイスの製造方法
US6399896B1 (en) Circuit package having low modulus, conformal mounting pads
CN101026103A (zh) 具有凹腔的层叠封装件及其制造方法
JP2018200912A (ja) キャパシタ内蔵ガラス回路基板及びその製造方法
JPH06268381A (ja) 多層配線構造体及びその製造方法
CN101013686A (zh) 互连衬底、半导体器件及其制造方法
JP4528715B2 (ja) 半導体装置及びその製造方法
CN116313827A (zh) Fcbga玻璃芯板、封装基板及其制备方法
KR100643928B1 (ko) 이원화된 내층 구조를 가진 인쇄회로기판
TWI294760B (zh)
WO2007066563A1 (ja) 部品実装用ピンを有するプリント配線板及びこれを使用した電子機器
US20120118618A1 (en) Printed circuit board and method for manufacturing the same
JP2010283319A (ja) 多層セラミック基板及びその製造方法
JP2007299887A (ja) 半導体集積回路素子搭載用基板および半導体装置
CN116403913A (zh) Fcbga封装芯板、封装基板及其制备方法
TWI842475B (zh) 封裝結構及其製造方法
JP7223356B2 (ja) 信号伝送基板およびその製造方法
JP4333218B2 (ja) スティフナー付き多層回路配線板
JP6354130B2 (ja) 両面配線基板の製造方法、両面配線基板、半導体装置
JPH07307434A (ja) 実装基板
JP7182084B2 (ja) 貫通電極基板およびその製造方法
JP2024083846A (ja) 配線基板及び配線基板の製造方法
JP2005191134A (ja) セラミック配線基板の製造方法及びセラミック配線基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination