CN116312697A - 用虚设数据来同时编程弃用字线单元 - Google Patents

Abstract

本申请案涉及用虚设数据来同时编程弃用字线单元。一种系统包含存储器装置，所述存储器装置包含存储器阵列和控制逻辑，所述控制逻辑以操作方式与所述存储器阵列耦合，以执行包含以下各项的操作：接收用虚设数据来同时编程所述存储器阵列的一组单元的一组命令，所述组单元对应于所述多个字线的弃用字线群组；响应于接收到所述组命令，获得所述虚设数据；以及通过致使联动编程脉冲施加到所述组单元，用所述虚设数据来同时编程所述组单元。

Description

用虚设数据来同时编程弃用字线单元

技术领域

本公开的实施例大体上涉及存储器子系统，且更具体来说，涉及用虚设数据来同时编程弃用字线单元。

背景技术

存储器子系统可以包含存储数据的一或多个存储器装置。存储器装置可为例如非易失性存储器装置和易失性存储器装置。一般来说，主机系统可利用存储器子系统以在存储器装置处存储数据且从存储器装置检索数据。

发明内容

本公开的实施例提供一种存储器装置，其包括：存储器阵列，其包括多个字线；以及控制逻辑，其以可操作方式与所述存储器阵列耦合，用以执行包括以下各项的操作：识别所述存储器阵列的一组单元来弃用，所述组单元对应于所述多个字线的弃用字线群组；产生虚设数据以编程在所述组单元上；以及通过致使联动编程脉冲施加到所述组单元，来用所述虚设数据同时编程所述组单元。

本公开的另一实施例提供一种方法，其包括：通过处理装置，识别存储器装置的存储器阵列的一组单元来弃用，所述组单元对应于所述存储器阵列的多个字线的弃用字线群组；通过所述处理装置，获得虚设数据以编程在所述组单元上；以及通过所述处理装置，通过致使联动编程脉冲施加到所述组单元，来用所述虚设数据同时编程所述组单元。

本公开的又一实施例提供一种非暂时性计算机可读存储媒体，其包括指令，所述指令当由处理装置执行时，致使所述处理装置执行包括以下各项的操作：确定存储器阵列的一组单元将用虚设数据来编程，所述组单元对应于多个字线的弃用字线群组；获得所述虚设数据；以及通过致使联动编程脉冲施加到所述组单元，来用所述虚设数据同时编程所述组单元，其中所述联动编程脉冲是盲编程脉冲。

附图说明

根据下文给出的详细描述和本公开的各种实施例的附图，将更充分地理解本公开。然而，图式不应视为将本公开限制于具体实施例，而是仅用于解释和理解。

图1A示出根据本公开的一些实施例的包含存储器子系统的实例计算系统。

图1B是根据本公开的一些实施例的与存储器子系统的存储器子系统控制器通信的存储器装置的框图。

图2A到2C是根据本公开的一些实施例的存储器装置中包含的实例存储器单元阵列的部分的图。

图3是根据本公开的一些实施例的可实施用虚设数据来同时编程弃用字线单元的实例三维(3D)替换栅极存储器装置的图。

图4是根据本公开的一些实施例的执行用虚设数据来同时编程弃用字线单元的方法的流程图。

图5是根据本公开的一些实施例的其中用虚设数据来同时编程弃用字线单元的存储器装置的框图。

图6是其中本公开的实例可操作的实例计算机系统的框图。

具体实施方式

本公开的方面是针对用虚设数据来同时编程弃用字线单元。存储器子系统可以是存储装置、存储器模块，或存储装置和存储器模块的组合。下文结合图1A到1B描述存储装置和存储器模块的实例。一般来说，主机系统可利用包含一或多个组件(例如，存储数据的存储器装置)的存储器子系统。主机系统可提供数据以存储在存储器子系统处，且可请求从存储器子系统检索数据。

存储器子系统可包含高密度非易失性存储器装置，其中当没有电力被供应到存储器装置时需要数据的保持。非易失性存储器装置的一个实例为与非(NAND)存储器装置。下文结合图1A到1B描述非易失性存储器装置的其它实例。非易失性存储器装置是一或多个裸片的封装。每一裸片可由一或多个平面组成。对于一些类型的非易失性存储器装置(例如，NAND装置)，每一平面由一组物理块组成。每一块由一组页组成。每一页由一组存储器单元组成。存储器单元为存储信息的电子电路。取决于存储器单元类型，存储器单元可存储二进制信息的一或多个位，且具有与正存储的位数相关的各种逻辑状态。逻辑状态可由例如“0”和“1”或这类值的组合的二进制值表示。

存储器装置可包含以二维或三维网格布置的多个存储器单元。存储器单元以列和行的阵列形式形成在硅晶片上。存储器装置可进一步包含连接到存储器单元中的相应者的导电线，被称为字线和位线。字线可指存储器装置的存储器单元的一或多个行，且位线可指存储器单元的一或多个列。位线和字线的相交点构成存储器单元的地址。下文中，块是指用于存储数据的存储器装置的单位，并且可包含存储器单元的群组、字线群组、字线或个别存储器单元。可以将一或多个块分组在一起以形成存储器装置的平面，以便允许同时操作在每一平面上进行。存储器装置可包含执行两个或更多个存储器平面的同时存储器页存取的电路系统。举例来说，存储器装置可包含用于存储器装置的每一平面的相应存取线驱动器电路和电力电路，以促进对包含不同页类型的两个或更多个存储器平面的页的同时存取。

可通过将某一电压施加到存储器单元来对存储器单元进行编程(写入)，这产生正由存储器单元保持的电荷。举例来说，可将电压信号V_CG施加到单元的控制电极，以使单元向电流跨单元在源电极与漏电极之间的流动开放。更具体地说，对于每一个别存储器单元(具有存储于其上的电荷Q)，可存在阈值控制栅极电压V_T(本文中还被称为“阈值电压”或简称为“阈值”)，使得因为控制栅极电压(V_CG)低于阈值电压，V_CG<V_T，因此源极-漏极电流为低。一旦控制栅极电压已超出阈值电压，V_CG>V_T，电流显著地增加。因为电极和栅极的实际几何形状在单元与单元之间变化，所以阈值电压甚至对于实施于同一裸片上的单元也可不同。因此，存储器单元可表征为阈值电压的分布P，P(Q,V_T)＝dW/dV_T，其中dW表示当电荷Q置于单元上时，任何给定单元的阈值电压在区间[V_T,V_T+dV_T]内的概率。

存储器装置可具有与装置的单元所容许的控制电压的工作范围相比较窄的分布P(Q,V_T)。因此，多个非重叠分布P(Q_k,V_T)(“谷值”)可以拟合到工作范围，从而允许存储并可靠地检测多个电荷值Q_k，k＝1、2、3…。分布(谷值)穿插有电压间隔(谷值裕度)，其中装置的存储器单元没有(或极少)具有其阈值电压。因此，此类谷值裕度可用于分离各种电荷状态Q_k—可通过在读取操作期间检测单元的相应阈值电压V_T存在于哪两个谷值裕度之间来确定单元的逻辑状态。这有效地允许单个存储器单元存储多个信息位：在2^N-1个明确限定的谷值裕度和2N个谷值下操作的存储器单元能够可靠地存储N个信息位。具体来说，可通过比较由存储器单元展现的所测量的阈值电压V_T与对应于存储器装置的已知谷值裕度(例如，裕度的中心)的一或多个参考电压电平来执行读取操作。

一种类型的存储器单元(“单元”)是单层级单元(SLC)，其每单元存储1个位，且界定2个数据状态(“状态”)(“1”或“L0”和“0”或“L1”)，其各自对应于相应的V_T电平。举例来说，“1”状态可为擦除状态，且“0”状态可为编程状态(L1)。另一类型的单元是多层级单元(MLC)，其每单元存储2个位，且界定4个状态(“11”或“L0”、“10”或“L1”、“01”或“L2”和“00”或“L3”)，其各自对应于相应的V_T电平。举例来说，“11”状态可为擦除状态，且“01”、“10”和“00”状态可各自为相应的编程状态。另一类型的单元是三层级单元(TLC)，其每单元存储3个位，且界定8个状态(“111”或“L0”、“110”或“L1”、“101”或“L2”、“100”或“L3”、“011”或“L4”、“010”或“L5”、“001”或“L6”和“000”或“L7”)，其各自对应于相应的V_T电平。举例来说，“111”状态可为擦除状态，且其它状态中的每一者可为相应的编程状态。另一类型的单元是四层级单元(QLC)，其每单元存储4个位，且界定16个状态L0到L15，其中L0对应于“1111”，且L15对应于“0000”。另一类型的单元是五层级单元(PLC)，其每单元存储5个位，且界定32个状态。还预期其它类型的单元。因此，n层级单元可使用2ⁿ个电平的电荷来存储n个位。存储器装置可包含一或多个存储器单元阵列，例如SLC、MLC、TLC、QLC、PLC等或此类的任何组合。举例来说，存储器装置可包含存储器单元的SLC部分，以及MLC部分、TLC部分、QLC部分或PLC部分。

可被称为读取窗口宽度或“谷值裕度”的读取窗口是指特定位误差率(BER)下V_T分布之间的距离(例如电压距离)。BER可对应于跨信道发射的给定位的错误概率。BER可随着编程/擦除循环的数目、读取循环的数目和保持时间增加而逐渐增加。举例来说，BER可为原始位误差率(RBER)，其指示实施误差校正码(ECC)之前的BER。RBER可被定义为具有误差的位的数目与已使用ECC分析的位的总数之间的比率。

读取窗口预算(RWB)可以指用于一组经编程单元(例如，一或多个页)的读取窗口的累积值。RWB是可用以评定存储器装置的健康或持久性的度量。举例来说，经配置以每单元存储三个数据位的单元可编程为八个不同V_T分布中的一者，所述分布中的每一者对应于相应数据状态。在此实例中，RWB可为八个V_T分布之间的七个读取窗口的累积值(例如，电压)。对应于经编程单元的群组的RWB可受各种因素影响，例如温度、损耗循环(例如编程/擦除循环)等。因此，RWB可随着时间的过去而变化，这可影响系统服务质量(QoS)、可靠性和/或性能。存储器装置可展现决定存储器阵列持久性的具有较弱字线的特定块内的字线到字线变化，其中这些较弱字线可与较低RWB值相关联。

弃用是指归因于不可靠性和/或不良性能，出于主机数据编程的目的，停止使用一组单元的过程。举例来说，控制器固件可实施背景媒体扫描操作，以识别应弃用的单元，且将弃用单元的指示存储在列表或表内。在一些实施例中，基于BER进行所述识别。举例来说，可将BER(例如RBER)与对应于最大可允许BER的阈值进行比较。例示性地，在RBER的情况下，阈值可对应于约0.01的RBER比率。然而，此实例不应被视为具有限制性。

有可能弃用存储器装置的整个块，其中在弃用之前，将所述块上的数据迁移到存储器装置上的另一块。然而，随着存储器装置(例如NAND存储器装置)的块的大小增加以减少存储器装置的块的总数(例如随着每块的子块的数目增加)，逐渐变得更低效以弃用整个块。子块是指连接到特定位线的块的单元的分组。举例来说，如果存储器装置包含1,000个块，那么弃用单个块构成0.1％的减少，这是相对不显著的损失。然而，如果存储器装置包含100个块，那么弃用单个块构成1％的减少，这是较显著的损失。

代替于弃用整个块，可有可能弃用块的一部分。举例来说，可弃用整个页的单元，其弃用连接到界定所述页的字线(也被称作弃用字线)的所有单元。也就是说，可弃用可由较弱字线寻址的单元，以为额外编程/擦除循环保留所述块，且增加所述块的持久性(例如增加所写入兆兆字节(TBW))。举例来说，如上文所提及，控制器固件可实施背景媒体扫描，以基于例如BER(例如RBER)等度量来识别应弃用的较弱字线。

在制造期间调谐存储器装置的单元，以考虑经编程单元之间的单元到单元交互。为此，仅擦除对应于弃用字线的单元可影响对应于将主机数据写入到的剩余数据字线的单元的性能。为了维持剩余(作用中)单元(弃用单元)的性能，在恢复主机数据写入到剩余(作用中)单元之前，可用虚设数据来编程选择性地连接到弃用字线的存储器单元。否则，使这些存储器单元页未写入可能造成不想要的存储器单元可靠性，且触发选择性地连接到邻近字线的存储器单元处的速率支流。虚设数据可以是随机或无意义的数据，例如伪随机数据、全一值、全零值，或其组合。为了在这些存储器装置中执行此虚设数据编程，存储器装置的本地媒体控制器(例如NAND控制器)可从存储器子系统控制器(例如SSD控制器)接收编程命令，其包含虚设数据，使得存储器装置可用所述虚设数据来透明地编程选择性地连接到弃用字线的存储器单元。举例来说，如任何其它编程命令一样，存储器装置可对所述编程命令进行操作，且不需要对存储器装置的控制逻辑进行更新。

一些存储器装置可在每字线和每子块基础上，用虚设数据来循序地编程弃用字线单元。然而，这种循序方式的编程可导致写入性能降级，因为在将主机数据写入到作用中或非弃用单元之前，主机系统必须等待每一虚设数据写入操作完成。举例来说，如果存储器装置弃用跨4个子块定位的3个连续字线，那么主机系统将等待总页编程时间(“tPROG”)12，以弃用跨4个子块的所有3个字线。因此，用虚设数据来循序地编程连接到弃用字线的单元可引入存储器装置性能问题。

本公开的方面通过实施用虚设数据同时编程弃用字线单元来解决以上和其它缺陷。在一些实施例中，执行同时编程包含施加联动编程脉冲。联动编程是指同时在同一平面内的多个页的单元和子块的盲编程，与所述页的可靠性无关。盲编程是指无模式编程，其中编程每个位来实现宽分布，而不实现数个唯一状态(例如而不实现针对单层级单元(SLC)的2个状态、针对多层级单元(MLC)的4个状态，或针对三层级单元(TLC)的8个状态)。举例来说，与独立编程脉冲相比，联动编程脉冲可实现较宽分布。在一些实施例中，联动编程脉冲具有范围从约15V到约25V的振幅。在一些实施例中，联动编程脉冲具有范围从约18V到约20V的振幅。在一些实施例中，联动编程脉冲具有范围从约20微秒到约40微秒的脉冲宽度。在一些实施例中，联动编程脉冲具有范围从约25微秒到约35微秒的脉冲宽度。因此，可通过施加联动编程脉冲，用虚设数据来以原子方式编程对应于跨多个选定子块指定为弃用的多个字线的多个单元页，而不是在每字线和/或每子块基础上循序地编程。

为了实施用虚设数据同时编程弃用字线单元，那么存储器装置的本地媒体控制器(例如NAND控制器)可获得虚设数据。在一些实施例中，本地媒体控制器可从存储器子系统控制器(例如SSD控制器)接收虚设数据。在一些实施例中，本地媒体控制器可本地产生虚设数据，而不是从存储器子系统控制器接收虚设数据，以避免因数据传送而导致的性能代偿。本地媒体控制器可接着启用用虚设数据来同时编程弃用字线单元。在一些实施例中，本地媒体控制器可相对于对应于多个子块和/或邻近字线群集的单元，利用虚设数据的联动编程。举例来说，本地控制器可使用联动编程脉冲(例如盲脉冲)来编程随机阈值电压分布(例如SLC/MLC/TLC分布)而不进行编程-校验，这可将tPROG减少到单个脉冲。在一些实施例中，存储器装置(例如NAND)可包含为联动编程脉冲指派的命令寄存器。存储器子系统控制器可利用一组命令，其指令本地媒体控制器执行用虚设数据同时编程弃用字线单元。举例来说，代替于寻址单个页，所述组命令可地址初始页和最终页。本地媒体控制器可接着知道设定架构，使得编程脉冲跨由初始页和最终页界定的页范围扩展，所述页范围转译到相应范围的弃用字线的单元中。因此，联动编程脉冲可界定由所述组命令指示的特定虚设数据编程模式。

性能节省可与在盲编程期间同时编程的字线的数目和/或子块的数目成比例。举例来说，如果如上文所描述，存储器装置弃用跨4个子块定位的3个字线，那么可使用本文所述的联动编程方法，用虚设数据来同时编程跨多个子块的单元，以将tPROG从12减少到1。另外，即使正利用本文所述的同时编程方法来弃用单个字线，也仍存在性能改进，因为仅需要单个编程脉冲来弃用跨所有子块的单个字线，而不是独立编程脉冲的数目等于子块的数目(例如而不是如果存在4个子块，那么4个独立编程脉冲)。因此，本文描述的实施例提供可启用群集字线弃用，而不发布循序、独立虚设数据编程命令，这可减少电压应力且改进存储器装置性能和持久性。

本公开的优点包含但不限于改进的存储器装置可靠性和性能。

图1A示出根据本公开的一些实施例的包含存储器子系统110的实例计算系统100。存储器子系统110可包含媒体，例如一或多个易失性存储器装置(例如，存储器装置140)、一或多个非易失性存储器装置(例如，存储器装置130)，或其组合。

存储器子系统110可为存储装置、存储器模块，或存储装置和存储器模块的组合。存储装置的实例包含固态驱动器(SSD)、快闪驱动器、通用串行总线(USB)快闪驱动器、嵌入式多媒体控制器(eMMC)驱动器、通用快闪存储(UFS)驱动器、安全数字(SD)卡和硬盘驱动器(HDD)。存储器模块的实例包含双列直插式存储器模块(DIMM)、小型DIMM(SO-DIMM)，和各种类型的非易失性双列直插式存储器模块(NVDIMM)。

计算系统100可以是计算装置，例如台式计算机、膝上型计算机、网络服务器、移动装置、运载工具(例如，飞机、无人机、火车、汽车或其它运输工具)、支持物联网(IoT)的装置、嵌入式计算机(例如，包含在运载工具、工业设备或联网市售装置中的计算机)，或这类包含存储器和处理装置的计算装置。

计算系统100可包含耦合到一或多个存储器子系统110的主机系统120。在一些实施例中，主机系统120耦合到不同类型的多个存储器子系统110。图1示出耦合到一个存储器子系统110的主机系统120的一个实例。如本文中所使用，“耦合到”或“与…耦合”通常是指组件之间的连接，其可为间接通信连接或直接通信连接(例如不具有中间组件)，无论有线还是无线，包括例如电连接、光学连接、磁性连接等连接。

主机系统120可包含处理器芯片组以及由处理器芯片组执行的软件堆叠。处理器芯片组可包含一或多个核心、一或多个高速缓存器、存储器控制器(例如，NVDIMM控制器)，和存储协议控制器(例如，PCIe控制器、SATA控制器)。主机系统120使用存储器子系统110，例如将数据写入到存储器子系统110和从存储器子系统110读取数据。

主机系统120可经由物理主机接口耦合到存储器子系统110。物理主机接口的实例包含但不限于串行高级技术附件(SATA)接口、外围组件互连高速(PCIe)接口、通用串行总线(USB)接口、光纤柱、串行连接的SCSI(SAS)、双数据速率(DDR)存储器总线、小型计算机系统接口(SCSI)、双列直插式存储器模块(DIMM)接口(例如，支持双数据速率(DDR)的DIMM套接接口)等。物理主机接口可以用于在主机系统120与存储器子系统110之间传输数据。当存储器子系统110通过物理主机接口(例如，PCIe总线)与主机系统120耦合时，主机系统120可进一步利用NVM高速(NVMe)接口来存取组件(例如，存储器装置130)。物理主机接口可提供用于在存储器子系统110与主机系统120之间传递控制、地址、数据和其它信号的接口。图1示出存储器子系统110作为实例。一般来说，主机系统120可经由同一通信连接、多个单独通信连接和/或通信连接的组合存取多个存储器子系统。

存储器装置130、140可包含不同类型的非易失性存储器装置和/或易失性存储器装置的任何组合。易失性存储器装置(例如，存储器装置140)可以是但不限于随机存取存储器(RAM)，例如动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM)。

非易失性存储器装置(例如，存储器装置130)的一些实例包含“与非”(NAND)型快闪存储器和就地写入存储器，例如三维交叉点(“3D交叉点”)存储器装置，其是非易失性存储器单元的交叉点阵列。非易失性存储器单元的交叉点阵列可结合可堆叠交叉网格化数据存取阵列，基于体电阻的改变来执行位存储。另外，与许多基于闪存的存储器对比，交叉点非易失性存储器可执行就地写入操作，其中可在不预先擦除非易失性存储器单元的情况下对非易失性存储器单元进行编程。NAND型快闪存储器包括例如二维NAND(2D NAND)和三维NAND(3D NAND)。

存储器装置130中的每一者可包含一或多个存储器单元阵列。一种类型的存储器单元，例如单层级存储器单元(SLC)可每存储器单元存储一个位。其它类型的存储器单元，例如多层级存储器单元(MLC)、三层级存储器单元(TLC)、四层级存储器单元(QLC)和五层级存储器单元(PLC)可每存储器单元存储多个位。在一些实施例中，存储器装置130中的每一者可包含一或多个存储器单元阵列，例如SLC、MLC、TLC、QLC、PLC或其任何组合。在一些实施例中，特定存储器装置可包含存储器单元的SLC部分，以及MLC部分、TLC部分、QLC部分或PLC部分。存储器装置130的存储器单元可分组为页，所述页可指用于存储数据的存储器装置的逻辑单元。对于一些类型的存储器(例如，NAND)，页可进行分组以形成块。

虽然描述了非易失性存储器组件，例如3D交叉点非易失性存储器单元阵列和NAND型快闪存储器(例如，2D NAND、3D NAND)，但存储器装置130可基于任何其它类型的非易失性存储器，例如只读存储器(ROM)、相变存储器(PCM)、自选存储器、其它基于硫属化物的存储器、铁电晶体管随机存取存储器(FeTRAM)、铁电随机存取存储器(FeRAM)、磁随机存取存储器(MRAM)、自旋转移力矩(STT)-MRAM、导电桥接RAM(CBRAM)、电阻性随机存取存储器(RRAM)、基于氧化物的RRAM(OxRAM)、“或非”(NOR)快闪存储器或电可擦除可编程只读存储器(EEPROM)。

存储器子系统控制器115(为简单起见，控制器115)可与存储器装置130通信以执行操作，例如在存储器装置130处读取数据、写入数据或擦除数据和其它此类操作。存储器子系统控制器115可以包含硬件，例如一或多个集成电路和/或离散组件、缓冲存储器或其组合。硬件可包含具有专用(即，硬译码)逻辑的数字电路系统以执行本文所描述的操作。存储器子系统控制器115可为微控制器、专用逻辑电路(例如现场可编程门阵列(FPGA)、专用集成电路(ASIC)等)，或其它合适的处理器。

存储器子系统控制器115可包含处理装置，其包含配置成执行存储在本地存储器119中的指令的一或多个处理器(例如，处理器117)。在所示出的实例中，存储器子系统控制器115的本地存储器119包含配置成存储指令的嵌入式存储器，所述指令用于执行控制存储器子系统110的操作(包含处置存储器子系统110与主机系统120之间的通信)的各种过程、操作、逻辑流程和例程。

在一些实施例中，本地存储器119可包含存储存储器指针、所获取数据等的存储器寄存器。本地存储器119还可包含用于存储微码的只读存储器(ROM)。虽然图1中的实例存储器子系统110已示出为包含存储器子系统控制器115，但在本公开的另一实施例中，存储器子系统110不包含存储器子系统控制器115，而是可依靠外部控制(例如，由外部主机或由与存储器子系统分开的处理器或控制器提供)。

一般来说，存储器子系统控制器115可从主机系统120接收命令或操作，且可将所述命令或操作转换为指令或适当命令来实现对存储器装置130的所要存取。存储器子系统控制器115可负责其它操作，例如耗损均衡操作、垃圾收集操作、错误检测及错误校正码(ECC)操作、加密操作、高速缓存操作，以及与存储器装置130相关联的逻辑地址(如，逻辑块地址(LBA)、名称空间)与物理地址(例如，物理块地址)之间的地址转换。存储器子系统控制器115可进一步包含主机接口电路系统，以经由物理主机接口与主机系统120通信。主机接口电路系统可将从主机系统接收到的命令转换成存取存储器装置130的命令指令，以及将与存储器装置130相关联的响应转换成用于主机系统120的信息。

存储器子系统110还可包含未示出的额外电路系统或组件。在一些实施例中，存储器子系统110可包含高速缓冲存储器或缓冲器(例如，DRAM)和地址电路系统(例如，行解码器和列解码器)，其可从存储器子系统控制器115接收地址，且对地址进行解码以存取存储器装置130。

在一些实施例中，存储器装置130包括本地媒体控制器135，其结合存储器子系统控制器115操作以对存储器装置130的一或多个存储器单元执行操作。外部控制器(例如，存储器子系统控制器115)可在外部管理存储器装置130(例如，对存储器装置130执行媒体管理操作)。在一些实施例中，存储器子系统110为受管理存储器装置，其为具有在裸片上的控制逻辑(例如，本地控制器132)和用于同一存储器装置封装内的媒体管理的控制器(例如，存储器子系统控制器115)的原始存储器装置130。受管理存储器装置的实例是受管理的NAND(MNAND)装置。

本地媒体控制器135可实施同时编程(CP)组件137，其可实施虚设数据的同时编程。更具体地说，CP组件137可接收弃用字线群组的指示，且用虚设数据同时编程所述弃用字线群组的单元。举例来说，可使用识别具有充分高的BER的单元的背景媒体扫描来识别所述弃用字线群组。在一些实施例中，CP组件137可接收界定所述弃用字线群组的一组命令，将用虚设数据同时编程所述弃用字线群组的单元。举例来说，CP组件137可接收一组命令，其界定包含对应于所述弃用字线群组的初始页和最终页的页范围。

在一些实施例中，CP组件137接收在存储器装置130外部的(例如从存储器子系统控制器115接收)虚设数据。在一些实施例中，代替于接收在存储器装置130外部的(例如从存储器子系统控制器115接收)虚设数据，CP组件137可在存储器装置130中内部产生对应于虚设数据的一组随机数据。

在一些实施例中，CP组件137利用联动编程脉冲来跨多个子块(例如每子块)在弃用字线群组内的单元上同时编程虚设数据。联动编程脉冲可为编程随机阈值电压分布(例如SLC/MLC/TLC分布)的盲编程脉冲。编程-校验是在编程单元之后执行的用以确定所述单元的阈值电压是否已增加到目标经编程电平的操作。因此，由于使用联动编程脉冲来用虚设数据随机/盲编程对应于弃用字线的单元，因此不需要执行编程-校验操作。下文将参考图4到5描述关于CP组件137的操作的其它细节。

图1B是根据实施例的呈存储器装置130的形式的第一设备与呈存储器子系统(例如，图1的存储器子系统110)的存储器子系统控制器115的形式的第二设备通信的简化框图。电子系统的一些实例包含个人计算机、个人数字助理(PDA)、数码相机、数字媒体播放器、数字记录器、游戏、电气设备、交通工具、无线装置、移动电话及类似者。存储器子系统控制器115(例如，存储器装置130外部的控制器)可为存储器控制器或其它外部主机装置。

存储器装置130包含逻辑上以行和列排列的存储器单元阵列104。逻辑行的存储器单元连接到同一存取线(例如字线)，而逻辑列的存储器单元选择性地连接到同一数据线(例如位线)。单个存取线可与超过一个逻辑行的存储器单元相关联，且单个数据线可与超过一个逻辑列相关联。存储器单元阵列104的至少一部分的存储器单元(图1B中未示出)能够被编程成至少两个目标数据状态中的一者。

提供行解码电路系统108和列解码电路系统110以解码地址信号。接收地址信号并对其进行解码以存取存储器单元阵列104。存储器装置130还包含输入/输出(I/O)控制电路系统160，以管理命令、地址和数据向存储器装置130的输入以及数据和状态信息从存储器装置130的输出。地址寄存器114与I/O控制电路系统160和行解码电路系统108和列解码电路系统110通信以在解码之前锁存地址信号。命令寄存器124与I/O控制电路系统160和本地媒体控制器135通信以锁存传入命令。

控制器(例如，存储器装置130内部的本地媒体控制器135)响应于命令来控制对存储器单元阵列104的存取，并生成外部存储器子系统控制器115的状态信息，即，本地媒体控制器135被配置成对存储器单元阵列104执行存取操作(例如，读取操作、编程操作和/或擦除操作)。本地媒体控制器135与行解码电路系统108和列解码电路系统110通信，以响应于地址来控制行解码电路系统108和列解码电路系统110。在一个实施例中，本地媒体控制器135包含CP组件137，其可在存储器装置130上的擦除操作期间实施本文中所描述的缺陷检测。

本地媒体控制器135还与高速缓冲寄存器118通信。高速缓存寄存器118锁存如由本地媒体控制器135引导的传入或传出数据以临时存储数据，同时存储器单元阵列104忙于分别写入或读取其它数据。在编程操作(例如，写入操作)期间，可将数据从高速缓存寄存器118传递到数据寄存器170以用于传送到存储器单元阵列104；接着可将来自I/O控制电路系统160的新数据锁存在高速缓存寄存器118中。在读取操作期间，数据可从高速缓冲寄存器118传递到I/O控制电路系统160，以用于输出到存储器子系统控制器115；接着可将新数据从数据寄存器170传递到高速缓冲寄存器118。高速缓冲寄存器118和/或数据寄存器170可形成存储器装置130的页缓冲器(例如，可形成其部分)。页缓冲器可进一步包含感测装置(图1B中未示出)以感测存储器单元阵列204的存储器单元的数据状态，例如通过感测连接到所述存储器单元的数据线的状态。状态寄存器122可与I/O控制电路系统160和本地存储器控制器135通信，以锁存状态信息来输出到存储器子系统控制器115。

存储器装置130经由控制链路132从本地媒体控制器135接收存储器子系统控制器115处的控制信号。举例来说，控制信号可包含芯片启用信号CE#、命令锁存启用信号CLE、地址锁存启用信号ALE、写入启用信号WE#、读取启用信号RE#和写入保护信号WP#。取决于存储器装置130的性质，可进一步经由控制链路132接收额外或替代控制信号(未图示)。在一个实施例中，存储器装置130经由多路复用的输入/输出(I/O)总线136从存储器子系统控制器115接收命令信号(其表示命令)、地址信号(其表示地址)和数据信号(其表示数据)，并且经由I/O总线136将数据输出到存储器子系统控制器115。

举例来说，可在输入/输出(I/O)控制电路系统160处经由I/O总线136的I/O引脚[7：0]接收命令，且可接着将命令写入到命令寄存器124中。可在输入/输出(I/O)控制电路系统160处经由I/O总线136的I/O引脚[7:0]接收地址，并且接着可将所述地址写入到地址寄存器114中。可在输入/输出(I/O)控制电路系统160处经由用于8位装置的I/O引脚[7:0]或用于16位装置的输入/输出(I/O)引脚[15:0]接收数据，并且接着可将数据写入到高速缓冲寄存器118中。随后可将数据写入到数据寄存器170中以用于对存储器单元阵列104进行编程。

在实施例中，可省略高速缓冲寄存器118，并且可将数据直接写入到数据寄存器170中。还可经由用于8位装置的输入/输出(I/O)引脚[7:0]或用于16位装置的输入/输出(I/O)引脚[15:0]输出数据。虽然可参考I/O引脚，但其可包含实现通过外部装置(例如，存储器子系统控制器115)电连接到存储器装置130的任何导电节点，例如常用的导电衬垫或导电凸块。

所属领域的技术人员将了解，可提供额外的电路系统和信号，且已简化图1A到1B的存储器装置130。应认识到，参考图1A到1B所描述的各种块组件的功能性可不必与集成电路装置的不同组件或组件部分分离。举例来说，集成电路装置的单个组件或组件部分可适于执行图1A到1B的多于一个块组件的功能性。替代地，集成电路装置的一或多个组件或组件部分可组合以执行图1A到1B的单个块组件的功能性。此外，尽管根据各种信号的接收和输出的流行惯例描述了特定I/O引脚，但应注意，可在各种实施例中使用I/O引脚(或其它I/O节点结构)的其它组合或其它数目个I/O引脚(或其它I/O节点结构)。

图3是根据本公开的一些实施例的可实施用虚设数据同时编程弃用字线单元的实例三维(3D)替换栅极存储器装置(“装置”)300的图。然而，本文中所描述的实施例可应用于任何合适的存储器装置。

如所示出，装置300包含位线触点310、导柱320-1和320-2、选择栅极(SG)330-1和330-2、源极线触点340，以及WL群组350-1、350-2、360-1和360-2。更具体地说，WL群组350-1和350-2为虚设WL群组，且WL群组360-1和360-2为数据WL群组。WL群组350-1包含虚设WL352-1到366-1，WL群组350-2包含虚设WL 352-2到356-2，WL群组360-1包含作用中WL 362-1和364-1，且WL群组360-2包含数据WL 362-2、364-2和366-2。然而，此实例不应被视为具有限制性。虚设WL对应于并不存储虚设数据(非主机数据)且被包含以满足处理裕度的存储器单元，而作用中或数据WL对应于存储主机数据的存储器单元。举例来说，虚设WL可为弃用WL。

如进一步示出，提供WL 370。在一些实施例中，装置300是多个叠组装置，其中WL群组350-1和360-1与装置300的第一叠组(例如，上部叠组)相关联，且WL群组350-2和360-2与装置300的第二叠组(例如，下部叠组)相关联，使得WL 370对应于将WL群组360-1和360-2分离的虚设WL。在其它实施例中，装置300是“单叠组”装置，其中WL群组360-1和360-2不以叠组布置。此处，WL 370可为WL群组360-1或360-2中的一者内的作用中WL。

图4是根据本公开的一些实施例的执行用虚设数据同时编程弃用字线单元的实例方法400的流程图。方法400可由处理逻辑执行，所述处理逻辑可包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)或其组合。在一些实施例中，方法400由图1A到1B的CP组件137执行。虽然以特定顺序或次序来示出，但是除非另有指定，否则可修改过程的次序。因此，应理解，所示出的实施例仅为实例，且所示出的过程可以不同次序进行，且一些过程可并行地进行。另外，在各个实施例中可以省略一或多个过程。因此，在每个实施例中并不需要所有过程。其它过程流程也是可能的。

在操作410处，识别存储器装置的存储器阵列的一组单元来弃用。举例来说，处理逻辑(例如由本地媒体控制器135实施的CP组件137)可识别所述组单元。存储器阵列可为存储器装置的块。在一些实施例中，所述组单元包含单个单元。在一些实施例中，所述组单元包含多个单元。所述组单元可对应于存储器装置的多个字线的弃用字线群组，其中所述多个字线进一步包含接收主机数据的数据字线群组。存储器阵列可包含数个子块，且所述块的每一字线(例如弃用字线和数据字线)可跨所述子块扩展。在一些实施例中，存储器装置是3D替换栅极存储器装置(例如，3D替换栅极NAND)。在一些实施例中，识别所述组单元包括接收用虚设数据同时编程所述组单元的一组命令。举例来说，所述组命令可界定页或字线的范围，包含初始页或字线和最终页或字线，所述范围转译到弃用字线群组中。

在操作420处，获得虚设数据。举例来说，处理逻辑获得虚设数据。举例来说，虚设数据可对应于一组随机数据。在一些实施例中，处理逻辑产生虚设数据。举例来说，处理逻辑可产生对应于虚设数据的一组随机数据。在一些实施例中，处理逻辑接收虚设数据。

在操作430处，用虚设数据同时编程所述组单元。举例来说，处理逻辑可通过致使联动编程脉冲施加到所述组单元，来致使所述组单元同时被编程。在一些实施例中，联动编程脉冲是盲编程脉冲。盲编程脉冲可编程随机阈值电压分布(例如SLC/MLC/TLC分布)而不进行编程-校验，这可将虚设数据编程的tPROG减少到单个脉冲。即使弃用字线群组包含单个字线，也存在性能改进，因为仅需要单个编程脉冲来弃用跨所有子块的单个字线，而不是编程脉冲的数目等于子块的数目。在上文参考图1到3描述且将在下文参考图5描述关于操作410到430的进一步细节。

图5是根据本公开的一些实施例的其中用虚设数据同时编程弃用字线单元的存储器装置500的框图。如所示出，存储器装置500包含数个字线，包含字线510-1到510-9。尽管示出9个字线，但字线的数目不应被视为具限制性。存储器装置500进一步包含数个子块，包含子块SB₀ 520-1到SB₃ 520-4。尽管示出4个子块，但子块的数目不应被视为具限制性。

在此说明性实例中，字线510-1到510-6对应于作用中或数据字线，而字线510-7到510-9对应于弃用字线。如所示出，将联动编程脉冲530施加到连接到弃用字线510-7到510-9的单元。在一些实施例中，联动编程脉冲530具有范围从约15V到约25V的振幅。在一些实施例中，联动编程脉冲530具有范围从约18V到约20V的振幅。在一些实施例中，联动编程脉冲530具有范围从约20微秒到约40微秒的脉冲宽度。在一些实施例中，联动编程脉冲530具有范围从约25微秒到约35微秒的脉冲宽度。

可通过本地媒体控制器(例如图1A的本地媒体控制器115)将联动编程脉冲530施加到弃用字线510-7到510-9，以跨至少子块SB₀ 520-1到SB₃ 520-4，将虚设数据同时编程到连接到弃用字线510-7到510-9的单元上。举例来说，联动编程脉冲530可为随机地编程分布而不需要编程-校验的盲编程脉冲。也就是说，用于利用联动编程脉冲530相对于弃用字线510-7到510-9同时编程虚设数据的tPROG为1。相比之下，用于利用独立编程脉冲相对于弃用字线510-7到510-9循序编程虚设数据的tPROG为12(即，跨4个子块的3个字线)。因此，相比于在每字线和每子块基础上(例如使用个别独立命令)相对于弃用字线510-7到510-9循序编程虚设数据，同时跨所述子块(例如使用单个命令)相对于弃用字线510-7到510-9同时编程虚设数据产生改进的效率和性能。

图6示出计算机系统600的实例机器，所述实例机器内可执行用于致使所述机器执行本文中所论述的方法中的任何一或多种的一组指令。在一些实施例中，计算机系统600可对应于包含、耦合到或利用存储器子系统(例如，图1A的存储器子系统110)的主机系统(例如，图1A的主机系统120)，或可用于执行控制器的操作(例如，运行操作系统以执行对应于图1A的CP组件137的操作)。在替代性实施例中，机器可连接(例如连网)到LAN、内联网、外联网和/或因特网中的其它机器。机器可作为对等(或分布式)网络环境中的对等机器或作为云计算基础设施或环境中的服务器或客户端机器而以客户端-服务器网络环境中的服务器或客户端机器的容量进行操作。

所述机器可为个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、存储器蜂窝式电话、网络设备、服务器、网络路由器、交换机或桥接器，或能够(依序或以其它方式)执行指定要由所述机器采取的动作的指令集的任何机器。另外，尽管说明单个机器，但还应认为术语“机器”包含机器的任何集合，所述集合单独地或共同地执行一(或多)个指令集以进行本文中所论述的方法中的任何一或多种。

实例计算机系统600包含处理装置602、主存储器604(例如，只读存储器(ROM)、快闪存储器、动态随机存取存储器(DRAM)，例如同步DRAM(SDRAM)或RDRAM等)、静态存储器606(例如，快闪存储器、静态随机存取存储器(SRAM)等)和数据存储系统618，前述经由总线630彼此通信。

处理装置602表示一或多个通用处理装置，例如，微处理器、中央处理单元，或类似者。更特定来说，处理装置可以是复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器或实施其它指令集的处理器，或实施指令集的组合的处理器。处理装置602也可以是一或多个专用处理装置，例如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器或类似物。处理装置602被配置成执行用于执行本文所论述的操作和步骤的指令626。计算机系统600可进一步包括用以经由网络620通信的网络接口装置608。

数据存储系统618可包含机器可读存储媒体624(也称为计算机可读媒体)，其上存储有一或多组指令626或体现本文中所描述的方法或功能中的任何一或多种的软件。指令626还可在其由计算机系统600执行期间完全或至少部分地驻存在主存储器604内和/或处理装置602内，主存储器604和处理装置602也构成机器可读存储媒体。机器可读存储媒体624、数据存储系统618和/或主存储器604可对应于图1A的存储器子系统110。

在一个实施例中，指令626包含用以实施对应于CP组件(例如，图1A的CP组件137)的功能的指令。虽然在实例实施例中将机器可读存储媒体624示出为单个媒体，但术语“机器可读存储媒体”应被认为包含存储一或多组指令的单个媒体或多个媒体。术语“机器可读存储媒体”还应被认为包含能够存储或编码供机器执行的指令集合且致使机器执行本公开的方法中的任何一种或多种的任何媒体。因此，应认为术语“计算机可读存储媒体”包含但不限于固态存储器、光学媒体和磁性媒体。

已在针对计算机存储器内的数据位的操作的算法和符号表示方面呈现了先前详细描述的一些部分。这些算法描述和表示是数据处理领域的技术人员用以将其工作的主旨最有效地传达给所属领域的其他技术人员的方式。在本文中，且一般将算法构想为产生所要结果的操作的自洽序列。操作是要求对物理量进行物理操纵的操作。通常(但未必)，这些量采用能够存储、组合、比较以及以其它方式操纵的电或磁信号的形式。已经证实，主要出于常用的原因，将这些信号称为位、值、元素、符号、字符、项、编号等等有时是便利的。

然而，应牢记，所有这些和类似术语将与适当物理量相关联，且仅仅为应用于这些量的便利标记。本公开可指将计算机系统的寄存器和存储器内的表示为物理(电子)量的数据操控和变换为计算机系统存储器或寄存器或其它这类信息存储系统内的类似地表示为物理量的其它数据的计算机系统或类似电子计算装置的动作和过程。

本公开还涉及用于执行本文中的操作的设备。这一设备可以出于所需目的而专门构造，或其可包含通过存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。此类计算机程序可存储在计算机可读存储媒体中，例如任何类型的盘(包含软盘、光盘、CD-ROM和磁性光盘)、只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、磁卡或光卡，或适合于存储电子指令的任何类型的媒体，其各自耦合到计算机系统总线。

本文中呈现的算法和显示器在本质上并不与任何特定计算机或其它设备相关。各种通用系统可以与根据本文中的教示的程序一起使用，或可以证明构造用以执行所述方法更加专用的设备是方便的。将如下文描述中所阐述的那样来呈现各种这些系统的结构。另外，未参考任何特定编程语言来描述本公开。应了解，可使用各种编程语言来实施如本文中所描述的本公开的教示内容。

本公开可提供为计算机程序产品或软件，其可包含在其上存储有可用于编程计算机系统(或其它电子装置)以执行根据本公开的过程的指令的机器可读媒体。机器可读媒体包含用于以机器(例如，计算机)可读的形式存储信息的任何机构。在一些实施例中，机器可读(例如，计算机可读)媒体包含机器(例如，计算机)可读存储媒体，例如只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储媒体、光学存储媒体、快闪存储器组件等。

在前述说明书中，本公开的实施例已经参照其特定实例实施例进行描述。将显而易见的是，可在不脱离如所附权利要求书中阐述的本公开的实施例的更广精神和范围的情况下对本公开进行各种修改。因此，应在说明性意义上而非限制性意义上看待说明书及图式。

Claims (20)

1.一种存储器装置，其包括：

存储器阵列，其包括多个字线；以及

控制逻辑，其以可操作方式与所述存储器阵列耦合，用以执行包括以下各项的操作：

识别所述存储器阵列的一组单元来弃用，所述组单元对应于所述多个字线的弃用字线群组；

产生虚设数据以编程在所述组单元上；以及

通过致使联动编程脉冲施加到所述组单元，来用所述虚设数据同时编程所述组单元。

2.根据权利要求1所述的存储器装置，其中所述联动编程脉冲是盲编程脉冲。

3.根据权利要求1所述的存储器装置，其中所述存储器阵列进一步包括一组子块，且其中用所述虚设数据同时编程所述组单元进一步包括跨所述组子块的每一子块同时编程所述组单元。

4.根据权利要求1所述的存储器装置，其中识别所述组单元包括接收一组命令。

5.根据权利要求4所述的存储器装置，其中所述组命令界定所述弃用字线群组的初始页和最终页。

6.根据权利要求1所述的存储器装置，其中产生所述虚设数据包括产生一组随机数据。

7.根据权利要求1所述的存储器装置，其中所述存储器装置包括三维3D替换栅极存储器装置。

8.一种方法，其包括：

通过处理装置，识别存储器装置的存储器阵列的一组单元来弃用，所述组单元对应于所述存储器阵列的多个字线的弃用字线群组；

通过所述处理装置，获得虚设数据以编程在所述组单元上；以及

通过所述处理装置，通过致使联动编程脉冲施加到所述组单元，来用所述虚设数据同时编程所述组单元。

9.根据权利要求8所述的方法，其中所述联动编程脉冲是盲编程脉冲。

10.根据权利要求8所述的方法，其中所述存储器阵列进一步包括一组子块，且其中用所述虚设数据来同时编程所述组单元进一步包括跨所述组子块的每一子块同时编程所述组单元。

11.根据权利要求8所述的方法，其中识别所述组单元包括接收一组命令。

12.根据权利要求11所述的方法，其中所述组命令界定所述弃用字线群组的初始页和最终页。

13.根据权利要求8所述的方法，其中产生所述虚设数据包括产生一组随机数据。

14.根据权利要求8所述的方法，其中所述存储器装置包括三维3D替换栅极存储器装置。

15.一种非暂时性计算机可读存储媒体，其包括指令，所述指令当由处理装置执行时，致使所述处理装置执行包括以下各项的操作：

确定存储器阵列的一组单元将用虚设数据来编程，所述组单元对应于多个字线的弃用字线群组；

获得所述虚设数据；以及

通过致使联动编程脉冲施加到所述组单元，来用所述虚设数据同时编程所述组单元，其中所述联动编程脉冲是盲编程脉冲。

16.根据权利要求15所述的非暂时性计算机可读存储媒体，其中所述存储器阵列进一步包括一组子块。

17.根据权利要求16所述的非暂时性计算机可读存储媒体，其中用所述虚设数据同时编程所述组单元进一步包括跨所述组子块的每一子块同时编程所述组单元。

18.根据权利要求15所述的非暂时性计算机可读存储媒体，其中所述操作进一步包括识别所述弃用字线群组的初始页和最终页。

19.根据权利要求15所述的非暂时性计算机可读存储媒体，其中获得所述虚设数据包括产生对应于所述虚设数据的一组随机数据。

20.根据权利要求15所述的非暂时性计算机可读存储媒体，其中所述存储器装置包括三维3D替换栅极存储器装置。

Images