CN115376589A

CN115376589A - 存储器编程操作中的覆写模式

Info

Publication number: CN115376589A
Application number: CN202210546665.7A
Authority: CN
Inventors: T·O·伊瓦萨基; K·坦派罗; J·黄; L·C·米兰达; 宁涉洋
Original assignee: Micron Technology Inc
Current assignee: Micron Technology Inc
Priority date: 2021-05-19
Filing date: 2022-05-18
Publication date: 2022-11-22
Also published as: US11749346B2; US20220375525A1

Abstract

描述用于在覆写模式中执行存储器编程操作的系统和方法。实例存储器装置包括：存储器阵列，其包括电耦合到多个字线和多个位线的多个存储器单元；和控制器，其耦合到所述存储器阵列，所述控制器执行包括以下各项的操作：响应于识别将由所述存储器阵列的一部分存储的第一数据项，致使执行第一存储器编程操作以将所述存储器阵列的所述部分包括的存储器单元集编程到第一目标阈值电压；和响应于识别将由所述存储器阵列的所述部分存储的第二数据项，致使执行第二存储器编程操作以将所述存储器单元集编程到超过所述第一目标阈值电压的第二目标阈值电压。

Description

存储器编程操作中的覆写模式

技术领域

本公开的实施例大体上涉及存储器子系统，且更具体来说，涉及实施存储器编程操作中的覆写模式。

背景技术

存储器子系统可以包含存储数据的一或多个存储器装置。存储器装置可为例如非易失性存储器装置和易失性存储器装置。一般来说，主机系统可利用存储器子系统以在存储器装置处存储数据且从存储器装置检索数据。

发明内容

附图说明

根据下文提供的具体实施方式和本公开的各种实施例的附图将更加充分地理解本公开。

图1说明根据本公开的一些实施例的包含存储器子系统的实例计算系统。

图2是根据实施例的与存储器子系统的存储器子系统控制器通信的存储器装置的框图。

图3A示意性地说明布置于存储器装置中的存储器单元集。

图3B示意性地说明源极-漏极电流对用于两个存储器单元的控制栅极电压的相依性。

图3C示意性地说明用于存储器单元的阈值控制栅极电压的实例分布。

图4示意性地说明实例存储器阵列。

图5示意性地说明根据本公开的方面操作的实例存储器装置。

图6示意性地说明根据本公开的方面的由相对于存储器装置的一部分依序执行的直接覆写操作产生的实例阈值电压分布。

图7说明在通过本公开的系统和方法执行的编程操作期间施加到存储器阵列的部分的实例电压波形。

图8示意性地说明根据本公开的方面的由相对于存储器装置的一部分执行的编程操作产生的阈值电压分布。

图9是根据本公开的实施例的在覆写模式中执行存储器编程操作的实例方法的流程图。

图10是根据本公开的实施例的在覆写模式中执行存储器编程操作的实例方法的流程图。

图11是其中可操作本公开的实施例的实例计算机系统的框图。

具体实施方式

本公开的方面针对于实施存储器编程操作中的覆写模式。一或多个存储器装置可为存储器子系统的一部分，其可为存储装置、存储器模块或存储装置与存储器模块的混合。下文结合图1描述存储装置和存储器模块的实例。一般来说，主机系统可利用包含一或多个组件(例如存储数据的存储器装置)的存储器子系统。主机系统可提供数据以存储于存储器子系统处，且可请求从存储器子系统检索数据。

存储器子系统可以包含高密度非易失性存储器装置，其中当没有电力被供应到存储器装置时需要数据的保持。非易失性存储器装置的一个实例为“与非”(NAND)存储器装置。下文结合图1描述非易失性存储器装置的其它实例。非易失性存储器装置是一或多个裸片的封装。每一裸片可包含两个或更多个平面。对于一些类型的非易失性存储器装置(例如，NAND装置)，每个平面包含物理块的集合。在一些实施方案中，每一块可包含多个子块。每一平面承载形成到硅晶片上并且通过被称为字线和位线的导体连结的存储器单元矩阵，使得字线连结形成存储器单元矩阵的行的多个存储器单元，而位线连结形成存储器单元矩阵的列的多个存储器单元。

取决于单元类型，每一存储器单元可存储一或多个二进制信息位，且具有与正存储的位数相关的各种逻辑状态。逻辑状态可以由二进制值(例如，“0”和“1”或这类值的组合)表示。可在单个操作中例如通过选择连续位线一起编程称为存储器页的存储器单元集。

可响应于从主机接收到写入命令而执行的存储器单元编程操作可涉及将编程电压脉冲依序施加到所选择的字线。在一些实施方案中，编程脉冲电压可从初始电压值(例如，0V)依序斜升到最终电压值(例如，V_MAX)。可在编程操作期间在小于编程电压的特定电压(例如通过电压)处对未被选的字线加偏压。

在说明性实例中，一系列具有递增量值(例如，递增预定义的脉冲步长)的高振幅电压电平脉冲施加到与一或多个存储器单元连接的字线，所述一或多个存储器单元经连接以将电压电平逐渐升高到目标编程电平。将所述系列的递增电压编程脉冲施加到所选字线以增加连接到所述字线的存储器单元的电荷电平，且进而增加其阈值电压。在每一编程脉冲之后，或在数个编程脉冲之后，可执行编程验证操作以确定一或多个存储器单元的阈值电压是否已增加到所要编程电平。

在各种常规实施方案中，在新值可存储于先前编程的存储器单元中之前，应通过从存储器单元去除所有电荷来擦除存储器单元。此外，对于许多类型的存储器装置，擦除操作的时延超过写入操作的时延。

本公开的实施方案通过在存储器装置上无中介擦除操作的情况下执行顺序编程操作来解决各种常见技术的上文提到的缺陷和其它缺陷。在说明性实例中，每个后续编程操作可将所选存储器单元充电到较高阈值电压值，因此产生围绕较高阈值电压值的新阈值电压分布，且相对于先前产生的阈值电压分布不执行中介擦除操作。如本文中在下文更详细地描述，这类编程操作可在需要执行擦除操作以从受影响的存储器单元去除所有电荷之前，响应于接收到关于存储器装置的同一方位的一系列编程命令而重复数次，只要存储器装置的存储媒体和电路将容纳递增阈值电压电平即可。

各种编程技术可用以实施上文所描述的直接覆写操作。举例来说，如本文中在下文更详细描述，编程操作可涉及在将一或多个编程脉冲施加到所选字线时，基于对应存储器单元的电荷电平来选择性禁止位线。

虽然本文所描述的实例涉及单层层级单元(SLC)编程，但在各种其它实施方案中，可实施用于编程n个存储器单元以每单元存储两个或更多个位的类似技术。

因此，此方法的优点包含但不限于通过消除至少一些中介擦除操作来提高存储器写入操作的效率，因此显著减小编程操作的时延，同时还减小媒体管理操作的频率。

图1说明根据本公开的一些实施例的包含存储器子系统110的实例计算系统100。存储器子系统110可包含媒体，例如一或多个易失性存储器装置(例如，存储器装置140)、一或多个非易失性存储器装置(例如，存储器装置130)或此类的组合。

存储器子系统110可为存储装置、存储器模块，或存储装置和存储器模块的混合。存储装置的实例包含固态驱动器(SSD)、快闪驱动器、通用串行总线(USB)快闪驱动器、嵌入式多媒体控制器(eMMC)驱动器、通用快闪存储器(UFS)驱动器、安全数字(SD)和硬盘驱动器(HDD)。存储器模块的实例包含双列直插式存储器模块(DIMM)、小外形DIMM(SO-DIMM)，以及各种类型的非易失性双列直插式存储器模块(NVDIMM)。

计算系统100可以是计算装置，例如台式计算机、手提式计算机、网络服务器、移动装置、运载工具(例如，飞机、无人机、火车、汽车或其它运输工具)、支持物联网(IoT)的装置、嵌入式计算机(例如，包含在运载工具、工业设备或联网市售装置中的计算机)，或这类包含存储器和处理装置的计算装置。

计算系统100可包含耦合到一或多个存储器子系统110的主机系统120。在一些实施例中，主机系统120耦合到不同类型的存储器子系统110。图1说明耦合到一个存储器子系统110的主机系统120的一个实例。如本文中所使用，“耦合到”或“与……耦合”通常是指组件之间的连接，其可以是间接通信连接或直接通信连接(例如不具有介入组件)，无论有线或无线，包含例如电连接、光学连接、磁连接等连接。

主机系统120可包含处理器芯片组和由所述处理器芯片组执行的软件堆栈。处理器芯片组可包含一或多个核心、一或多个高速缓存器、存储器控制器(例如，NVDIMM控制器)，和存储协议控制器(例如，PCIe控制器、SATA控制器)。主机系统120使用例如存储器子系统110将数据写入到存储器子系统110并从存储器子系统110读取数据。

主机系统120可经由物理主机接口耦合到存储器子系统110。物理主机接口的实例包含但不限于串行高级技术附件(SATA)接口、外围组件互连高速(PCIe)接口、通用串行总线(USB)接口、光纤通道、串行连接的SCSI(SAS)、双数据速率(DDR)存储器总线、小型计算机系统接口(SCSI)、双列直插式存储器模块(DIMM)接口(例如，支持双数据速率(DDR)的DIMM套接接口)等。物理主机接口可用于在主机系统120与存储器子系统110之间发射数据。当存储器子系统110通过物理主机接口(例如，PCIe总线)与主机系统120耦合时，主机系统120可进一步利用NVM高速(NVMe)接口来存取存储器组件(例如，存储器装置130)。物理主机接口可提供用于在存储器子系统110与主机系统120之间传送控制、地址、数据和其它信号的接口。图1说明作为实例的存储器子系统110。一般来说，主机系统120可经由同一通信连接、多个单独通信连接和/或通信连接的组合存取多个存储器子系统。

存储器装置130、140可包含不同类型的非易失性存储器装置和/或易失性存储器装置的任何组合。易失性存储器装置(例如，存储器装置140)可以是但不限于随机存取存储器(RAM)，例如动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM)。

非易失性存储器装置(例如，存储器装置130)的一些实例包含“与非”(NAND)型快闪存储器和就地写入存储器，例如三维交叉点(“3D交叉点”)存储器装置，其为非易失性存储器单元的交叉点阵列。非易失性存储器的交叉点阵列可结合可堆叠交叉网格化数据存取阵列而基于体电阻的改变来进行位存储。另外，与许多基于闪存的存储器对比，交叉点非易失性存储器可执行就地写入操作，其中可在不预先擦除非易失性存储器单元的情况下对非易失性存储器单元进行编程。NAND型快闪存储器包含例如二维NAND(2D NAND)和三维NAND(3D NAND)。

存储器装置130中的每一个可包含一或多个存储器单元阵列。一种类型的存储器单元，例如，单层层级单元(SLC)可每单元存储一个位。其它类型的存储器单元(例如多层层级单元(MLC)、三层层级单元(TLC)、四层层级单元(QLC)和五到层层级单元(PLC))可每单元存储多个位。在一些实施例中，存储器装置130中的每一个可包含一或多个存储器单元阵列，例如SLC、MLC、TLC、QLC或此类存储器单元阵列的任何组合。在一些实施例中，特定存储器装置可包含存储器单元的SLC部分、MLC部分、TLC部分、QLC部分或PLC部分。存储器装置130的存储器单元可分组为页，所述页可指用于存储数据的存储器装置的逻辑单元。对于一些类型的存储器(例如，NAND)，页可进行分组以形成块。

虽然描述了非易失性存储器组件，例如3D交叉点非易失性存储器单元阵列和NAND型快闪存储器(例如，2D NAND、3D NAND)，但存储器装置130可基于任何其它类型的非易失性存储器，例如只读存储器(ROM)、相变存储器(PCM)、自选存储器、其它基于硫属化物的存储器、铁电晶体管随机存取存储器(FeTRAM)、铁电随机存取存储器(FeRAM)、磁随机存取存储器(MRAM)、自旋转移力矩(STT)-MRAM、导电桥接RAM(CBRAM)、电阻性随机存取存储器(RRAM)、基于氧化物的RRAM(OxRAM)、或非(NOR)快闪存储器、电可擦除可编程只读存储器(EEPROM)。

存储器子系统控制器115(为简单起见，控制器115)可与存储器装置130通信以进行操作，例如在存储器装置130处读取数据、写入数据或擦除数据和其它此类操作。存储器子系统控制器115可以包含硬件，例如一或多个集成电路和/或离散组件、缓冲存储器或其组合。硬件可包含具有专用(即，硬译码)逻辑的数字电路系统以执行本文所描述的操作。存储器子系统控制器115可以是微控制器、专用逻辑电路系统(例如，现场可编程门阵列(FPGA)、专用集成电路(ASIC)等)，或其它合适的处理器。

存储器子系统控制器115可为处理装置，其包含配置成执行存储在本地存储器119中的指令的一或多个处理器(例如，处理器117)。在所说明的实例中，存储器子系统控制器115的本地存储器119包含配置成存储指令的嵌入式存储器，所述指令用于执行控制存储器子系统110的操作(包含处置存储器子系统110与主机系统120之间的通信)的各种过程、操作、逻辑流程和例程。

在一些实施例中，本地存储器119可包含存储存储器指针、提取的数据等的存储器寄存器。本地存储器119还可包含用于存储微码的只读存储器(ROM)。虽然在图1中的实例存储器子系统110已说明为包含存储器子系统控制器115，但在本公开的另一个实施例中，存储器子系统110不包含存储器子系统控制器115，而是替代地可依靠外部控制(例如，由外部主机或由与存储器子系统分开的处理器或控制器提供)。

通常，存储器子系统控制器115可从主机系统120接收命令或操作，且可将所述命令或操作转换为指令或适当命令来实现对存储器装置130的所要存取。存储器子系统控制器115可负责其它操作，例如耗损均衡操作、垃圾收集操作、错误检测及错误校正码(ECC)操作、加密操作、高速缓存操作，及与存储器装置130相关联的逻辑地址(如，逻辑块地址(LBA)、名称空间)与物理地址(例如，物理块地址)之间的地址转换。存储器子系统控制器115可进一步包含主机接口电路系统以经由物理主机接口与主机系统120通信。主机接口电路系统可以将从主机系统接收到的命令转换成存取存储器装置130的命令指令，以及将与存储器装置130相关联的响应转换成用于主机系统120的信息。

存储器子系统110还可包含未说明的额外电路系统或组件。在一些实施例中，存储器子系统110可以包含高速缓存或缓冲器(例如，DRAM)和地址电路系统(例如，行解码器和列解码器)，其可从存储器子系统控制器115接收地址且对地址进行解码以存取存储器装置130。

在一些实施例中，存储器装置130包含本地媒体控制器135，其结合存储器子系统控制器115操作以在存储器装置130的一或多个存储器单元上执行操作。外部控制器(例如，存储器系统控制器115)可在外部管理存储器装置130(例如，对存储器装置130执行媒体管理操作)。在一些实施例中，存储器子系统110为受管理存储器装置，其包含具有裸片上的控制逻辑(例如，本地媒体控制器135)和用于相同存储器装置封装内的媒体管理的控制器(例如，存储器子系统控制器115)的原始存储器装置130。受管理存储器装置的实例是受管理NAND(MNAND)装置。

在一个实施例中，存储器子系统110包含存储器接口组件113。存储器接口组件113负责处理存储器子系统控制器115与存储器子系统110的存储器装置(例如，存储器装置130)的交互。举例来说，存储器接口组件113可将与从主机系统120接收的请求相对应的存储器存取命令发送到存储器装置130，所述存储器存取命令例如编程命令、读取命令或其它命令。另外，存储器接口组件113可从存储器装置130接收数据，例如响应于读取命令或成功执行编程命令的确认而检索的数据。举例来说，存储器子系统控制器115可以包含处理器117(处理装置)，其被配置成执行存储在本地存储器119中的指令以用于执行本文中所描述的操作。

在一个实施例中，存储器装置130包含配置成响应于从存储器接口113接收到存储器存取命令而实行对应存储器存取操作的编程管理器134。在一些实施例中，本地媒体控制器135包含编程管理器134的至少一部分并且被配置成执行本文中所描述的功能性。在一些实施例中，使用固件、硬件组件或上述组合在存储器装置130上实施编程管理器134。在一个实施例中，编程管理器134从例如存储器接口113的请求者接收对将数据编程到存储器装置130的存储器阵列的请求。存储器阵列可包含形成于字线和位线的相交点处的存储器单元阵列。在一个实施例中，举例来说，存储器单元分组成块，所述块可进一步划分成子块，其中跨数个子块共享给定字线。在一个实施例中，每个子块对应于存储器阵列中的单独平面。与子块内的字线相关联的存储器单元群组被称为物理页。

在各种实施例中，存储器阵列可包含多个部分，包含例如其中子块被配置成SLC存储器的一或多个部分和/或其中子块被配置成多层层级单元(MLC)存储器(即，包含可每单元存储两个或更多个信息位的存储器单元，例如TLC单元)的一或多个部分。TLC存储器中的存储器单元的电压电平形成一组8个编程分布，其表示存储在每一存储器单元中的三个位的8个不同组合。取决于其如何配置，一个子块中的每一物理页可包含多个页类型。举例来说，由单层层级单元(SLC)形成的物理页具有称为下部逻辑页(LP)的单个页类型。多层层级单元(MLC)物理页类型可包含LP和上部逻辑页(UP)，TLC物理页类型为LP、UP和额外逻辑页(XP)，且QLC物理页类型为LP、UP、XP和顶部逻辑页(TP)。举例来说，由QLC存储器类型的存储器单元形成的物理页可以具有总共四个逻辑页，其中每一逻辑页可以存储不同于存储在与所述物理页相关联的其它逻辑页中的数据的数据。

在说明性实例中，编程管理器134可接收将被编程到存储器装置130的数据。作为响应，编程管理器134可执行编程操作以将每一存储器单元编程到所要编程电平。在另一说明性实例中，编程管理器134可依序接收将被编程到存储器装置130的同一方位的数个数据项。在一个实施例中，编程管理器134可依序执行编程操作以将所接收的数据项存储于指定方位处且在存储器装置上无中介擦除操作。在说明性实例中，每个后续编程操作可将所选存储器单元充电到较高阈值电压值，因此产生围绕较高阈值电压值的新阈值电压分布，且相对于先前产生的阈值电压分布不执行中介擦除操作。如本文中在下文更详细描述，这类编程操作可在需要执行擦除操作以从受影响的存储器单元去除所有电荷之前，响应于接收到将存储于存储器装置的同一方位处的一系列数据项而重复数次，只要存储器装置的存储媒体和电路将容纳递增阈值电压电平即可。

图2是根据实施例的呈存储器装置130形式的第一设备与呈存储器子系统的存储器子系统控制器115(例如，图1的存储器子系统110)形式的第二设备通信的简化框图。电子系统的一些实例包含个人计算机、个人数字助理(PDA)、数码相机、数字媒体播放器、数字记录器、游戏、电气设备、交通工具、无线装置、移动电话及类似者。存储器子系统控制器115(例如，存储器装置130外部的控制器)可为存储器控制器或其它外部主机装置。

存储器装置130包含以行和列逻辑地布置的存储器单元阵列104。逻辑行的存储器单元通常连接到同一存取线(例如，字线)，而逻辑列的存储器单元通常选择性地连接到同一数据线(例如，位线)。单个存取线可与超过一个逻辑行的存储器单元相关联，且单个数据线可与超过一个逻辑列相关联。存储器单元阵列104的至少一部分的存储器单元(图2中未示出)能够被编程到至少两个目标数据状态中的一个。

提供行解码电路系统108和列解码电路系统111以对地址信号进行解码。接收地址信号并对地址信号进行解码以存取存储器单元阵列204。存储器装置130还包含输入/输出(I/O)控制电路系统112，其用以管理命令、地址和数据到存储器装置130的输入以及数据和状态信息从存储器装置130的输出。地址寄存器114与I/O控制电路系统112和行解码电路系统108和列解码电路系统111通信以在解码之前锁存地址信号。命令寄存器124与I/O控制电路系统112和本地媒体控制器135通信以锁存传入命令。

控制器(例如，在存储器装置130内部的本地媒体控制器135)响应于命令而控制对存储器单元阵列104的存取并且产生外部存储器子系统控制器115的状态信息，即，本地媒体控制器135被配置成对存储器单元阵列204执行存取操作(例如，读取操作、编程操作和/或擦除操作)。本地媒体控制器135与行解码电路系统108和列解码电路系统111通信，以响应于地址而控制行解码电路系统108和列解码电路系统111。在一个实施例中，本地媒体控制器135包含编程管理器134，其可相对于存储器装置130实施存储器编程操作，如本文中所描述。

本地媒体控制器135还与高速缓冲寄存器218通信。高速缓冲寄存器118锁存如由本地媒体控制器135引导的传入或传出数据以暂时存储数据，同时存储器单元阵列104正忙于分别写入或读取其它数据。在编程操作(例如，写入操作)期间，可将数据从高速缓冲寄存器118传递到数据寄存器121以传送到存储器单元阵列204；接着可将新数据从I/O控制电路系统212锁存于高速缓冲寄存器118中。在读取操作期间，数据可从高速缓冲寄存器118传送到I/O控制电路系统112以用于输出到存储器子系统控制器115；接着可将新数据从数据寄存器121传送到高速缓冲寄存器218。高速缓冲寄存器118和/或数据寄存器121可形成存储器装置130的页缓冲器(例如，可形成其部分)。页缓冲器可另外包含感测装置(图2中未示出)，其用以例如通过感测连接到存储器单元阵列204的存储器单元的数据线的状态来感测所述存储器单元的数据状态。状态寄存器122可与I/O控制电路系统112和本地存储器控制器135通信以锁存状态信息以用于输出到存储器子系统控制器115。

存储器装置130经由控制链路132从本地媒体控制器135接收存储器子系统控制器115处的控制信号。举例来说，控制信号可包含芯片启用信号CE#、命令锁存启用信号CLE、地址锁存启用信号ALE、写入启用信号WE#、读取启用信号RE#和写入保护信号WP#。取决于存储器装置130的性质，可另外经由控制链路132接收额外或替代性控制信号(未示出)。在一个实施例中，存储器装置130通过多路复用的输入/输出(I/O)总线136从存储器子系统控制器115接收命令信号(其表示命令)、地址信号(其表示地址)和数据信号(其表示数据)，并且通过I/O总线136将数据输出到存储器子系统控制器115。

举例来说，可在I/O控制电路系统112处经由I/O总线136的输入/输出(I/O)引脚[7:0]接收命令并且接着可将所述命令写入到命令寄存器224中。可在I/O控制电路系统112处经由I/O总线136的输入/输出(I/O)引脚[7:0]接收地址并且接着可将所述地址写入到地址寄存器214中。可在I/O控制电路系统112处经由用于8位装置的输入/输出(I/O)引脚[7:0]或用于16位装置的输入/输出(I/O)引脚[15:0]接收数据并且接着可将所述数据写入到高速缓冲寄存器218中。随后可将数据写入到数据寄存器121中以用于编程存储器单元阵列204。

在实施例中，可省略高速缓冲寄存器118，且可将数据直接写入到数据寄存器220中。还可通过用于8位装置的输入/输出(I/O)引脚[7:0]或用于16位装置的输入/输出(I/O)引脚[15:0]输出数据。虽然可参考I/O引脚，但其可包含实现通过外部装置(例如，存储器子系统控制器115)电连接到存储器装置130的任何导电节点，例如常用的导电衬垫或导电凸块。

在一些实施方案中，可提供额外电路系统和信号，且图2的存储器装置130已简化。应认识到，参考图2所描述的各种块组件的功能性可不必与集成电路装置的不同组件或组件部分分离。举例来说，集成电路装置的单个组件或组件部分可适于执行图2的多于一个块组件的功能性。替代地，可组合集成电路装置的一或多个组件或组件部分以进行图2的单个块组件的功能。此外，尽管根据各种信号的接收和输出的流行惯例描述了特定I/O引脚，但应注意，可在各种实施例中使用I/O引脚(或其它I/O节点结构)的其它组合或其它数目个I/O引脚(或其它I/O节点结构)。

存储器子系统100的一或多个存储器装置可例如由利用构建在半导体芯片上的晶体管阵列的NAND存储器装置表示。如图3A中示意性所示，存储器装置的存储器单元可以是晶体管，例如金属氧化物半导体场效应晶体管(MOSFET)，其具有源(S)电极和漏(D)电极以使电流从中通过。源电极和漏电极可连接到导电位位线(BL)，所述导电位线可由多个存储器单元共享。存储器装置可包含连接到多个字线(WL)和多个位线(BL)的阵列或存储器单元，如通过图4示意性地说明。存储器装置可进一步包含用于选择性地将WL和BL耦合到提供控制栅极和源极-漏极信号的电压源的电路系统，其出于清楚和简明起见从图4中省略。

再次参考图3A，存储器单元302和304可分别连接到相同的位线N和两个不同的导电字线M和M+1。存储器单元可进一步具有控制栅极(CG)电极以接收电压信号V_CG，从而控制在源电极与漏电极之间流动的电流的量值。更具体来说，可存在阈值控制栅极电压VT(在本文中也称为“阈值电压”或简称为“阈值”)，使得对于V_CG<V_T，源极-漏极电流可能较低，但是一旦控制栅极电压超过阈值电压，即V_CG>V_T，则所述电流可以实质上增加。同一存储器装置的晶体管可以通过其阈值电压的分布来表征，即P(V_T)＝dW/dV_T，因此dW＝P(V_T)dV_T表示任何给定晶体管的阈值电压在区间[V_T,V_T+dV_T]内的可能性。举例来说，图3B示意性地说明源极-漏极电流I_SD对用于具有不同阈值控制栅极电压的两个存储器单元，例如存储器单元302(实线)和存储器单元304(虚线)的控制栅极电压的依赖性。

为了使存储器单元为非易失性，单元可进一步配备有导电岛-电荷存储节点，其可通过绝缘层(在图3A中描绘为虚线区)与控制栅极、源电极和漏电极电隔离。响应于恰当选择的正(相对于源极电势)控制栅极电压V_CG，电荷存储节点可接收电荷Q，所述电荷甚至在存储器单元通电之后也可永久地存储于其上，且因此停止源极-漏极电流。电荷Q可影响阈值电压P(V_T,Q)的分布。通常，与不带电的电荷存储节点的分布P(V_T)相比，电荷Q的存在使阈值电压的分布朝向更高的电压移动。发生这种情况的原因是，可能需要更强的正控制栅极电压V_CG来克服电荷存储节点电荷Q的负电势。如果可以选择将电荷序列Q_k(其中1≤k≤2^N)的任何电荷编程(然后在读取操作期间进行检测)到存储器单元中，则存储器单元可用作N位存储器单元。电荷Q_k优选地被选择为彼此足够不同，以使得任何两个邻近的电压分布P(V_T,Q_k)和P(V_T,Q_k+1)不重叠而由谷值裕度分隔开，从而2^N个分布P(V_T,Q_k)与2^N-1个谷值裕度间隔开。

图3C示意性地说明通过将存储器单元编程为至少八个电荷状态而能够存储三位数据的存储器单元的阈值控制栅极电压的分布，所述至少八个电荷状态相差单元的电荷存储节点上的电荷量。图3C示出以2³-1＝7个谷值裕度VM_k分隔开的三层级单元(TLC)的2^N＝8个不同电荷状态的阈值电压P(V_T,Q_k)的分布。因此，编程成第k电荷状态(即，具有沉积在其充电存储节点上的电荷Q_k)的存储器单元可存储N位的特定组合(例如，对于N＝4，0110)。此电荷状态Q_k可以在读出操作期间通过检测出谷值裕度VM_k内的控制栅极电压V_CG足以使单元向源极-漏极电流开放而前一谷线容限VM_k-1内的控制栅极电压不足以使单元向源极-漏极电流开放而确定。

存储器装置可由存储器的每一单元所存储的位数分类。举例来说，单层级单元(SLC)存储器具有可各自存储一位数据(N＝1)的单元。多层级单元(MLC)存储器具有可各自存储最多两位数据(N＝2)的单元，三层级单元(TLC)存储器具有可各自存储最多三位数据(N＝3)的单元，并且四层级单元(QLC)存储器具有可各自存储最多四位数据(N＝4)的单元。一般来说，本文中所描述的操作可应用于具有N位(其中N>1)存储器单元的存储器装置。

举例来说，TLC可能够处于至少八个电荷状态Q_k中的一个(其中第一状态可以是不带电状态Q₁＝0)，其阈值电压分布由谷值裕度VM_k分隔开，可以用于读出存储在存储器单元中的数据。举例来说，如果在读取操作期间确定读取阈值电压处于2^N-1个谷值裕度的特定谷值裕度内，则可以确定存储器单元处于2^N个可能的电荷状态中的特定电荷状态。通过识别单元的右谷值裕度，可以确定其所有N位具有什么值。谷值裕度的标识符(例如其坐标，例如中心和宽度的位置)可以存储在存储器控制器215的读取水平阈值寄存器中。

如上文中所提及，存储器控制器215可以对存储器单元的状态进行编程，然后读取可以通过将存储器单元的读取阈值电压V_T与一或多个读取电平阈值进行比较来读取此状态。可在通过先前编程操作将存储器单元置于其带电状态中的一个中之后执行读取操作，所述先前编程操作可包含一或多个编程遍次。每一编程遍次会将适当编程电压施加到给定字线，以便将适当电荷放置在连接到字线的存储器单元的电荷存储节点上。

编程操作涉及施加到所选择的(目标)字线(即，电耦合到目标存储器单元的字线)的编程电压脉冲序列。再次参考图3A，存储器单元的源(S)电极和漏(D)电极可连接到被多个存储器单元共享的导电位线。编程操作将经由对应字线(WL)将编程电压脉冲序列施加到控制栅极(CG)。每一编程电压脉冲将感应将电子拉动到电荷存储节点上的电场。在将每一编程脉冲施加到所选字线之后，可通过读取存储器单元来执行验证操作，以便确定存储器单元的阈值电压V_T是否已达到所要值(电压验证电平)。如果存储器单元的阈值电压V_T已达到与所要状态相关联的验证电压，那么存储器单元所连接的位线可在编程禁止电压下偏置，因此禁止耦合到位线的存储器单元进一步编程，即，以防止存储器单元的阈值电压V_T响应于施加到所选字线的后续编程脉冲进一步向上移位。

图5示意性地说明根据本公开的方面操作的实例存储器装置。如图5所示，实例存储器装置可包含存储器单元串，其包括共享共同支柱540、介电层550和存储层560的多个存储器单元505。每一存储器单元505可电耦合到对应字线520。选择栅极(图5中未示出)可控制支柱540到对应位线530的耦合。

如本文中在上文所提及，可在无中介擦除操作下执行直接覆写操作，以便提高效率并且减小时延。图6示意性地说明根据本公开的方面的由相对于存储器装置的一部分依序执行的直接覆写操作产生的实例阈值电压分布。在各种说明性实例中，存储器装置的所述部分可以由存储器单元的块或子块表示。

如图6所示，响应于接收到响应于接收到关于存储器阵列的同一方位的一系列编程命令而对存储器阵列600依序执行编程操作610A-610C。因此，编程操作610A通过产生对应于存储器单元的两个电荷状态(例如，分别为“1”和“0”)的电压分布616A和618A来将所选存储器单元充电到读取电平620A。下一编程操作(610B)通过产生对应于存储器单元的新电荷状态(例如，分别为“1”和“0”)的电压分布616B和618B来将所选存储器单元充电到读取电平620B。第三编程操作(610C)通过产生对应于存储器单元的新电荷状态(例如，分别为“1”和“0”)的电压分布616C和616C来将所选存储器单元充电到读取电平620C。

因此，每个后一编程操作610可相较于前一编程操作将所选存储器单元充电到较高阈值电压值，因此产生围绕较高阈值电压值620的新阈值电压分布616和618。这类方法有效地消除对相对于先前产生的阈值电压分布执行中介擦除操作的需求，原因是将供后一读取操作利用的阈值电压值将高于先前产生的电压分布的最高可能值。

因此，对于执行读取操作，存储器装置控制器将需要知道已由最后一个编程操作产生的电压分布的参数，即，划分对应于“1”和“0”逻辑电平的分布的谷值的位置。此位置可例如通过指示直接覆写序列内的最后一个编程操作的系列编号的整数(例如，针对包含擦除操作之前的三个编程操作的序列的0、1或2，如由图6所说明)经编码。

在一些实施方案中，将直接覆写序列内的最后一个编程操作的系列编号编码的额外元数据可存储于存储器装置的页缓冲器锁存器中，在常规实施方案中采用所述页缓冲器锁存器用于保存将写入到存储器装置的数据。在图6的说明性实例中，存储器装置配备有能够保存用于每一存储器单元的三个位的页缓冲器锁存器。由于在图6的实例编程操作序列中正在每单元仅编程一个位，因此可采用页缓冲器锁存器的剩余两个位用于存储直接覆写序列内的最后一个编程操作的系列编号。因此，为了执行后一读取操作，存储器装置控制器将检索存储于页缓冲器锁存器的与正被读取的存储器单元相关联的指定位(例如，图6的说明性实例中的三个页缓冲器锁存器位当中的两个)中的值，并且将利用检索的值确定划分对应于“1”和“0”逻辑电平的分布的谷值的位置。在说明性实例中，控制器可将直接覆写序列内的最后一个编程操作的系列编号的检索值与每个编程操作产生的阈值电压分布的宽度相乘，并且接着将结果值添加到第一读取电平(即，读取电平620A)的偏移，因此达到读取电平620A(针对直接覆写序列中的第一操作)、真实电平620B(针对直接覆写序列中的第二操作)或读取电平620C(针对直接覆写序列中的第三操作)。

如本文中在上文所提及，直接覆写操作可例如响应于依序接收到将存储于存储器装置的同一方位处的数据项而重复数次，只要存储器装置的存储媒体和电路将容纳递增阈值电压电平620即可。虽然图1的说明性实例示出在相应阈值电压电平620A-620C下操作的三个顺序编程操作610A-610B，但其它实施方案可在需要执行擦除操作以便擦除先前产生的所有阈值电压分布之前容纳更少或更高数目的依序执行的编程操作。

因此，通过可用阈值电压范围以及因此可容纳于可用阈值电压范围内的阈值电压分布的数目来确定可在需要擦除操作之前依序执行的编程操作的数目。因此，为了将单个直接覆写操作系列内的编程操作的数目达到最大，编程电压分布616A-616C和618A-618C的宽度应最小化为实际上可达到的最小值。如本文中在上文所提及，可使用各种编程技术实施上文所描述的直接覆写操作，只要可达成所要分布宽度即可。

在一些实施方案中，编程操作可涉及在将一或多个编程脉冲施加到所选字线时，基于对应存储器单元的电荷电平来选择性禁止位线，如由图7示意性地说明。因此，编程操作700可涉及将通过电压电平(例如，V_PASS)施加到存储器装置的多个字线的初始阶段710，接着是验证阶段715，其可涉及测量所得阈值电压电平，因此将受影响存储器单元分类成数个类别的一或多个读取操作，所述数个类别例如由图8所示的分别地“快速”类别810、“中等”类别820和“缓慢”类别830，其示意性地说明在编程操作700之前和之后的阈值电压分布，即分别为分布850A和850B。“快速”类别将包含具有超过高阈值电压电平PVb₁的阈值电压的存储器单元，“中等”类别将包含具有处于低阈值电压电平PVb₂和高阈值电压电平PVb₁之间的阈值电压的存储器单元，且“缓慢”类别将包含具有低于低阈值电压电平PVb₂的阈值电压的存储器单元，其中PVb₂<PVb₁。术语“快速”、“中等”和“缓慢”仅用于说明相应存储器单元相对于初始电压分布850A和目标电压分布850B的位置的目的(即，“快速”存储器单元位于更靠近分布850B处，而“缓慢”存储器单元位于更靠近分布850A处)。虽然图7的说明性实例基于达到两个预定义阈值电压电平中的一个而将所有存储器单元分类成三个类别，但在各种其它实施方案中，可利用不同数目的类别。

在验证阶段715之后，将递增电压电平V_PGM1<V_PGM2<V_PGM3处的一系列编程脉冲720施加到与待编程的存储器单元电耦合的所选(目标)字线，而未被选的字线保持在通过电压电平V_PASS处。在编程脉冲720期间，通过基于其阈值电压电平分类将禁止电压电平V_INH施加到位线来选择性地禁止位线。因此，在电压电平V_PGM2处的第二编程脉冲期间将禁止电压电平施加到“快速”位线(即，耦合到具有超过高阈值电压电平PVb₁的阈值电压的存储器单元的位线)，并且在电压电平V_PGM3处的第三编程脉冲期间将禁止电压电平施加到“中等”位线(即，耦合到具有处于低阈值电压电平PVb₂和高阈值电压电平PVb₁之间的阈值电压的存储器单元的位线)。一旦禁止电压电平施加到特定位线，便保持用于那个位线的电压电平直到所述一系列的编程脉冲720结束为止。将禁止电压施加到位线会引起相应支柱电势740A-740C。

编程阶段720之后是验证阶段730，所述验证阶段可涉及测量所得阈值电压电平的一或多个读取操作，这允许识别其阈值电压电平PVB_fail 740处于已经由编程操作700产生的阈值电压分布820B范围外部的失败存储器单元，如图8示意性地说明。

因此，选择性地，基于关于目标阈值电压电平的存储器单元位置，在编程电压脉冲期间禁止位线允许有效地产生具有使可在单个系列的直接覆写操作内执行的编程操作的数目达到最大的所要参数(例如，分布宽度)的目标阈值电压分布。

虽然图7的说明性实例在编程操作720期间基于将所有存储器单元分类成三个类别而利用三个递增电压电平V_PGM1<V_PGM2<V_PGM3，但在各种其它实施方案中，可利用不同数目的递增电压电平。

在其它实施方案中，各种其它存储器单元编程技术可用于实施本文所描述的直接覆写方法。

图9是根据本公开的实施例的在覆写模式中执行存储器编程操作的实例方法的流程图。所述方法900可由处理逻辑执行，所述处理逻辑可包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)，或其组合。在一些实施例中，方法900由图1的存储器子系统控制器115和/或本地媒体控制器135执行。虽然以特定序列或次序来示出，但是除非另外规定，否则可修改操作的次序。因此，所说明实施例应仅作为实例理解，且所说明操作可以不同次序执行，并且一些操作可并行地执行。另外，可在各种实施例中省略一或多个操作。因此，并非在每一实施例中需要所有操作。

在操作910处，实施所述方法的控制器识别将由存储器装置的一部分存储的数据项。在说明性实例中，图1的本地媒体控制器135实施的编程管理器134可从存储器子系统控制器115的存储器接口113接收对存储器装置的指定部分执行存储器存取操作(例如，写入操作)的请求。将写入到存储器装置的数据项通过图2的I/O数据路径112接收并且通过控制器路由到存储器装置。因此，在一个实施例中，存储器存取操作涉及将存储器装置的所述部分的存储器单元编程到指定逻辑电平的编程操作。在一个实施例中，控制器可通过指定字线和一或多个位线来识别存储器单元，如本文中在上文更详细描述。

在操作920处，控制器致使执行第一存储器编程操作以将所识别的存储器单元编程到第一目标阈值电压V_T1。在说明性实例中，编程操作可涉及将一或多个编程脉冲施加到所选字线，随后是编程验证操作以便确认存储器单元已经达到所要电荷电平，如本文中在上文更详细描述。

在操作930处，实施所述方法的控制器识别将由存储器装置的相同部分存储的下一数据项。

在操作940处，控制器致使执行第二存储器编程操作以将所识别的存储器单元编程到超过第一目标阈值电压V_T1的第二目标阈值电压V_T2，因此有效地形成新阈值电压分布并且避免对执行中介擦除操作的需求。在说明性实例中，编程操作可涉及在将一或多个编程脉冲施加到所选字线时，基于对应存储器单元的电荷电平选择性禁止位线，如本文中在上文更详细描述。

在一些实施方案中，控制器可在每个编程操作之后，存储将直接覆写序列内的最后一个编程操作的系列编号编码的元数据。所述元数据可例如存储于存储器装置的页缓冲器锁存器中，如本文中在上文更详细描述。

在操作950处，实施所述方法的控制器识别将由存储器装置的相同部分存储的下一数据项。

在操作960处，控制器致使执行第三存储器编程操作以将所识别的存储器单元编程到超过第二目标阈值电压V_T2的第三目标阈值电压V_T3，因此有效地形成新阈值电压分布并且避免对执行中介擦除操作的需求。在说明性实例中，编程操作可涉及在将一或多个编程脉冲施加到所选字线时，基于对应存储器单元的电荷电平选择性禁止位线，如本文中在上文更详细描述。

图10是根据本公开的实施例的执行存储器编程操作的实例方法的流程图。所述方法1000可由处理逻辑执行，所述处理逻辑可包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)，或其组合。在一些实施例中，方法1000由图1的存储器子系统控制器115和/或本地媒体控制器135执行。在一些实施方案中，可采用方法1000用于在覆写模式中编程存储器单元，如上文中参考图9所描述。虽然以特定序列或次序来示出，但是除非另外规定，否则可修改操作的次序。因此，所说明实施例应仅作为实例理解，且所说明操作可以不同次序执行，并且一些操作可并行地执行。另外，可在各种实施例中省略一或多个操作。因此，并非在每一实施例中需要所有操作。

在操作1010处，实施所述方法的控制器识别将被编程的一或多个存储器单元。在说明性实例中，图1的本地媒体控制器135实施的编程管理器134可从存储器子系统控制器115的存储器接口113接收对指定存储器装置执行存储器存取操作的请求。在一个实施例中，存储器存取操作涉及用以将所识别的存储器单元编程到指定逻辑电平的编程操作。在一个实施例中，执行存储器存取操作的请求可通过指定字线和一或多个位线来识别一或多个存储器单元，如本文中以上更详细描述。

在操作1020处，控制器致使通过电压电平施加到存储器装置的所选字线。

在操作1030处，控制器致使通过读取通过电压电平已经施加到的存储器单元，以便基于存储器单元达到某些预定义阈值电压电平来将存储器单元分类成数个类别，以此执行一或多个编程校验操作。

在操作1040处，控制器致使第一编程电压电平V_PGM1施加到存储器装置的所选(目标)字线，如本文中在上文更详细描述。

在操作1050处，控制器致使禁止电压电平V_INH施加到“快速”位线(即，耦合到具有超过高阈值电压电平PVb₁的阈值电压的存储器单元的位线)，如本文中在上文更详细描述。

在操作1060处，控制器致使第二编程电压电平V_PGM2>V_PGM1施加到存储器装置的所选(目标)字线，如本文中在上文更详细描述。

在操作1070处，控制器致使禁止电压电平V_INH施加到“中等”位线(即，耦合到具有处于低阈值电压电平PVb₂和高阈值电压电平PVb₁之间的阈值电压的存储器单元的位线)，如本文中在上文更详细描述。

在操作1080处，控制器致使第三编程电压电平V_PGM3>V_PGM2施加到存储器装置的所选(目标)字线，如本文中在上文更详细描述。

在操作1090处，控制器致使通过读取编程脉冲已经施加到的一或多个存储器单元，以便确定存储器单元的阈值电压V_T是否已达到期望值，以此执行编程验证操作，如本文中在上文更详细描述。

图11说明计算机系统1100的实例机器，所述实例机器内可执行用于致使所述机器执行本文中所论述的方法中的任一或多种方法的指令集。在一些实施例中，计算机系统1100对应于主机系统(例如图1的主机系统120)，其包含、耦合到或利用存储器子系统(例如图1的存储器子系统110)或可用以执行控制器的操作(例如以执行操作系统来执行对应于图1的编程管理器134的操作)。在替代性实施例中，机器可连接(例如联网)到LAN、内联网、外联网和/或因特网中的其它机器。机器可作为对等(或分布式)网络环境中的对等机器或作为云计算基础设施或环境中的服务器或客户端机器而以客户端-服务器网络环境中的服务器或客户端机器的容量进行操作。

所述机器可以是个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝式电话、网络器具、服务器、网络路由器、交换机或桥接器，或能够执行(依序或以其它方式)指定将由所述机器采取的动作的指令集的任何机器。另外，尽管说明单个机器，但还应认为术语“机器”包含机器的任何集合，所述集合单独地或共同地执行一(或多)个指令集以进行本文中所论述的方法中的任何一或多种。

实例计算机系统1100包含处理装置1102、主存储器1104(例如，只读存储器(ROM)、闪存存储器、动态随机存取存储器(DRAM)例如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)等)、静态存储器1106(例如，闪存存储器、静态随机存取存储器(SRAM)等)，以及数据存储系统1118，其经由总线1130彼此通信。

处理装置1102表示一或多个通用处理装置，例如微处理器、中央处理单元等。更特定来说，处理装置可以是复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器或实施其它指令集的处理器，或实施指令集的组合的处理器。处理装置1102也可以是一或多个专用处理装置，例如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器或类似物。处理装置1102被配置成执行指令1126以用于执行本文中所论述的操作和步骤。计算机系统1100可另外包含网络接口装置1108以在网络1120上通信。

数据存储系统1118可包含机器可读存储媒体1114(也称为计算机可读媒体，例如非暂时性计算机可读媒体)，其上存储有一或多个指令集1126或体现本文中所描述的方法或功能中的任一或多种的软件。指令1126还可在由计算机系统1100执行期间完全或至少部分地驻存在主存储器1104内和/或处理装置1102内，主存储器1104和处理装置1102也构成机器可读存储媒体。机器可读存储媒体1124、数据存储系统1118和/或主存储器1104可对应于图1的存储器子系统110。

在一个实施例中，指令1126包含用于实施对应于图1的编程管理器134的功能性的指令。虽然在实例实施例中将机器可读存储媒体1124展示为单个媒体，但术语“机器可读存储媒体”应被认为包含存储一或多组指令的单个媒体或多个媒体。术语“机器可读存储媒体”还应被认为包含能够存储或编码供机器执行的指令集合且致使机器执行本公开的方法中的任何一种或多种的任何媒体。术语“机器可读存储媒体”因此应被视为包含但不限于固态存储器、光学媒体和磁性媒体。

已在针对计算机存储器内的数据位的操作的算法和符号表示方面呈现了先前详细描述的一些部分。这些算法描述和表示是数据处理领域的技术人员用以将其工作的主旨最有效地传达给所属领域的其他技术人员的方式。在本文中，且一般将算法构想为产生所要结果的操作的自洽序列。操作是要求对物理量进行物理操纵的操作。通常(但未必)，这些量采用能够存储、组合、比较以及以其它方式操纵的电或磁信号的形式。已经证实，主要出于常用的原因，将这些信号称为位、值、元素、符号、字符、项、编号等等有时是便利的。

然而，应牢记，所有这些和类似术语将与适当物理量相关联，且仅仅为应用于这些量的便利标记。本公开可以指操控和变换计算机系统的寄存器和存储器内的表示为物理(电子)数量的数据为计算机系统存储器或寄存器或其它这类信息存储系统内的类似地表示为物理量的其它数据的计算机系统或类似电子计算装置的动作和过程。

本公开还涉及用于执行本文中的操作的设备。这一设备可以出于所需目的而专门构造，或其可包含通过存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。此类计算机程序可存储在计算机可读存储媒体中，如但不限于任何类型的盘(包含软盘、光盘、CD-ROM和磁性光盘)、只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、磁卡或光卡或适合于存储电子指令的任何类型的媒体，其各自耦合到计算机系统总线。

本文中呈现的算法和显示器在本质上并不与任何特定计算机或其它设备相关。各种通用系统可以与根据本文中的教示的程序一起使用，或可以证明构造用以执行所述方法更加专用的设备是方便的。将如下文描述中所阐述的那样来呈现各种这些系统的结构。另外，未参考任何特定编程语言来描述本公开。应了解，可使用各种编程语言来实施如本文中所描述的本公开的教示内容。

本公开可提供为计算机程序产品或软件，其可包含在其上储存有可用以编程计算机系统(或其它电子装置)以执行根据本公开的过程的指令的机器可读媒体。机器可读媒体包含用于以机器(例如，计算机)可读的形式存储信息的任何机构。在一些实施例中，机器可读(例如计算机可读)媒体包含机器(例如计算机)可读存储媒体，例如只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储媒体、光学存储媒体、闪存存储器组件等。

在前述说明书中，本公开的实施例已经参照其特定实例实施例进行描述。将显而易见的是，可在不脱离如所附权利要求书中阐述的本公开的实施例的更广精神和范围的情况下对本公开进行各种修改。因此，应在说明性意义上而非限制性意义上看待说明书和图式。

Claims

1.一种存储器装置，其包括：

存储器阵列，其包括电耦合到多个字线和多个位线的多个存储器单元；和

控制器，其耦合到所述存储器阵列，所述控制器执行包括以下各项的操作：

响应于识别将由所述存储器阵列的一部分存储的第一数据项，致使执行第一存储器编程操作以将所述存储器阵列的所述部分包括的存储器单元集编程到第一目标阈值电压；和

响应于识别将由所述存储器阵列的所述部分存储的第二数据项，致使执行第二存储器编程操作以将所述存储器单元集编程到超过所述第一目标阈值电压的第二目标阈值电压。

2.根据权利要求1所述的存储器装置，其中所述操作另外包括：

响应于识别将由所述存储器阵列的所述部分存储的第三数据项，致使执行第三存储器编程操作以将所述存储器单元集编程到超过所述第二目标阈值电压的第三目标阈值电压。

3.根据权利要求1所述的存储器装置，其中在所述第一存储器编程操作和所述第二存储器编程操作之间相对于所述存储器单元集不执行存储器擦除操作。

4.根据权利要求1所述的存储器装置，其中所述操作另外包括：

响应于致使执行所述第二存储器编程操作，将反映相对于所述存储器单元集执行的所述第二存储器编程操作在当前直接覆写操作序列内的序列号的值存储于与所述存储器单元集相关联的页缓冲器中。

5.根据权利要求1所述的存储器装置，其中致使执行所述第二存储器编程操作另外包括：

致使通过电压电平施加到所述存储器阵列的多个字线；

执行一或多个编程校验操作以将所述存储器单元集的阈值电压电平与至少一个预定义阈值电压电平进行比较，因此将所述存储器单元集分类成两个或更多个类别；

致使第一编程电压电平施加到所述存储器阵列的所选字线，其中所述第一编程电压电平超过所述通过电压电平；

致使禁止电压电平施加到与所述两个或更多个类别中的第一类别的存储器单元相关联的一或多个位线；

致使第二编程电压电平施加到所述存储器阵列的所选字线，其中所述第二编程电压电平超过所述第一编程电压电平。

6.根据权利要求5所述的存储器装置，其中所述操作另外包括：

致使所述禁止电压电平施加到与所述两个或更多个类别中的第二类别的存储器单元相关联的一或多个位线；

致使第三编程电压电平施加到所述存储器阵列的所选字线，其中所述第三编程电压电平超过所述第二编程电压电平。

7.根据权利要求5所述的存储器装置，其中所述操作另外包括：

执行编程验证操作。

8.根据权利要求1所述的存储器装置，其中所述存储器单元集是所述存储器阵列的块。

9.一种包括可执行指令的计算机可读非暂时性存储媒体，所述可执行指令在由管理包括多个存储器单元的存储器阵列的控制器执行时致使所述控制器执行包括以下各项的操作：

10.根据权利要求9所述的计算机可读非暂时性存储媒体，其中所述操作另外包括：

11.根据权利要求9所述的计算机可读非暂时性存储媒体，其中在所述第一存储器编程操作和所述第二存储器编程操作之间相对于所述存储器单元集不执行存储器擦除操作。

12.根据权利要求9所述的计算机可读非暂时性存储媒体，其中所述操作另外包括：

13.根据权利要求9所述的计算机可读非暂时性存储媒体，其中致使执行所述第二存储器编程操作另外包括：

致使通过电压电平施加到所述存储器阵列的多个字线；

14.根据权利要求13所述的计算机可读非暂时性存储媒体，其中所述操作另外包括：

15.根据权利要求13所述的计算机可读非暂时性存储媒体，其中所述操作另外包括：

执行编程验证操作。

16.一种方法，其包括：

响应于通过管理存储器阵列的控制器识别将由所述存储器阵列的一部分存储的第一数据项，致使执行第一存储器编程操作以将所述存储器阵列的所述部分包括的存储器单元集编程到第一目标阈值电压；和

17.根据权利要求16所述的方法，其另外包括：

18.根据权利要求16所述的方法，其中在所述第一存储器编程操作和所述第二存储器编程操作之间相对于所述存储器单元集不执行存储器擦除操作。

19.根据权利要求16所述的方法，其另外包括：

20.根据权利要求16所述的方法，其中致使执行所述第二存储器编程操作另外包括：

致使通过电压电平施加到所述存储器阵列的多个字线；