CN116168753A - 存储器装置缺陷扫描 - Google Patents
存储器装置缺陷扫描 Download PDFInfo
- Publication number
- CN116168753A CN116168753A CN202211318743.4A CN202211318743A CN116168753A CN 116168753 A CN116168753 A CN 116168753A CN 202211318743 A CN202211318743 A CN 202211318743A CN 116168753 A CN116168753 A CN 116168753A
- Authority
- CN
- China
- Prior art keywords
- memory
- test data
- die
- memory device
- memory die
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/44—Indication or identification of errors, e.g. for repair
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/14—Implementation of control logic, e.g. test mode decoders
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
- G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0653—Monitoring storage devices or systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/36—Data generation devices, e.g. data inverters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0409—Online test
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本公开涉及存储器装置缺陷扫描。一种方法包含确定涉及存储器装置的准则被满足及响应于所述准则被满足而执行涉及所述存储器装置的存储器裸片的缺陷扫描。所述方法进一步包含作为执行所述缺陷扫描的部分确定所述存储器装置的至少一个存储器裸片是否经历了降级。执行所述缺陷扫描作为质量及可靠性保证测试或可靠性演示测试或两者的部分。
Description
技术领域
本公开的实施例大体上涉及存储器子系统,且更明确来说,涉及存储器装置缺陷扫描。
背景技术
存储器子系统可包含存储数据的一或多个存储器装置。存储器装置可为例如非易失性存储器装置及易失性存储器装置。一般来说,主机系统可利用存储器子系统将数据存储在存储器装置处及从所述存储器装置检索数据。
发明内容
在一方面中,本公开提供一种用于存储器装置缺陷扫描的方法,其包括:确定涉及存储器装置的准则被满足;响应于所述准则被满足而执行涉及所述存储器装置的存储器裸片的缺陷扫描;以及作为执行所述缺陷扫描的部分确定所述存储器装置的至少一个存储器裸片是否经历了降级。
在另一方面中,本公开进一步提供一种用于存储器装置缺陷扫描的设备,其包括:存储器装置,其包括多个存储器裸片;以及控制器,其可耦合到所述存储器装置,其中所述控制器经配置以:确定涉及所述多个裸片中的至少一个存储器裸片的准则被满足;响应于所述确定所述准则被满足,将测试数据写入到至少所述一个存储器裸片;在经过了阈值时间段之后,从至少所述一个存储器裸片读取所述测试数据;以及比较从至少所述一个存储器裸片读取的所述测试数据与写入到至少所述一个存储器裸片的所述测试数据以确定至少所述一个存储器裸片是否经历了降级。
在又一方面中,本公开进一步提供一种用于存储器装置缺陷扫描的非暂时性计算机可读存储媒体,其包括当由处理装置执行时致使所述处理装置进行以下操作的指令:确定包括多个存储器裸片的存储器装置已处于操作中达第一阈值时间段;响应于所述确定所述存储器装置已处于操作中达所述第一阈值时间段,将测试数据写入到所述多个存储器裸片中的每一存储器裸片;在经过了第二阈值时间段之后,从所述多个存储器裸片中的每一存储器裸片读取所述测试数据;以及比较从所述多个存储器裸片中的相应存储器裸片读取的所述测试数据与写入到所述多个存储器裸片中的相应存储器裸片的所述测试数据以确定所述多个存储器裸片中的至少一个存储器裸片是否经历了缺陷或降级或两者。
附图说明
从下文给出的详细描述及从本公开的各种实施例的附图将更加完全地理解本公开。
图1说明根据本公开的一些实施例的包含存储器子系统的实例计算系统。
图2A说明根据本公开的一些实施例的实例存储器装置。
图2B说明根据本公开的一些实施例的另一实例存储器装置。
图3说明包括可由处理装置执行的指令的非暂时性计算机可读媒体的实例。
图4是对应于根据本公开的一些实施例的用于存储器装置缺陷扫描的方法的流程图。
图5是本公开的实施例可在其中操作的实例计算机系统的框图。
具体实施方式
本公开的方面涉及存储器子系统中的缺陷扫描,且特定来说,涉及包含电路系统(例如缺陷扫描组件)的存储器子系统,所述电路系统用以执行涉及存储器子系统的存储器裸片的缺陷扫描。存储器子系统可为存储系统、存储装置、存储器模块或此类的组合。存储器子系统的实例是存储系统,例如固态驱动器(SSD)。下文结合图1以及其它地方描述存储装置及存储器模块的实例。一般来说,主机系统可利用包含存储数据的例如存储器装置的一或多个组件的存储器子系统。主机系统可提供将存储在存储器子系统处的数据且可请求将从存储器子系统检索的数据。
存储器装置可为非易失性存储器装置。非易失性存储器装置的一个实例是“与非”(NAND)存储器装置(也称为快闪技术)。下文结合图1描述非易失性存储器装置的其它实例。非易失性存储器装置是一或多个裸片的封装。每一裸片可由一或多个平面组成。平面可被分组成逻辑单位(LUN)。针对一些类型的非易失性存储器装置(例如,NAND装置),每一平面由一组物理块组成。每一块由一组页组成。每一页由一组存储器单元(“单元”)组成。单元是存储信息的电子电路。块在下文指代用于存储数据的存储器装置的单位且可包含一群组存储器单元、字线群组、字线、或个别存储器单元。针对一些存储器装置,块(在下文也称为“存储器块”)是可擦除的最小区域。页不能被个别擦除,且仅可擦除整个块。
存储器装置中的每一者可包含一或多个存储器单元阵列。取决于单元类型,单元可存储一或多个二进制信息位,且具有与被存储的位的数目相关的各种逻辑状态。所述逻辑状态可由例如“0”及“1”的二进制值或此类值的组合的表示。存在各种类型的单元,例如单电平单元(SLC)、多电平单元(MLC)、三电平单元(TLC)及四电平单元(QLC)。举例来说,SLC可存储一个信息位且具有两种逻辑状态,而TLC可存储多个信息位且具有八种逻辑状态。
一些NAND存储器装置采用浮动栅极架构,其中存储器存取基于位线与字线之间的相对电压变化来控制。NAND存储器装置的其它实例可采用替换栅极架构,其可包含使用字线布局,所述字线布局可允许对应于数据值的电荷基于用于构造字线的材料的性质被俘获于存储器单元内。虽然浮动-栅极架构及替换栅极两者都使用选择门(例如选择门晶体管),但替换栅极架构可包含耦合到NAND存储器单元串的多个选择门。此外,替换栅极架构可包含可编程选择门。
在存储器装置的寿命期间,且特定来说,在利用非易失性存储器技术的存储器装置的寿命期间,存储器装置的存储器单元可能降级及/或经历缺陷。举例来说,存储器单元准确地留存数据及/或响应于接收到存储器存取请求而提供准确的数据的能力可能随着时间推移而降低。换句话说,NAND存储器单元在存储器单元开始无法准确地留存数据及/或变成不可用之前通常仅可维持有限数量的擦除循环。
为了缓解非易失性存储器单元的这些性质的影响,采用各种技术,通常通过使用控制器,例如非易失性存储器控制器。通常用于缓解由于存储器单元被擦除而由此类存储器单元经历的不利影响的技术的实例包含损耗均衡、块合并及/或存储器装置中的数据迁移的最小化等。尽管此类技术可缓解存储器装置中由于存储器单元被重复擦除而可能出现的一些问题,但它们通常不逐裸片地考虑存储器裸片中的缺陷及/或存储器裸片随着时间的推移的降级。
举例来说,一些方法可在制造存储器装置时执行质量可靠性保证(QRA)测试以确定存储器装置的存储器裸片的整体质量。如本文中使用,术语“QRA测试”或“QRA测试流操作”以及其变体通常是指由联合电子装置工程委员会(JEDEC)编纂的QRA测试。举例来说,QRA测试可包含执行设置数目个测试,例如:可靠性演示测试(RDT),如果可靠性演示测试通过,那么证明存储器装置有资格在设置数量的故障率内用于特定数量的循环;以及特定温度测试,其中存储器装置在特定温度下经受特定数量的存储器循环(例如编程-擦除循环)以证明存储器装置在特定操作温度下使用达特定数量的存储器循环等。值得注意的是,此类QRA测试通常无法执行缺陷扫描测试,尤其是一旦存储器装置已离开制造阶段。此外,因为一些缺陷及/或降级现象可能在制造之后很久才出现(例如,在存储器装置已离开制造设施且投入使用很多年之后),因此此类方法无法充分执行QRA测试,这是因为存储器装置由于经历重复的擦除循环而随着时间的推移降级。
如应了解,RDT通常通过从数据分布表随机地选择测试数据及接着执行一或多个操作来执行,其中随机选择的测试数据被随机注入到存储器装置中作为循序工作负载或非循序工作负载且监测数小时或数天。如果确定存储器装置以小于故障率之间的阈值平均时间的时间处理了随机选择的工作负载,那么存储器装置被视为已通过RDT且存储器装置被视为足够可靠以使用类似组件制造类似存储器装置,或离开制造设施并出售给存储器装置的最终用户。然而,因为RDT关注故障率之间的平均时间,因此常规RDT可能不包含如本文中描述的缺陷扫描的执行。
在这些及其它方法中,由存储器裸片缺陷及/或降级引起的写入失败及/或错误(例如不可校正的错误)直到所述写入失败或不可校正的错误被正执行涉及存储器装置且因此涉及存储器装置的存储器裸片的存储器存取操作的主机观察到之后才可被检测到。由于未能考虑本文中公开的QRA测试范例,此类方法可在尝试将数据写入到包含缺陷的及/或在存储器裸片的寿命期间已经历降级的存储器裸片中包含的存储器单元及/或从所述存储器单元检索数据时引发额外系统开销。此外,在尝试校正此类数据中的错误时可能消耗带宽及/或功率,所述带宽及/或功率可以更好地被分配给其它计算系统操作。
一些其它方法可提供对与存储器装置相关联的缺陷及/或存储器装置的存储器裸片的降级的某种洞见,然而,此类方法通常不提供适于逐裸片地确定存储器裸片健康状况的粒度级别。举例来说,一些方法采用自监测、分析及报告技术(SMART)以监测及/或记录存储器装置随着时间推移的健康特性。一般来说,SMART是由一些存储器装置用于检测及报告驱动器可靠性的各种指标以试图预测即将发生的硬件故障的监测系统。SMART可包含使用计数器跟踪存储器存取以确定存储器装置被存取的次数及/或频率。然而,SMART及/或SMART计数器通常在存储器装置级下操作且因此不逐裸片地提供对存储器裸片缺陷及/或降级的洞察。即,SMART计数器通常在码字级下操作,使得针对具有十六(16)个存储器裸片的存储器装置,可以跨具有对应于每一存储器裸片的十(10)个字节的数据的所有十六(16)个存储器裸片利用160字节码字。在此模型下,不可能提取对应于个别存储器裸片的信息,这是因为码字仅能够一起提供对所有(在此实例中)十六(16)个存储器裸片的健康状况的洞察。举例来说,大约4千字节(KB)(例如4,096个字节)的码字数据可由存储器装置接收。4KB的码字数据可分成各自约2KB的两个区段。如果存储器装置每存储器裸片含有十六个通道(128个字节),那么160个字节的码字数据可写入到存储器裸片的十个分区使得16个字节的码字数据被写入到分区中的每一者。
本公开的方面通过监测、记录及/或报告个别存储器裸片的缺陷及/或降级来解决上述及其它缺点。在一些实施例中,可在其中部署了个别存储器裸片的存储器装置的运行时间期间监测、记录及/或报告所述存储器裸片的缺陷及/或降级。本文中详述的本公开的这些及其它方面允许存储器装置且因此其中部署存储器装置的计算系统的整体性能相较于上文描述的方法得以改进。
举例来说,如本文中更详细描述,本公开的实施例允许执行与媒体扫描操作相关联的信令以逐裸片地监测、记录及/或报告存储器裸片缺陷及/或存储器裸片降级。在一些实施例中,周期性地(例如,以存储器装置的操作的某个预定时间间隔再发生)、不定期地(例如,以存储器装置的操作的非预定时间间隔)及/或偶发地(例如,响应于确定一或多个准则被满足)执行与本文中描述的(若干)媒体扫描操作相关联的信令。
与不结合执行QRA测试流操作及/或不结合执行RDT以及可逐裸片地监测、记录及/或报告存储器裸片缺陷及/或存储器降级的其它操作执行缺陷扫描操作的方法相对照,与本文中描述的(若干)媒体扫描操作相关联的信令可包含指示包含缺陷扫描(例如,尝试识别存储器裸片中的缺陷及/或降级的存储器扫描)操作的执行的QRA测试流操作及/或RDT的信令。
如本文中更详细论述,此(类)媒体扫描操作可包含将测试数据写入到存储器装置中的一或多个存储器裸片的存储器单元,以及在某时间段之后,从存储器装置中的一或多个存储器裸片读取测试数据。读取数据可与写入数据进行比较以确定由从其读取测试数据的存储器裸片经历的降级量。换句话说,本文中描述的缺陷扫描操作的执行可允许洞察个别存储器裸片由于年限、磨损等的物理降级,以及洞察个别存储器裸片的物理缺陷,而不仅仅是存储器装置的故障率之间的平均时间。
值得注意的是,此类实施例可允许在完成将数据读取到主机的存储器存取命令之前确定存储器裸片的降级量(例如健康状况)。这对计算系统的整体操作可为有益的,其中存储器装置通过允许作出关于来自特定存储器裸片的数据是否将由于其中存储了数据的存储器裸片的降级而有可能含有不可校正的错误的确定来操作。如果确定来自特定存储器裸片的数据将由于其中存储了数据的存储器裸片的降级而有可能含有不可校正的错误,那么数据在被恢复之前不可以被传送到主机,这减小了主机的负担且减少了传送将由于其中存储了数据的存储器裸片的降级而有可能含有不可校正的错误的数据时浪费的时钟循环。
图1说明根据本公开的一些实施例的包含存储器子系统110的实例计算系统100。存储器子系统110可包含媒体,例如一或多个易失性存储器装置(例如存储器装置140)、一或多个非易失性存储器装置(例如存储器装置130)或此类的组合。
存储器子系统110可为存储装置、存储器模块或存储装置与存储器模块的混合。存储装置的实例包含固态驱动器(SSD)、快闪驱动器、通用串行总线(USB)快闪驱动器、嵌入式多媒体控制器(eMMC)驱动器、通用快闪存储(UFS)驱动器、安全数字(SD)卡及硬盘驱动器(HDD)。存储器模块的实例包含双列直插式存储器模块(DIMM)、小型DIMM(SO-DIMM)及各种类型的非易失性双列直插式存储器模块(NVDIMM)。
计算系统100可为例如台式计算机、膝上型计算机、服务器、网络服务器、移动装置、运载工具(例如飞机、无人机、汽车或其它运输工具)、物联网(IoT)启用装置、嵌入式计算机(例如,包含于运载工具、工业设备或联网商用装置中的嵌入式计算机)或包含存储器及处理装置的此计算装置的计算装置。
计算系统100可包含耦合到一或多个存储器子系统110的主机系统120。在一些实施例中,主机系统120耦合到不同类型的存储器子系统110。图1说明耦合到一个存储器子系统110的主机系统120的一个实例。如本文中使用,“耦合到”或“与…耦合”一般指代组件之间的连接,其可为间接通信连接或直接通信连接(例如,不具有中介组件),无论是有线还是无线的,包含例如电连接、光学连接、磁性连接及类似物的连接。
主机系统120可包含处理器芯片组及由处理器芯片组执行的软件堆栈。处理器芯片组可包含一或多个核心、一或多个高速缓存、存储器控制器(例如SSD控制器)及存储协议控制器(例如PCIe控制器、SATA控制器)。主机系统120使用存储器子系统110(例如)将数据写入到存储器子系统110及从存储器子系统110读取数据。
主机系统120包含处理装置121。处理单元121可为经配置以执行操作系统的中央处理单元(CPU)。在一些实施例中,处理单元121包括复杂指令集计算机架构,例如适于用作用于主机系统120的CPU的x86或其它架构。
主机系统120可经由物理主机接口耦合到存储器子系统110。物理主机接口的实例包含(但不限于)串行高级技术附件(SATA)接口、外围组件互连高速(PCIe)接口、通用串行总线(USB)接口、光纤通道、串行附接SCSI(SAS)、小计算机系统接口(SCSI)、双倍数据速率(DDR)存储器总线、双列直插式存储器模块(DIMM)接口(例如,支持双倍数据率(DDR)的DIMM插槽接口)、开放NAND快闪接口(ONFI)、双倍数据速率(DDR)、低功耗双倍数据速率(LPDDR)或任何其它接口。物理主机接口可用于在主机系统120与存储器子系统110之间传输数据。当存储器子系统110通过PCIe接口与主机系统120耦合时,主机系统120可进一步利用NVM高速(NVMe)接口存取组件(例如存储器装置130)。物理主机接口可提供用于在存储器子系统110与主机系统120之间传递控制、地址、数据及其它信号的接口。图1将存储器子系统110说明为实例。一般来说,主机系统120可经由相同通信连接、多个单独通信连接及/或通信连接的组合存取多个存储器子系统。
存储器装置130、140可包含不同类型的非易失性存储器装置及/或易失性存储器装置的任何组合。易失性存储器装置(例如存储器装置140)可为(但不限于)随机存取存储器(RAM),例如动态随机存取存储器(DRAM)及同步动态随机存取存储器(SDRAM)。
非易失性存储器装置(例如存储器装置130)的一些实例包含“与非”(NAND)型快闪存储器及原位写入存储器,例如三维交叉点(“3D交叉点”)存储器装置,其是非易失性存储器单元的交叉点阵列。非易失性存储器的交叉点阵列可基于体电阻变化结合可堆叠交叉栅格式数据存取阵列执行位存储。因此,与许多基于快闪的存储器形成对照,交叉点非易失性存储器可执行原位写入操作,其中非易失性存储器单元可在无需事先擦除非易失性存储器单元的情况下进行编程。NAND型快闪存储器包含例如二维NAND(2D NAND)及三维NAND(3DNAND)。
存储器装置130、140中的每一者可包含一或多个存储器单元阵列。例如单电平单元(SLC)的一种类型的存储器单元每单元可存储一个位。例如多电平单元(MLC)、三电平单元(TLC)及四电平单元(QLC)及五电平单元(PLC)的其它类型的存储器单元每单元可存储多个位。在一些实施例中,存储器装置130的每一者可包含一或多个存储器单元阵列,例如SLC、MLC、TLC、QLC或此类的任何组合。在一些实施例中,特定存储器装置可包含存储器单元的SLC部分及MLC部分、TLC部分、QLC部分或PLC部分。存储器装置130的存储器单元可经分组为页,其可指代用于存储数据的存储器装置的逻辑单位。对于一些类型的存储器(例如NAND),页可经分组以形成块。
尽管描述了例如非易失性存储器单元的三维交叉点阵列及NAND型存储器(例如2DNAND、3D NAND的非易失性存储器组件,但存储器装置130可基于任何其它类型的非易失性存储器或存储装置,例如只读存储器(ROM)、相变存储器(PCM)、自选择存储器、其它硫属化物基存储器、铁电晶体管随机存取存储器(FeTRAM)、铁电随机存取存储器(FeRAM)、磁随机存取存储器(MRAM)、自旋转移力矩(STT)-MRAM、导电桥接RAM(CBRAM)、电阻随机存取存储器(RRAM)、氧化物基RRAM(OxRAM)、“或非”(NOR)快闪存储器及电可擦除可编程只读存储器(EEPROM)。
存储器子系统控制器115(或为了简化起见,控制器115)可与存储器装置130通信以执行操作,操作例如在存储器装置130处读取数据、写入数据或擦除数据及其它此类操作。存储器子系统控制器115可包含硬件,例如一或多个集成电路及/或离散组件、缓冲存储器或其组合。硬件可包含具有用于执行本文中描述的操作的专用(即,硬编码)逻辑的数字电路系统。存储器子系统控制器115可为微控制器、专用逻辑电路系统(例如,现场可编程门阵列(FPGA)、专用集成电路(ASIC)等)或其它合适的处理器。
存储器子系统控制器115可包含经配置以执行存储于本地存储器119中的指令的处理器117(例如处理装置)。在说明的实例中,存储器子系统控制器115的本地存储器119包含经配置以存储用于执行控制存储器子系统110的操作的各种过程、操作、逻辑流及例程的指令的嵌入式存储器,所述操作包含处置存储器子系统110与主机系统120之间的通信。
在一些实施例中,本地存储器119可包含存储存储器指针、经提取数据等的存储器寄存器。本地存储器119还可包含用于存储微代码的只读存储器(ROM)。虽然已将图1中的实例存储器子系统110说明为包含存储器子系统控制器115,但在本公开的另一实施例中,存储器子系统110不包含存储器子系统控制器115,而可代替地依赖于外部控制(例如,由外部主机提供或由与存储器子系统分离的处理器或控制器提供)。
一般来说,存储器子系统控制器115可从主机系统120接收命令或操作且可将所述命令或操作转换成指令或适当命令以实现对存储器装置130及/或存储器装置140的所期望存取。存储器子系统控制器115可负责其它操作,例如损耗均衡操作、废弃项目收集操作、错误检测及错误校正码(ECC)操作、加密操作、高速缓存操作以及与存储器装置130相关联的逻辑块地址(例如逻辑块地址(LBA)、命名空间)与物理地址(例如物理块地址、物理媒体位置等)之间的地址转译。存储器子系统控制器115可进一步包含用以经由物理主机接口与主机系统120通信的主机接口电路系统。所述主机接口电路系统可将从主机系统接收的命令转换成命令指令以存取存储器装置130及/或存储器装置140,而且还将与存储器装置130及/或存储器装置140相关联的响应转换成用于主机系统120的信息。
存储器子系统110还可包含未说明的额外电路系统或组件。在一些实施例中,存储器子系统110可包含高速缓存或缓冲器(例如DRAM)及地址电路系统(例如行解码器及列解码器),其可从存储器子系统控制器115接收地址且解码所述地址以存取存储器装置130及/或存储器装置140。
在一些实施例中,存储器装置130包含本地媒体控制器135,其结合存储器子系统控制器115操作以对存储器装置130的一或多个存储器单元执行操作。外部控制器(例如存储器子系统控制器115)可在外部管理存储器装置130(例如,对存储器装置130执行媒体管理操作)。在一些实施例中,存储器装置130是受管理的存储器装置,其是与同一存储器装置封装内用于媒体管理的本地控制器(例如本地控制器135)组合的原始存储器装置。受管理存储器装置的实例是受管理NAND(MNAND)装置。
存储器子系统110可包含缺陷扫描组件113。尽管图1中为了使图式清楚而未展示,但缺陷扫描组件113可包含各种电路系统以促进执行操作来既在执行写入操作时又在执行涉及写入到存储器装置的数据的读取操作时确定存储器装置的存储器单元的温度。缺陷扫描组件113可执行操作来执行缺陷扫描作为执行QRA测试流操作及/或RDT的部分,以确定存储器装置的个别存储器裸片在存储器装置的寿命内是否引发了缺陷及/或是否已经历降级。如本文中描述,作为执行QRA测试流及/或RDT的部分执行的缺陷扫描可在存储器装置的运行时间期间执行,而不仅仅是在存储器装置的制造阶段处执行。如果确定存储器装置的个别存储器裸片在存储器装置的寿命内已引发了缺陷及/或已经历了降级,那么缺陷扫描组件113可避免将数据从个别存储器裸片传送到主机系统120且可代替地致使恢复数据的操作在将数据从个别存储器裸片传送到主机系统120之前执行。给定本公开的上下文,缺陷扫描组件113在本文中的替代例中可称为“控制器”、“处理装置”或“处理器”。
尽管缺陷扫描组件113被说明为驻留在存储器子系统控制器115上,但实施例不限于此。举例来说,缺陷扫描组件113可驻留于存储器装置130上(例如,驻留于本地媒体控制器上),或可驻留于存储器子系统110的其它组件上。如本文中使用,术语“驻留于…上”是指物理定位于特定组件上的某物。举例来说,缺陷扫描组件113“驻留于存储器子系统控制器115上”是指其中包括缺陷扫描组件113的硬件电路系统物理定位于存储器子系统控制器115上的状况。在本文中,术语“驻留于…上”可与例如“部署于…上”或“定位于…上”的其它术语互换使用。
在一些实施例中,存储器子系统控制器115包含缺陷扫描组件113的至少一部分。举例来说,存储器子系统控制器115可包含经配置以执行存储于本地存储器119中的用于执行本文中描述的操作的指令的处理器117(处理装置)。在一些实施例中,缺陷扫描组件113是主机系统110、应用程序或操作系统的部分。
在一些实施例中,存储器子系统110且因此缺陷扫描组件113可驻留于移动计算装置上,所述移动计算装置例如智能电话、膝上型计算机、平板手机、物联网装置、自主车辆或类似物。如本文中使用,术语“移动计算装置”通常是指具有平板计算机或平板手机形状因子的手持式计算装置。一般来说,平板计算机形状因子可包含在约3英寸与5.2英寸(对角测量)之间的显示器屏幕,而平板手机形状因子可包含在约5.2英寸与7英寸(对角测量)之间的显示器屏幕。然而,“移动计算装置”的实例不限于此,且在一些实施例中,“移动计算装置”可指IoT装置以及其它类型的边缘计算装置。
图2A说明根据本公开的一些实施例的实例存储器装置230。存储器装置230可类似于本文中图1中说明的存储器装置130。如图2A中展示,存储器装置230包含各种存储器裸片232(例如存储器裸片232-1、存储器裸片232-2、…、存储器裸片232-N)。在一些实施例中,存储器裸片232可包含若干群组的NAND存储器单元,其可包含SLC、MLC、TLC、QLC等的组合。然而,在至少一个实施例中,若干群组的存储器单元中的一或多者包含TLC及/或QLC。在一些实施例中,若干群组的存储器单元可为存储器单元块、存储器单元页、包括存储器单元的字线群组、与存储器裸片相关联的存储器单元块、存储器单元超块等。
如图2A中说明,存储器装置230耦合到控制器213,其可类似于图1中说明的缺陷扫描组件113。如上文描述,控制器213可包含呈可允许控制器213编排及/或执行本文中描述的涉及存储器装置230及/或存储器裸片232的操作的ASIC、FPGA、状态机及/或其它逻辑电路系统的形式的专用电路系统。在本公开的上下文中,控制器213在替代例中可称为“处理器”。组件(例如存储器装置230、存储器裸片232及/或控制器213)中的每一者可统称或个别地称为“设备”。
在非限制性实例中,设备包含存储器装置230,其包括多个存储器裸片232-1到232-N及耦合到存储器装置230的控制器213。控制器213确定涉及多个裸片中的至少一个存储器裸片(例如存储器裸片232-1)的准则被满足232。在一些实施例中,准则可对应于存储器装置230已处于操作中的时间量。举例来说,存储器装置230处于操作中的时间越长(例如,存储器装置232“在现场”使用的时间越长),存储器裸片232的降级可增加及/或变得更加明显。在此类实施例中,控制器213可确定存储器装置已处于操作中达阈值时间段以确定准则被满足。然而,实施例不限于此,且在一些实施例中,准则可对应于由存储器装置230经历的编程-擦除循环(PEC)的数量,且更明确来说,对应于由多个存储器裸片232中的每一存储器裸片232-1到232-N经历的PEC的数量。举例来说,随着由存储器装置230及/或由存储器裸片232经历了一定数量的PEC,存储器裸片232的降级可增加及/或变得更加明显。在此类实施例中,控制器213可确定至少一个存储器裸片已经历阈值数量的PEC以确定准则被满足。
继续此实例,控制器213可响应于确定准则被满足,将测试数据写入到至少一个存储器裸片。在一些实施例中,测试数据可与包含执行缺陷扫描操作或经执行以逐裸片地确定存储器裸片232-1到232-N的健康状况或质量的其它此操作的QRA测试操作及/或可靠性演示测试(RDT)相关联。
控制器213可在经过了阈值时间段之后从至少一个存储器裸片读取测试数据及比较从至少一个存储器裸片读取的测试数据与写入到至少一个存储器裸片的测试数据以确定至少一个存储器裸片是否经历了降级。然而,实施例不限于此,且在一些实施例中,控制器可比较从至少一个存储器裸片读取的测试数据与写入到至少一个存储器裸片的测试数据以确定至少一个存储器裸片会否包含缺陷(例如,可能在存储器裸片的制造期间出现但会在存储器装置的寿命内变得更加明显的缺陷)。
在一些实施例中,控制器213可在可耦合到存储器装置230的主机(例如,本文中图1中说明的主机系统120)不检测涉及至少一个存储器裸片的写入失败或读取失败的情况下写入测试数据、读取测试数据及比较从至少一个存储器裸片读取的测试数据与写入到至少一个存储器裸片的测试数据。举例来说,与其它方法相对照,本文中的实施例可允许控制器213写入测试数据、读取测试数据及比较从至少一个存储器裸片读取的测试数据与写入到至少一个存储器裸片的测试数据,以确定至少一个存储器裸片是否经历了会导致主机在完成将由主机请求的数据提供到主机的存储器存取操作之前检测此类数据中的一或多个不可校正的错误的降级。这可允许使用存储器装置来恢复数据(例如,通过在存储器装置内及/或在包含存储器装置的存储器子系统内执行数据恢复技术)及将数据传送到主机以完成存储器存取请求而无需主机首先接收数据、尝试对数据执行错误恢复操作及向存储器装置发出后续存储器存取请求。
在一些实施例中,控制器213可在存储器装置230的运行时间期间写入测试数据、读取测试数据及比较从至少一个存储器裸片读取的测试数据与写入到至少一个存储器裸片的测试数据。在此类实施例中,控制器213可写入测试数据、读取测试数据及比较从至少一个存储器裸片读取的测试数据与写入到至少一个存储器裸片的测试数据作为执行后台媒体管理操作的部分(例如,在存储器装置230的空闲时间期间及/或在耦合到存储器装置230的主机的空闲时间期间)。
控制器213可彼此独立地将测试数据写入到多个存储器裸片232中的每一存储器裸片232-1到232-N且可彼此独立地从多个存储器裸片232中的每一存储器裸片232-1到232-N读取测试数据。此外,控制器213可彼此独立地比较从每一相应存储器裸片232-1到232-N读取的测试数据与写入到相应存储器裸片232-1到232-N中的每一者的测试数据。即,在一些实施例中,控制器213可独立地控制向存储器裸片232-1到232-N施加指示执行测试操作(例如,作为QRA测试操作及/或RDT的部分执行的缺陷扫描等)的信令,使得可彼此独立地确定存储器裸片232-1到232-N中的每一者的健康特性及/或质量特性。
图2B说明根据本公开的一些实施例的实例存储器装置230。存储器装置230可类似于本文中图1中说明的存储器装置130。如图2B中展示,存储器装置230包含各种存储器裸片232(例如存储器裸片232-1、存储器裸片232-2、…、存储器裸片232-N)。在一些实施例中,存储器裸片232可包含若干群组的NAND存储器单元,其可包含SLC、MLC、TLC、QLC等的组合。然而,在至少一个实施例中,若干群组的存储器单元中的一或多者包含TLC及/或QLC。在一些实施例中,若干群组的存储器单元可为存储器单元块、存储器单元页、包括存储器单元的字线群组、与存储器裸片相关联的存储器单元块、存储器单元超块等。
如图2B中说明,存储器装置232经由通信通道234-1、234-2到234-N耦合到控制器213。控制器213可类似于图1中说明的缺陷扫描组件113。如上文描述,控制器213可包含呈可允许控制器213编排及/或执行本文中描述的涉及存储器装置230及/或存储器裸片232的操作的ASIC、FPGA、状态机及/或其它逻辑电路系统的形式的专用电路系统。在本公开的上下文中,控制器213在替代例中可称为“处理器”。组件(例如存储器装置230、存储器裸片232及/或控制器213)中的每一者可统称为或个别地称为“设备”。
在一些实施例中,控制器213可经由相应通信通道234将信令(例如命令等)施加到个别存储器裸片232。举例来说,控制器213可将信令施加到通信通道234-1以执行以存储器裸片232-1为目标的测试操作(例如,作为QRA测试操作及/或RDT的部分执行的缺陷扫描、用以写入及/或读取测试数据的操作等)。类似地,控制器213可将信令施加到通信通道234-2以执行以存储器裸片232-2为目标的测试操作。这可允许控制器213执行此类测试操作以逐裸片地确定存储器裸片232的健康特性及/或质量特性。
图3说明包括可由处理装置313执行的指令341的非暂时性计算机可读媒体340的实例。在一些实施例中,处理装置313可类似于图1的缺陷扫描组件113及/或图2A及图2B的控制器213。尽管以特定顺序或次序展示,但除非另外指定,否则过程的次序是可修改的。因此,说明的实施例应被理解为仅作为实例,且说明的过程可以不同次序执行,且一些过程可并行执行。另外,在各个实施例中,可省略一或多个过程。因此,并非在每个实施例中都需要所有过程。其它过程流是可能的。
如图3中展示,可由处理装置313执行指令342以确定包括多个存储器裸片的存储器装置已处于操作中达第一阈值时间段。存储器装置可类似于本文中图1中说明的存储器装置130及/或图2A及图2B中说明的存储器装置230,而存储器裸片可类似于本文中图2A及图2B中说明的存储器裸片232。
在一些实施例中,可响应于确定存储器装置已处于操作中达第一阈值时间段,由处理装置313执行指令344以将测试数据写入到多个存储器裸片中的每一存储器裸片。可将测试数据写入到多个存储器裸片中的每一存储器裸片作为执行作为QRA测试流操作及/或RDT的部分执行的缺陷扫描操作的部分,如本文中描述。
在经过了第二阈值时间段之后,可由处理装置313执行指令346以从多个存储器裸片中的每一存储器裸片读取测试数据。取决于存储器装置的架构,阈值时间段可为毫秒量级(例如10毫秒、20毫秒等)或可为分钟量级(例如1分钟、2分钟等)。举例来说,针对对漂移高度敏感(例如,对当数据被存储器装置存储时的电荷损失或电荷增益敏感)的架构,能够使用1分钟的阈值时间段执行高度关键且因此高度准确的缺陷扫描操作,这是因为由存储器裸片的降级及/或存储器裸片的缺陷所致的任何漂移效应将会变得足够明显。然而,在一些架构中,有可能使用更短阈值时间段(例如10毫秒)来获得对存储器裸片的降级及/或存储器裸片的缺陷的合理分辨。
可由处理装置313执行指令348以比较从多个存储器裸片中的相应存储器裸片读取的测试数据与写入到多个存储器裸片中的相应存储器裸片的测试数据以确定多个存储器裸片中的至少一个存储器裸片是否经历了缺陷或降级或两者。举例来说,如果数据由于存储器裸片的降级及/或存储器裸片的缺陷而经受了漂移效应,那么在从多个存储器裸片中的相应存储器裸片读取的测试数据与写入到多个存储器裸片中的相应存储器裸片的测试数据之间将存在差异。此类差异可指示存储器裸片的降级及/或存储器裸片的缺陷。然而,实施例不限于由漂移效应引起的数据故障的分析,且可在从多个存储器裸片中的相应存储器裸片读取的测试数据与写入到多个存储器裸片中的相应存储器裸片的测试数据之间分析其它准则(例如位翻转、不可校正错误等)以确定存储器裸片的降级及/或存储器裸片的缺陷程度。
在一些实施例中,处理装置213可针对多个存储器裸片中的每一存储器裸片彼此独立地写入测试数据、读取测试数据及比较从多个存储器裸片中的相应存储器裸片读取的测试数据与写入到多个存储器裸片中的相应存储器裸片的测试数据。举例来说,如上文结合图2A及图2B描述,可由处理装置313独立于其它存储器裸片对存储器裸片中的一或多者执行测试操作(例如缺陷扫描操作、QRA测试流、RDT等)。
在一些实施例中,处理装置313可在存储器装置的空闲时间期间或在可耦合到存储器装置的主机(例如,本文中图1中说明的主机系统120)的空闲时间期间或在两者期间执行后台媒体管理操作期间,针对多个存储器裸片中的每一存储器裸片,写入测试数据、读取测试数据及比较从多个存储器裸片中的相应存储器裸片读取的测试数据与写入到多个存储器裸片中的相应存储器裸片的测试数据。
如上文论述,处理装置313可在可耦合到存储器装置的主机(例如,本文中图1中说明的主机系统120)不检测涉及多个存储器裸片中的至少一者的写入失败或读取失败的情况下,针对多个存储器裸片中的每一存储器裸片,写入测试数据、读取测试数据及比较从多个存储器裸片中的相应存储器裸片读取的测试数据与写入到多个存储器裸片中的相应存储器裸片的测试数据。
然而,实施例不限于此,且在一些实施例中,处理装置313可在可耦合到存储器装置的主机(例如,本文中图1中说明的主机系统120)不检测涉及从多个存储器裸片中的至少一者读取的主机数据的不可校正错误的情况下,针对多个存储器裸片中的每一存储器裸片,写入测试数据、读取测试数据及比较从多个存储器裸片中的相应存储器裸片读取的测试数据与写入到多个存储器裸片中的相应存储器裸片的测试数据。
图4是对应于根据本公开的一些实施例的用于存储器装置缺陷扫描的方法450的流程图。方法450可由处理逻辑执行,所述处理逻辑可包含硬件(例如,处理装置、电路系统、专用逻辑、可编程逻辑、微代码、装置的硬件、集成电路等)、软件(例如,运行或执行于处理装置上的指令)或其组合。在一些实施例中,方法450由图1的缺陷扫描组件113执行。尽管以特定顺序或次序展示,但除非另外指定,否则过程的次序是可修改的。因此,说明的实施例应被理解为仅作为实例,且说明的过程可以不同次序执行,且一些过程可并行执行。另外,在各个实施例中,可省略一或多个过程。因此,并非在每个实施例中都需要所有过程。其它过程流是可能的。
在操作452,可确定涉及存储器装置的准则被满足。存储器装置可类似于图1中说明的存储器装置130及/或图2A及图2B中说明的存储器装置230。在一些实施例中,确定准则被满足包含确定存储器装置已处于操作中达阈值时间段。然而,实施例不限于此,且在一些实施例中,确定准则被满足包含确定存储器装置的存储器裸片已经受阈值数量的编程-擦除循环。
在操作454,可响应于准则被满足而执行涉及存储器装置的存储器裸片的缺陷扫描。存储器裸片可类似于图2A及图2B中说明的存储器裸片232。在一些实施例中,执行缺陷扫描包含独立地分析存储器裸片中的每一者以确定存储器装置的至少一个存储器裸片是否经历了降级。
如上文描述,可在存储器装置的空闲时间期间及/或在可耦合到存储器装置的主机(例如,本文中图1中说明的主机系统120)的空闲时间期间执行涉及存储器裸片的缺陷扫描。另外或在替代例中,可在可耦合到存储器装置的主机(例如,本文中图1中说明的主机系统120)不检测涉及至少一个存储器裸片的写入失败或读取失败的情况下执行涉及存储器裸片的缺陷扫描。
在操作456,可作为执行缺陷扫描的部分确定存储器装置的至少一个存储器裸片是否经历了降级。如上文描述,此确定可基于写入到存储器裸片,由存储器裸片存储达阈值时间段且随后从存储器裸片读取的数据之间的比较。响应于确定至少一个存储器裸片经历了降级,方法可包含在执行涉及存储器装置内的数据的一或多个错误恢复操作之前避免将数据从经历了降级的至少一个存储器裸片传送到可耦合到存储器装置的主机系统。
在一些实施例中,方法450可进一步包含作为执行缺陷扫描的部分,将测试数据写入到存储器装置的存储器裸片及在经过了阈值时间段之后从存储器装置的存储器裸片读取测试数据。在此类实施例中,方法450可进一步包含比较从存储器裸片读取的测试数据与写入到存储器裸片的测试数据以确定存储器装置的至少一个存储器裸片是否经历了降级。
图5是本公开的实施例可在其中操作的实例计算机系统500的框图。图5说明计算机系统500的实例机器,在所述计算机系统内可执行用于致使所述机器执行本文中论述的方法论中的任一或多者的一组指令。在一些实施例中,计算机系统500可对应于主机系统(例如图1的主机系统120),其包含、经耦合到或利用存储器子系统(例如图1的存储器子系统110)或可用于执行控制器的操作(例如,执行操作系统以执行对应于图1的缺陷扫描组件113的操作)。在替代实施例中,机器可连接(例如联网)到LAN、内联网、外联网及/或因特网中的其它机器。机器可在客户端-服务器网络环境中以服务器或客户端机器的身份操作,在对等(或分布式)网络环境中作为对等机器操作,或在云计算基础设施或环境中作为服务器或客户端机器操作。
机器可为个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝电话、网络设备、服务器、网络路由器、交换机或网桥或能够(循序或以其它方式)执行指定由所述机器所采取的动作的一组指令的任何机器。此外,虽然说明了单个机器,但术语“机器”还应被视为包含个别地或联合地执行一(或多组)指令以执行本文中论述的方法论中的任一或多者的机器的任何集合。
实例计算机系统500包含处理装置502、主存储器504(例如,只读存储器(ROM)、快闪存储器、动态随机存取存储器(DRAM)(例如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)等)、静态存储器506(例如,快闪存储器、静态随机存取存储器(SRAM))等)以及数据存储系统518,其经由总线530彼此通信。
处理装置502表示一或多个通用处理装置,例如微处理器、中央处理单元或类似者。更特定来说,处理装置可为复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器或实施其它指令集的一处理器或实施指令集组合的多个处理器。处理装置502也可为一或多个专用处理装置,例如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器或类似者。处理装置502经配置以执行用于执行本文中论述的操作及步骤的指令526。计算机系统500可进一步包含网络接口装置508以通过网络520通信。
数据存储系统518可包含其上存储体现本文中描述的方法论或功能中的任一或多者的一或多组指令526或软件的机器可读存储媒体524(也称为计算机可读媒体)。指令526也可在其由计算机系统500执行期间完全或至少部分驻留于主存储器504内及/或处理装置502内,主存储器504及处理装置502也构成机器可读存储媒体。机器可读存储媒体524、数据存储系统518及/或主存储器504可对应于图1的存储器子系统110。
在一个实施例中,指令526包含实施对应于缺陷扫描组件(例如图1的缺陷扫描组件113的功能性的指令。虽然在实例实施例中将机器可读存储媒体524展示为单个媒体,但术语“机器可读存储媒体”应理解为包含存储一或多组指令的单个媒体或多个媒体。术语“机器可读存储媒体”还应被认为包含能够存储或编码一组指令以供机器执行并且致使机器执行本公开的方法中的任一者或多者的任何媒体。因此,术语“机器可读存储媒体”应理解为包含(但不限于)固态存储器、光学媒体及磁性媒体。
已依据对计算机存储器内的数据位的操作的算法及符号表示呈现前述详细描述的一些部分。这些算法描述及表示是由数据处理领域的技术人员用以向所属领域的其它技术人员最有效地表达其工作实质的方式。算法在本文且通常被设想为导致所期望结果的自相一致的操作序列。操作是需要物理操纵物理量的操作。通常,尽管不是必须的,这些量采取能够被存储、组合、比较及以其它方式操纵的电或磁性信号的形式。已被证明是方便的是,有时出于习惯用法的原因,原则上将这些信号指代为位、值、元素、符号、字符、项、数字或类似者。
然而,应记住,全部这些及类似术语与适当物理量相关联,且仅为应用于这些量的方便标签。本公开可涉及计算机系统或类似电子计算装置的动作及过程,其将表示为计算机系统的寄存器及存储器内的物理(电子)量的数据操纵或变换成类似地表示为计算机系统存储器或寄存器或其它此类信息存储系统内的物理量的其它数据。
本公开还涉及用于执行本文中的操作的设备。此设备可出于预期目的经专门构造,或其可包含由存储于计算机中的计算机程序选择性地激活或重新配置的通用计算机。此计算机程序可存储于计算机可读存储媒体中,例如(但不限于)任何类型的磁盘,包含软盘、光盘、CD-ROM及磁光盘、只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、磁卡或光卡或适于存储电子指令的任何类型的媒体,其各自耦合到计算机系统总线。
本文呈现的算法及显示并不固有地与任何特定计算机或其它设备相关。各种通用系统可结合根据本文的教示的程序使用,或可证明为方便的是构造更专门设备来执行方法。多种这些系统的结构将如下文描述中陈述那样出现。另外,本公开并非是参考任何特定编程语言来描述。应了解,多种编程语言可用于实施本文中所描述的本公开的教示。
本公开可经提供为计算机程序产品或软件,其可包含其上存储有指令的机器可读媒体,所述指令可用于对计算机系统(或其它电子装置)进行编程以执行根据本公开的过程。机器可读媒体包含用于存储呈可由机器(例如计算机)读取的形式的信息的任何机构。在一些实施例中,机器可读(例如计算机可读)媒体包含机器(例如计算机)可读存储媒体,例如只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储媒体、光学存储媒体、快闪存储器装置等。
在前述说明书中,已参考本公开的特定实例实施例描述了其实施例。将明白,可在不背离所附权利要求书中所陈述的本公开的实施例的更宽精神及范围的情况下对本公开做出各种修改。因此,说明书及图式应以说明性意义而非限制性意义来看待。
Claims (16)
1.一种用于存储器装置缺陷扫描的方法(450),其包括:
确定涉及存储器装置(130、140、230)的准则被满足(452);
响应于所述准则被满足而执行涉及所述存储器装置(130、140、230)的存储器裸片(232)的缺陷扫描(454);以及
作为执行所述缺陷扫描的部分确定所述存储器装置(130、140、230)的至少一个存储器裸片(232)是否经历了降级(456)。
2.根据权利要求1所述的方法,其中确定所述准则被满足包含确定所述存储器装置已处于操作中达阈值时间段或确定所述存储器装置的所述存储器裸片已经受了阈值数量的编程-擦除循环或两者。
3.根据权利要求1所述的方法,其中执行所述缺陷扫描包含独立地分析所述存储器裸片中的每一者以确定所述存储器装置的所述至少一个存储器裸片是否经历了所述降级。
4.根据权利要求1到3中任一权利要求所述的方法,其进一步包括在所述存储器装置的空闲时间期间或在可耦合到所述存储器装置的主机(120)的空闲时间期间或在所述两者期间执行所述缺陷扫描作为执行涉及所述存储器裸片的质量及可靠性测试的部分。
5.根据权利要求1到3中任一权利要求所述的方法,其进一步包括在可耦合到所述存储器装置的主机(120)不检测涉及所述至少一个存储器裸片的写入失败或读取失败的情况下执行涉及所述存储器裸片的所述缺陷扫描。
6.根据权利要求1到3中任一权利要求所述的方法,其进一步包括:
作为执行所述缺陷扫描的部分,将测试数据写入到所述存储器装置的所述存储器裸片;
在经过了阈值时间段之后,从所述存储器装置的所述存储器裸片读取所述测试数据;及
比较从所述存储器裸片读取的所述测试数据与写入到所述存储器裸片的所述测试数据以确定所述存储器装置的所述至少一个存储器裸片是否经历了降级。
7.一种用于存储器装置缺陷扫描的设备,其包括:
存储器装置(130、140、230),其包括多个存储器裸片(232);以及
控制器(213),其可耦合到所述存储器装置(130、230),其中所述控制器(213)经配置以:
确定涉及所述多个裸片(232)中的至少一个存储器裸片(232)的准则被满足;
响应于所述确定所述准则被满足,将测试数据写入到至少所述一个存储器裸片(232);
在经过了阈值时间段之后,从至少所述一个存储器裸片(232)读取所述测试数据;以及
比较从至少所述一个存储器裸片(232)读取的所述测试数据与写入到至少所述一个存储器裸片(232)的所述测试数据以确定至少所述一个存储器裸片(232)是否经历了降级。
8.根据权利要求7所述的设备,其中所述控制器进一步经配置以:
确定所述存储器装置已处于操作中达阈值时间段以确定所述准则被满足,或
确定至少所述一个存储器裸片经受了阈值数量的编程-擦除循环以确定所述准则被满足。
9.根据权利要求7所述的设备,其中所述控制器进一步经配置以在可耦合到所述存储器装置的主机(120)不检测涉及至少所述一个存储器裸片的写入失败或读取失败的情况下写入所述测试数据、读取所述测试数据及比较从至少所述一个存储器裸片读取的所述测试数据与写入到至少所述一个存储器裸片的所述测试数据作为执行质量及可靠性保证测试或可靠性演示测试或两者的部分。
10.根据权利要求7到9中任一权利要求所述的设备,其中所述控制器进一步经配置以在所述存储器装置的运行时间期间写入所述测试数据、读取所述测试数据及比较从至少所述一个存储器裸片读取的所述测试数据与写入到至少所述一个存储器裸片的所述测试数据。
11.根据权利要求7到9中任一权利要求所述的设备,其中所述控制器进一步经配置以:
彼此独立地将所述测试数据写入到所述多个存储器裸片中的每一存储器裸片;
彼此独立地从所述多个存储器裸片中的每一存储器裸片读取所述测试数据;及
彼此独立地比较从每一相应存储器裸片读取的所述测试数据与写入到所述相应存储器裸片中的每一者的所述测试数据。
12.一种用于存储器装置缺陷扫描的非暂时性计算机可读存储媒体(340),其包括当由处理装置(313)执行时致使所述处理装置(313)进行以下操作的指令(341):
确定包括多个存储器裸片(232)的存储器装置(130、140、230)已处于操作中达第一阈值时间段;
响应于所述确定所述存储器装置(130、140、230)已处于操作中达所述第一阈值时间段,将测试数据写入到所述多个存储器裸片(232)中的每一存储器裸片(232);
在经过了第二阈值时间段之后,从所述多个存储器裸片(232)中的每一存储器裸片(232)读取所述测试数据;以及
比较从所述多个存储器裸片(232)中的相应存储器裸片(232)读取的所述测试数据与写入到所述多个存储器裸片(232)中的相应存储器裸片(232)的所述测试数据以确定所述多个存储器裸片(232)中的至少一个存储器裸片(232)是否经历了缺陷或降级或两者。
13.根据权利要求12所述的非暂时性计算机可读存储媒体,其中所述处理装置进一步用于:针对所述多个存储器裸片中的每一存储器裸片,彼此独立地写入所述测试数据、读取所述测试数据及比较从所述多个存储器裸片中的相应存储器裸片读取的所述测试数据与写入到所述多个存储器裸片中的相应存储器裸片的所述测试数据。
14.根据权利要求12所述的非暂时性计算机可读存储媒体,其中所述处理装置进一步用于:在所述存储器装置的空闲时间期间或在可耦合到所述存储器装置的主机的空闲时间期间或在所述两者期间执行后台媒体管理操作期间,针对所述多个存储器裸片中的每一存储器裸片,写入所述测试数据、读取所述测试数据及比较从所述多个存储器裸片中的相应存储器裸片读取的所述测试数据与写入到所述多个存储器裸片中的相应存储器裸片的所述测试数据。
15.根据权利要求12到14中任一权利要求所述的非暂时性计算机可读存储媒体,其中所述处理装置进一步用于:在可耦合到所述存储器装置的主机(120)不检测涉及所述多个存储器裸片中的至少一者的写入失败或读取失败的情况下,针对所述多个存储器裸片中的每一存储器裸片,写入所述测试数据、读取所述测试数据及比较从所述多个存储器裸片中的相应存储器裸片读取的所述测试数据与写入到所述多个存储器裸片中的相应存储器裸片的所述测试数据。
16.根据权利要求12到14中任一权利要求所述的非暂时性计算机可读存储媒体,其中所述处理装置进一步用于:在可耦合到所述存储器装置的主机(120)不检测到涉及从所述多个存储器裸片中的至少一者读取的主机数据的不可校正错误的情况下,针对所述多个存储器裸片中的每一存储器裸片,写入所述测试数据、读取所述测试数据及比较从所述多个存储器裸片中的相应存储器裸片读取的所述测试数据与写入到所述多个存储器裸片中的相应存储器裸片的所述测试数据。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17/535,403 US11922025B2 (en) | 2021-11-24 | 2021-11-24 | Memory device defect scanning |
US17/535,403 | 2021-11-24 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116168753A true CN116168753A (zh) | 2023-05-26 |
Family
ID=86383726
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211318743.4A Pending CN116168753A (zh) | 2021-11-24 | 2022-10-26 | 存储器装置缺陷扫描 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11922025B2 (zh) |
CN (1) | CN116168753A (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114582412A (zh) * | 2022-03-02 | 2022-06-03 | 长鑫存储技术有限公司 | 存储芯片的测试方法、装置、存储介质与电子设备 |
CN116340076B (zh) * | 2023-05-30 | 2023-10-17 | 深圳市晶存科技有限公司 | 硬盘性能测试方法、装置及介质 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7873885B1 (en) | 2004-01-20 | 2011-01-18 | Super Talent Electronics, Inc. | SSD test systems and methods |
TWI385519B (zh) | 2008-04-18 | 2013-02-11 | Phison Electronics Corp | 資料寫入方法及使用此方法的快閃儲存系統與其控制器 |
US8942037B2 (en) * | 2012-10-31 | 2015-01-27 | Lsi Corporation | Threshold acquisition and adaption in NAND flash memory |
US9501400B2 (en) * | 2013-11-13 | 2016-11-22 | Sandisk Technologies Llc | Identification and operation of sub-prime blocks in nonvolatile memory |
US9535777B2 (en) | 2013-11-22 | 2017-01-03 | Intel Corporation | Defect management policies for NAND flash memory |
US9536619B2 (en) * | 2015-05-27 | 2017-01-03 | Kabushiki Kaisha Toshiba | Hybrid-HDD with improved data retention |
US10146460B1 (en) * | 2017-06-01 | 2018-12-04 | Apple Inc. | Programming schemes for avoidance or recovery from cross-temperature read failures |
US10453543B2 (en) * | 2017-10-31 | 2019-10-22 | Micron Technology, Inc. | End of life performance throttling to prevent data loss |
US10817217B2 (en) * | 2018-06-28 | 2020-10-27 | Seagate Technology Llc | Data storage system with improved time-to-ready |
US11340813B1 (en) * | 2020-11-16 | 2022-05-24 | Micron Technology, Inc. | Reliability scan assisted voltage bin selection |
-
2021
- 2021-11-24 US US17/535,403 patent/US11922025B2/en active Active
-
2022
- 2022-10-26 CN CN202211318743.4A patent/CN116168753A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
US20230161482A1 (en) | 2023-05-25 |
US11922025B2 (en) | 2024-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11682446B2 (en) | Selective wordline scans based on a data state metric | |
US11404124B2 (en) | Voltage bin boundary calibration at memory device power up | |
US11762767B2 (en) | Storing highly read data at low impact read disturb pages of a memory device | |
CN116168753A (zh) | 存储器装置缺陷扫描 | |
US11955194B2 (en) | Tracking and refreshing state metrics in memory sub-systems | |
WO2023034140A1 (en) | Memory sub-system using partial superblocks | |
CN112992241A (zh) | 选择性读取扰动取样 | |
US20230060943A1 (en) | Memory device defect management | |
US11646077B2 (en) | Memory sub-system grading and allocation | |
CN114639413A (zh) | 错误恢复操作 | |
US11656931B2 (en) | Selective sampling of a data unit based on program/erase execution time | |
US11715531B2 (en) | Open block management using storage charge loss margin checking | |
US11599300B2 (en) | Voltage threshold prediction-based memory management | |
US11726671B2 (en) | Memory access mode selection | |
US11881284B2 (en) | Open translation unit management using an adaptive read threshold | |
US11886712B2 (en) | Die family management on a memory device using block family error avoidance | |
US11494095B1 (en) | Power behavior detection in a memory device | |
US11561729B2 (en) | Write determination counter | |
US11923001B2 (en) | Managing the programming of an open translation unit | |
US20240069765A1 (en) | Two-tier defect scan management | |
US20240038311A1 (en) | Reliability based data verification | |
WO2023028758A1 (en) | Write performance optimization for erase on demand |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |