CN114639413A - 错误恢复操作 - Google Patents

错误恢复操作 Download PDF

Info

Publication number
CN114639413A
CN114639413A CN202111459690.3A CN202111459690A CN114639413A CN 114639413 A CN114639413 A CN 114639413A CN 202111459690 A CN202111459690 A CN 202111459690A CN 114639413 A CN114639413 A CN 114639413A
Authority
CN
China
Prior art keywords
data reliability
reliability parameter
memory cells
error recovery
recovery operation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202111459690.3A
Other languages
English (en)
Inventor
胡广
罗婷
C·S·杨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN114639413A publication Critical patent/CN114639413A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G11C16/225—Preventing erasure, programming or reading when power supply voltages are outside the required ranges
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本申请涉及错误恢复操作。一种方法包含确定与存储器单元的集合相关联的数据可靠性参数是否大于阈值数据可靠性参数和响应于确定所述数据可靠性参数大于所述阈值数据可靠性参数，进行错误恢复操作。所述方法进一步包含在进行所述错误恢复操作之后，确定与存储器单元的所述集合相关联的所述数据可靠性参数是否小于所述阈值数据可靠性参数和响应于确定所述数据可靠性参数小于所述阈值数据可靠性参数，将与所述错误恢复操作相关联的偏移设置为存储器单元的所述集合的默认读取电压。

Description

错误恢复操作
技术领域
本公开的实施例大体上涉及存储器子系统，且更具体地说，涉及存储器子系统内的错误恢复操作。
背景技术
一种存储器子系统可包含存储数据的一或多个存储器装置。存储器装置可为例如非易失性存储器装置和易失性存储器装置。一般来说，主机系统可利用存储器子系统在存储器装置处存储数据和从存储器装置检索数据。
发明内容
本公开的一个方面提供一种用于错误恢复操作的方法，其中所述方法包括：确定与存储器单元的集合相关联的数据可靠性参数是否大于阈值数据可靠性参数；响应于确定数据可靠性参数大于阈值数据可靠性参数，进行错误恢复操作；在进行错误恢复操作之后，确定与存储器单元的集合相关联的数据可靠性参数是否小于阈值数据可靠性参数；以及响应于确定数据可靠性参数小于阈值数据可靠性参数，将与错误恢复操作相关联的偏移设置为存储器单元的集合的默认读取电压。
本公开的另一方面提供一种用于错误恢复操作的设备，其中所述设备包括：存储器单元的集合；以及错误恢复操作组件，其耦合到存储器单元的集合，其中错误恢复操作组件将进行以下操作：确定与存储器单元的集合相关联的数据可靠性参数是否大于阈值数据可靠性参数值；响应于数据可靠性参数值大于阈值数据可靠性参数值的确定而进行错误恢复操作；在进行错误恢复操作之后，确定与存储器单元的集合相关联的数据可靠性参数值是否小于阈值数据可靠性参数值；以及响应于数据可靠性参数值小于阈值数据可靠性参数值的确定而将与错误恢复操作的进行相关联的偏移设置为存储器单元的集合的默认读取电压。
本公开的另一方面提供一种用于错误恢复操作的系统，其中所述系统包括：存储器装置，其包括多个NAND存储器单元；以及处理装置，其耦合到存储器装置，所述处理装置用于进行包括以下各项的操作：监测NAND存储器单元的相应集合的数据可靠性参数；确定与存储器单元的相应集合相关联的数据可靠性参数是否大于阈值数据可靠性参数；响应于与NAND存储器单元的相应集合相关联的数据可靠性参数大于数据可靠性参数值的确定而进行错误恢复操作；在进行错误恢复操作之后，确定与NAND存储器单元的相应集合相关联的数据可靠性参数是否小于阈值数据可靠性参数；以及响应于数据可靠性参数小于阈值数据可靠性参数的确定而将与错误恢复操作的进行相关联的偏移设置为NAND存储器单元的相应集合的默认读取电压。
附图说明
根据下文给出的详细描述且根据本公开的各种实施例的附图将更加充分地理解本公开。
图1示出根据本公开的一些实施例的包含存储器子系统的实例计算系统。
图2示出根据本公开的一些实施例的实例存储器子系统。
图3是根据本公开的一些实施例的对应于错误恢复操作的流程图。
图4是根据本公开的一些实施例的对应于用于错误恢复操作的方法的流程图。
图5是可操作本公开的实施例的实例计算机系统的框图。
具体实施方式
本公开的方面涉及存储器子系统中的错误恢复操作，特定来说涉及包含错误恢复操作组件的存储器子系统。存储器子系统可以是存储系统、存储装置、存储器模块或这些的组合。存储器子系统的实例是如固态驱动器(SSD)的存储系统。下文结合图1和其它地方描述存储装置和存储器模块的实例。一般来说，主机系统可利用存储器子系统，所述存储器子系统包含一或多个组件，如存储数据的存储器装置。主机系统可以提供将存储在存储器子系统处的数据且可以请求将从存储器子系统检索的数据。
存储器装置可以是非易失性存储器装置。非易失性存储器装置的一个实例是与非(NAND)存储器装置(也称为快闪技术)。下文结合图1描述非易失性存储器装置的其它实例。非易失性存储器装置是一或多个裸片的封装。每个裸片可由一或多个平面组成。平面可分组成逻辑单元(LUN)。对于一些类型的非易失性存储器装置(例如，NAND装置)，每个平面由物理块集合组成。每个块由页的集合组成。每个页由存储器单元(“单元”)的集合组成。单元是存储信息的电子电路。在下文中，块是指用于存储数据的存储器装置的单元，且可包含存储器单元群组、字线群组、字线或单独存储器单元。对于一些存储器装置，块(在下文中也称为“存储器块”)是可擦除的最小区域。不可单独地擦除页，且仅可擦除整个块。
存储器装置中的每一个可包含一或多个存储器单元阵列。取决于单元类型，单元可存储二进制信息的一或多个位，且具有与正存储的位数相关的各种逻辑状态。逻辑状态可由二进制值(如“0”和“1”)或这些值的组合表示。存在各种类型的单元，如单电平单元(SLC)、多电平单元(MLC)、三电平单元(TLC)以及四电平单元(QLC)。举例来说，SLC可存储一个信息位且具有两种逻辑状态。
一些NAND存储器装置采用浮置栅极架构，其中基于位线与字线之间的相对电压变化来控制存储器存取。NAND存储器装置的其它实例可采用替换栅极架构，所述替换栅极架构可包含使用字线布局，所述字线布局可允许基于用于建构字线的材料的属性而在存储器单元内捕获对应于数据值的电荷。
在操作期间，存储器子系统可产生错误，所述错误可影响写入到存储器子系统且由存储器子系统存储的数据的质量和/或准确性。这些错误可包含与存储单元相关联的电荷的损失或增益、读取干扰、写入干扰和/或由于单元已经受的编程/擦除循环的数量而引起的数据质量/单元质量的退化。随着存储器子系统的老化，这些错误会变得越来越难以校正和/或减少，尤其是在可用于硬件组件的物理空间量可能受限的移动计算系统架构中。此外，随着时间的推移(例如，随着存储器子系统的老化)，这些错误会变得更加明显和/或更加频繁，这可进一步影响写入到存储器子系统且由存储器子系统存储的数据的质量和/或准确性。此外，这些错误在边缘情况下可变得更加难以减少和/或校正，如在存储器子系统正在经历如各种生命周期结束(EOL)测试操作的应力状况时，在所述生命周期结束(EOL)测试操作中，存储器子系统接受频繁和/或严格的测试以确保存储器子系统可操作。
一些方法试图通过进行一系列错误处置处理(例如，读取错误处置(REH)过程)(或一系列错误处置处理的至少一部分)以校正这些错误和/或确定这些错误的校正是否成功来减少上文所描述的错误的类型。这些方法可依次地进行不同操作作为进行所述系列错误处置过程以确定这些操作中的哪一个(如果有)可补救检测到的错误的部分。作为实例，一些方法可试图读取具有各种重试电压偏移的存储器单元。如果这些重试电压偏移不成功，那么可进行读取校准操作以检查是否可读取数据。如果这不成功，那么一些方法可进行软解码操作(例如，低密度奇偶校验(LDPC)软解码操作)以读取数据。如果这不成功，那么可进行基于奇偶校验的操作(例如，独立NAND冗余阵列(RAIN)操作)以试图恢复数据。
然而，在一些方法中，所述系列错误处置过程可包含十(10)个以上的不同操作，且因此在进行的时间和计算资源方面可为代价大的。另外，即使在进行错误处置过程之后，也无法保证将成功地读取或恢复数据。此外，错误处置过程中的一个的成功进行可能不会产生优化的读取电平，而是可导致“足够好”的读取电平通过错误处置过程的一或多个操作，但可能仍然未优化。这可能会导致存储器子系统的性能的下降，尤其是在如部署在移动计算架构中的存储器子系统的EOL测试的极端情况下。
举例来说，在采用“粘滞读取”操作作为错误处置过程中的一或多个的方法中，错误处置过程的一个操作可连续多次恢复故障，这可导致基于粘滞读取电压来设置默认读取电压。在一些方法中，这种默认读取电压(例如，在调用单个读取恢复的情况下和/或在设置的读取偏移默认值具有足够低的原始位错误率(RBER)的情况下)可能足以进行后续读取操作，然而，这些默认读取电压可能未优化。如本文中所使用，“粘滞读取”操作通常是指当针对多个连续读取操作使用特定参数(例如，特定阈值电压、应用于默认阈值电压的特定读取偏移等)并且所述特定参数与同存储器子系统相关联的默认参数(例如，默认读取设置、校准读取设置等)不同时使用所述特定参数进行的读取操作。“粘滞读取模式”通常是指存储器子系统的操作模式，在所述操作模式期间，当针对多个连续读取操作使用特定参数并且所述特定参数与同存储器子系统相关联的默认参数或校准参数不同时使用所述特定参数进行读取操作。本文中描述关于特定参数、阈值电压、读取偏移、默认参数、默认读取设置、校准读取设置等的其它细节。
尽管在一些方法中，使用粘滞读取电压来进行后续读取操作可提供足够的读取准确性，但在如在存储器子系统的EOL期间和/或在移动计算架构中的极端情况下，依赖于粘滞读取电压来进行存储器子系统中的读取操作通常是不够的。举例来说，虽然将读取偏移设置为特定值(例如，粘滞读取电压)可允许在错误处置过程的一或多个阶段期间进行数据恢复，但读取偏移电压可以不是最优化的读取电平(例如，可以不是VT分布的谷值)。在一些方法中，这些读取偏移电压电平可允许错误处置过程的硬解码阶段通过，但可导致RBER与从中读取数据的存储器单元相关联的场景高于最佳。这可导致LDPC吞吐量的降低，这又可影响VT分布，使得对于后续读取，LDPC吞吐量的降低连续较低，从而对存储器子系统的性能产生负面影响。
本公开的方面通过在将特定读取偏移电压设置为存储器单元或存储器单元的集合的默认读取电压之前和/或期间(例如，在将粘滞读取电压设置为存储器单元或存储器单元的集合的默认读取电压之前和/或期间)分析各种数据可靠性参数来确定优化的读取偏移电压(例如，针对粘滞读取电压的优化的偏移)而解决以上和其它缺陷。一种这样的数据可靠性参数是与存储器子系统或存储器子系统的组件相关联的原始位错误率(RBER)。在一些实施例中，RBER可指示存储器子系统或存储器子系统的组件的性能和/或健康。如将了解，存储器子系统、存储器装置、存储器阵列等的RBER通常被量化为每总位数读取(包含可校正的以及可校正的错误)的损坏位(例如，错误中的位)的数目。如温度、编程擦除循环(PEC)的损耗；物理年龄(例如，装置已在现场使用的月数，与PEC无关)；工作负载，其可通过读取、写入和/或擦除操作的数量来测量，这是因为针对例如页的这些操作可潜在地干扰周围单元；以及存储器子系统中其它错误的存在的多个因素可影响存储器子系统的RBER。在一些实施例中，可在成功解码由存储器子系统存储的数据之后确定RBER。
举例来说，本公开的方面可允许将如粘滞读取电压的特定读取偏移电压与如与存储器单元或存储器单元的集合相关联的RBER的数据可靠性参数进行比较，以确定读取偏移电压是否优化。在确定读取偏移电压未优化时，本公开的方面可允许进行特定操作，如要进行(或重新进行)以优化读取偏移电压的自动读取校准(ARC)操作。如本文中所使用，“自动读取校准操作”通常是指用于确定优化的读取电压的操作，其中在不同电压电平下进行相同单元的多次读取，且确定每个读取电平之间的翻转位的数量(例如，从零改变为一或从一改变为零的位数量)。基于多次读取之间的倒装位的数量，存储器子系统自动校准与存储读取数据的位置相关联的优化的读取电压。
如更详细地描述，在本文中，本公开的方面可包含监测所确定的RBER是大于还是小于与粘滞读取操作的进行相关联的RBER。在一些实施例中，如下文所描述，与粘滞读取操作的进行相关联的RBER可基于LDPC吞吐量数据。如果RBER大于与粘滞读取操作的进行相关联的RBER，那么可得出结论，当前读取偏移未优化。在这种情况下，本文中的实施例允许对读取操作中所涉及的存储器单元(例如，存储器单元页)进行至少一个ARC操作以将读取电平移动到VT分布的谷值。在一些实施例中，然后可将ARC偏移设置为存储器单元的集合的默认读取电压。
此外，本文中的实施例允许计数器(例如，可存储可递增的数目的硬件装置)追踪粘滞读取ARC效率校验的效率。举例来说，如果在进行ARC操作之后并且针对存储器单元确定的RBER仍然大于对应于粘滞读取电压的使用的RBER，那么计数器可以递增。如果确定计数器已经超越某一阈值计数值，那么在一些实施例中，可针对读取存储器单元的集合禁止ARC操作的进行。
通过进行本文中所描述的操作，与上文所描述的读取偏移电压可能未完全优化的方法相比，可提高存储器子系统性能，尤其是在如当存储器子系统处于EOL状态下时的极端情况下，且存储器单元的相对较大数量的集合在进行错误处置过程期间相对于偏移电压设置呈现高谷值。举例来说，通过进行本文中所描述的操作，通过将存储器单元的集合的RBER与通过粘滞读取操作和/或ARC操作确定的读取电压值进行比较以优化施加到存储器子系统内的存储器单元的集合的读取电压，即使在存储器子系统的EOL下也可以提高存储器子系统性能。
图1示出根据本公开的一些实施例的包含存储器子系统110的实例计算系统100。存储器子系统110可包含介质，如一或多个易失性存储器装置(例如，存储器装置140)、一或多个非易失性存储器装置(例如，存储器装置130)或这些的组合。
存储器子系统110可以是存储装置、存储器模块，或存储装置与存储器模块的混合。存储装置的实例包含固态驱动器(SSD)、快闪驱动器、通用串行总线(USB)快闪驱动器、嵌入式多媒体控制器(eMMC)驱动器、通用快闪存储(UFS)驱动器、安全数字(SD)卡以及硬盘驱动器(HDD)。存储器模块的实例包含双列直插式存储器模块(DIMM)、小外形DIMM(SO-DIMM)以及各种类型的非易失性双列直插式存储器模块(NVDIMM)。
计算系统100可以是计算装置，如台式计算机、膝上型计算机、服务器、网络服务器、移动装置、运载工具(例如，飞机、无人机、火车、汽车或其它运输工具)、支持物联网(IoT)的装置、嵌入式计算机(例如，运载工具、工业设备或联网商业装置中所包含的嵌入式计算机)，或包含存储器和处理装置的此计算装置。
计算系统100可包含耦合到一或多个存储器子系统110的主机系统120。在一些实施例中，主机系统120耦合到不同类型的存储器子系统110。图1示出耦合到一个存储器子系统110的主机系统120的一个实例。如本文中所使用，“耦合到”或“与…耦合”通常是指组件之间的连接，其可以是间接通信连接或直接通信连接(例如，不具有中间组件)，无论是有线的还是无线的，包含如电连接、光学连接、磁性连接等的连接。
主机系统120可包含处理器芯片组和由所述处理器芯片组执行的软件堆栈。处理器芯片组可包含一或多个核心、一或多个高速缓存、存储器控制器(例如，SSD控制器)以及存储协议控制器(例如，PCIe控制器、SATA控制器)。主机系统120使用存储器子系统110，例如将数据写入到存储器子系统110和从存储器子系统110读取数据。
主机系统120可经由物理主机接口耦合到存储器子系统110。物理主机接口的实例包含但不限于串行高级技术附件(SATA)接口、外围组件互连高速(PCIe)接口、通用串行总线(USB)接口、光纤通道、串行附接SCSI(SAS)、小型计算机系统接口(SCSI)、双数据速率(DDR)存储器总线、双列直插式存储器模块(DIMM)接口(例如，支持双数据速率(DDR)的DIMM套接接口)、开放NAND闪存接口(ONFI)、双数据速率(DDR)、低功率双数据速率(LPDDR)，或任何其它接口。物理主机接口可用于在主机系统120与存储器子系统110之间传输数据。当存储器子系统110通过PCIe接口与主机系统120耦合时，主机系统120可进一步利用NVM高速(NVMe)接口来存取组件(例如，存储器装置130)。物理主机接口可提供用于在存储器子系统110与主机系统120之间传递控制、地址、数据以及其它信号的接口。图1将存储器子系统110示出为实例。一般来说，主机系统120可经由相同通信连接、多个单独通信连接和/或通信连接的组合存取多个存储器子系统。
存储器装置130、140可包含不同类型的非易失性存储器装置和/或易失性存储器装置的任何组合。易失性存储器装置(例如，存储器装置140)可以是但不限于随机存取存储器(RAM)，如动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM)。
非易失性存储器装置(例如，存储器装置130)的一些实例包含与非(NAND)型快闪存储器和就地写入存储器，如三维交叉点(“3D交叉点”)存储器装置，其为非易失性存储器单元的交叉点阵列。非易失性存储器的交叉点阵列可结合可堆叠交叉网格化数据存取阵列基于体电阻的改变来进行位存储。此外，与许多基于快闪的存储器相比，交叉点非易失性存储器可进行就地写入操作，其中可在不预先擦除非易失性存储器单元的情况下对非易失性存储器单元进行编程。NAND型快闪存储器包含例如二维NAND(2D NAND)和三维NAND(3DNAND)。
存储器装置130、140中的每一个可包含一或多个存储器单元阵列。一种类型的存储器单元，例如单电平单元(SLC)每单元可存储一个位。其它类型的存储器单元，如多电平单元(MLC)、三电平单元(TLC)、四电平单元(QLC)以及五电平单元(PLC)每单元可存储多个位。在一些实施例中，存储器装置130中的每一个可包含一或多个存储器单元阵列，如SLC、MLC、TLC、QLC或这些的任何组合。在一些实施例中，特定存储器装置可包含存储器单元的SLC部分以及MLC部分、TLC部分、QLC部分或PLC部分。存储器装置130的存储器单元可分组为页，所述页可指用于存储数据的存储器装置的逻辑单元。在一些类型的存储器(例如，NAND)的情况下，页可分组以形成块。
尽管描述了如非易失性存储器单元和NAND型存储器(例如，2D NAND、3D NAND)的三维交叉点阵列的非易失性存储器组件，但存储器装置130可基于任何其它类型的非易失性存储器或存储装置，如只读存储器(ROM)、相变存储器(PCM)、自选存储器、其它基于硫族化物的存储器、铁电晶体管随机存取存储器(FeTRAM)、铁电随机存取存储器(FeRAM)、磁随机存取存储器(MRAM)、自旋转移力矩(STT)-MRAM、导电桥接RAM(CBRAM)、电阻式随机存取存储器(RRAM)、基于氧化物的RRAM(OxRAM)、或非(NOR)快闪存储器和电可擦除可编程只读存储器(EEPROM)。
存储器子系统控制器115(或简称为控制器115)可与存储器装置130通信以进行操作，如在存储器装置130处读取数据、写入数据或擦除数据，以及其它这些操作。存储器子系统控制器115可包含硬件，如一或多个集成电路和/或离散组件、缓冲存储器或其组合。硬件可包含具有专用(即，硬译码)逻辑的数字电路系统以进行本文中所描述的操作。存储器子系统控制器115可以是微控制器、专用逻辑电路系统(例如，现场可编程门阵列(FPGA)、专用集成电路(ASIC)等)或其它合适的处理器。
存储器子系统控制器115可包含处理器117(例如，处理装置)，所述处理器117配置成执行存储在本地存储器119中的指令。在所说明实例中，存储器子系统控制器115的本地存储器119包含嵌入式存储器，所述嵌入式存储器配置成存储用于进行控制存储器子系统110的操作的各种过程、操作、逻辑流以及例程的指令，包含处置存储器子系统110与主机系统120之间的通信。
在一些实施例中，本地存储器119可包含存储存储器指针、所提取数据等的存储器寄存器。本地存储器119还可包含用于存储微码的只读存储器(ROM)。虽然已将图1中的实例存储器子系统110示出为包含存储器子系统控制器115，但在本公开的另一实施例中，存储器子系统110不包含存储器子系统控制器115，而是可依赖于外部控制(例如，由外部主机提供，或由与存储器子系统分离的处理器或控制器提供)。
一般来说，存储器子系统控制器115可从主机系统120接收命令或操作，且可将命令或操作转换成指令或适当命令以实现对存储器装置130和/或存储器装置140的期望存取。存储器子系统控制器115可负责其它操作，如耗损均衡操作、垃圾收集操作、错误检测和错误校正码(ECC)操作、加密操作、高速缓存操作，以及与存储器装置130相关联的逻辑地址(例如，逻辑块地址(LBA)、名称空间)与物理地址(例如，物理块地址、物理介质位置等)之间的地址转译。存储器子系统控制器115可进一步包含主机接口电路系统以经由物理主机接口与主机系统120通信。主机接口电路系统可将从主机系统接收到的命令转换为命令指令，以存取存储器装置130和/或存储器装置140以及将与存储器装置130和/或存储器装置140相关联的响应转换为用于主机系统120的信息。
存储器子系统110还可包含未示出的额外电路系统或组件。在一些实施例中，存储器子系统110可包含高速缓存或缓冲器(例如DRAM)和地址电路系统(例如行解码器和列解码器)，所述地址电路系统可接收来自存储器子系统控制器115的地址，且解码所述地址以存取存储器装置130和/或存储器装置140。
在一些实施例中，存储器装置130包含结合存储器子系统控制器115操作以在存储器装置130的一或多个存储器单元上执行操作的本地媒体控制器135。外部控制器(例如，存储器子系统控制器115)可在外部管理存储器装置130(例如，对存储器装置130进行介质管理操作)。在一些实施例中，存储器装置130是受管理存储器装置，其是与本地控制器(例如，本地控制器135)组合以在相同存储器装置封装内进行介质管理的原始存储器装置。受管理存储器装置的实例是受管理NAND(MNAND)装置。
存储器子系统110可包含错误恢复操作组件113。尽管图1中为了不混淆图式未展示，错误恢复操作组件113可包含各种电路系统以促进错误恢复操作的进行以优化存储器子系统的读取电压，尤其是在极端情况下，如本文中所描述的这些EOL测试操作。在一些实施例中，错误恢复操作组件113可包含呈ASIC、FPGA、状态机和/或其它逻辑电路系统的形式的专用电路系统，所述专用电路系统可允许错误恢复操作组件113编排和/或进行本文中所描述的涉及存储器装置130和/或存储器装置140的操作。
在一些实施例中，存储器子系统控制器115包含错误恢复操作组件113的至少一部分。举例来说，存储器子系统控制器115可包含处理器117(处理装置)，所述处理器117配置成执行存储在本地存储器119中以用于进行本文中所描述的操作的指令。在一些实施例中，错误恢复操作组件113是主机系统110、应用或操作系统的部分。
在非限制性实例中，设备(例如，计算系统100)可包含错误恢复操作组件113。错误恢复操作组件113可驻留在存储器子系统110上。如本文中所使用，术语“驻留于…上”是指某物在物理上位于特定组件上。举例来说，错误恢复操作组件113驻留在存储器子系统110上是指包括错误恢复操作组件113的硬件电路系统在物理上位于存储器子系统110上的状况。术语“驻留于…上”可在本文中与如“部署于…上”或“位于…上”的其它术语互换使用。
错误恢复操作组件113可耦合到存储器单元的集合(例如，本文中在图2中所示出的存储器单元的集合214-1到214-N中的一或多个)。在一些实施例中，错误恢复操作组件113可确定与存储器单元的集合相关联的数据可靠性参数是否大于阈值数据可靠性参数值。错误恢复操作组件113可响应于确定数据可靠性参数值大于阈值数据可靠性参数值而进行错误恢复操作。如本文中所使用，“数据可靠性参数”通常是指对应于由存储器子系统110存储或从存储器子系统110检索的数据的准确性的可量化值。数据可靠性参数的一个实例是原始位错误率(RBER)，其在本文中更详细地描述。
继续本实例，错误恢复操作组件113可在进行错误恢复操作之后确定与存储器单元的集合相关联的数据可靠性参数值是否小于阈值数据可靠性参数值和/或响应于确定数据可靠性参数值小于阈值数据可靠性参数值而将与错误恢复操作的进行相关联的偏移设置为存储器单元的集合的默认读取电压。在一些实施例中，“阈值数据可靠性参数”是与数据可靠性参数相关联的可量化值，所述可量化值对应于所存储或读取数据的质量或准确性很可能出错的状况。在至少一个实施例中阈值数据可靠性参数可以是粘滞读取电压值，所述粘滞读取电压值可对应于非优化的默认读取电压电平。
在一些实施例中，数据可靠性参数值可对应于与存储器的集合相关联的原始位错误率(RBER)，和/或阈值数据可靠性参数值可对应于与存储器单元的集合相关联的阈值RBER。另外，阈值数据可靠性参数值可至少部分地基于与存储器单元的集合相关联的所确定的低密度奇偶校验(LDPC)吞吐量。如在本文中更详细地描述，存储器单元的集合和错误恢复操作组件可容纳于驻留在移动计算装置上的存储器子系统内。在一些实施例中，错误恢复操作组件113可促使自动读取校准(ARC)操作的进行作为进行错误恢复操作的部分。
计数器121可耦合到错误恢复操作组件113，且错误恢复操作组件113可在进行错误恢复操作之后确定与存储器单元的集合相关联的健康特性值是否大于阈值健康特性值且响应于确定而递增计数器121。在一些实施例中，错误恢复操作组件113确定计数器121是否存储大于与阈值数据可靠性参数值相关联的阈值计数值的计数值且响应于计数器121存储大于阈值计数值的计数值而禁止错误恢复操作的进行。
在另一非限制性实例中，系统(例如，计算系统100)可包含存储器装置(例如，存储器装置130)，所述存储器装置可包含多个NAND存储器单元(例如，本文中在图2中所示出的存储器单元的集合214-1到214-N)。系统可以是移动计算装置。处理装置(例如，错误恢复操作组件113)可耦合到存储器装置。继续本实例，处理装置可进行包含以下各项的操作：监测NAND存储器单元的相应集合的数据可靠性参数；和确定与存储器单元的相应集合相关联的数据可靠性参数是否大于阈值数据可靠性参数。处理装置可进一步进行包含以下各项的操作：响应于与NAND存储器单元的相应集合相关联的数据可靠性参数大于数据可靠性参数值的确定而进行错误恢复操作；和在进行错误恢复操作之后确定与NAND存储器单元的相应集合相关联的数据可靠性参数是否小于阈值数据可靠性参数。在一些实施例中，处理装置可进行进一步包含以下的操作：响应于确定数据可靠性参数小于阈值数据可靠性参数而将与错误恢复操作的进行相关联的偏移设置为NAND存储器单元的相应集合的默认读取电压。
继续本实例，在一些实施例中，处理装置可进行包含以下的操作：确定与NAND存储器单元的相应集合相关联的原始位错误率(RBER)作为确定NAND存储器单元的相应集合的数据可靠性参数的部分。如在本文中更详细地描述，阈值数据可靠性参数可对应于与NAND存储器单元的相应集合相关联的阈值原始位错误率(RBER)，和/或阈值数据可靠性参数可至少部分地基于与NAND存储器单元的相应集合相关联的所确定的低密度奇偶校验吞吐量。
系统可进一步包含可耦合到处理装置的计数器(例如，计数器121)。在一些实施例中，处理装置可进行包含以下各项的操作：在进行错误恢复操作之后确定与NAND存储器单元的集合相关联的数据可靠性参数是否大于阈值数据可靠性参数；和响应于确定而递增计数器。继续实例，处理装置可进一步进行包含以下各项的操作：确定计数器是否存储大于与阈值数据可靠性参数相关联的阈值计数值的计数值；和响应于计数器存储大于阈值计数值的计数值而禁止错误恢复操作的进行。
图2示出根据本公开的一些实施例的实例存储器子系统210。如图2中所展示，存储器子系统210可包含错误恢复操作组件213和存储器装置230，所述错误恢复操作组件213可类似于图1中所示出的错误恢复操作组件113，所述存储器装置230可类似于图1中所示出的存储器装置130。存储器装置230可包含存储器单元的集合214-1到214-N。存储器单元的集合214-1到214-N可为存储器装置230内的存储器单元的块、页或其它群组。存储器单元的集合214-1到214-N可以是NAND存储器单元，但实施例不限于此。在一些实施例中，存储器子系统210可驻留在如智能电话、膝上型计算机、平板手机、物联网装置、自主车辆等的移动计算装置上。
错误恢复操作组件213可确定存储器子系统210是否正在经历应力状况。如本文中所使用，“应力状况”通常是指存储器子系统210的性能由于一或多个因素而退化的情况。可导致应力状况的因素的实例可包含存储器子系统210的年龄(例如，在存储器子系统210接近其生命的结束时，存储器子系统210的性能可降低)，存储器子系统210是否正在经受交叉温度(例如，X-Temp)处置和/或测试。
错误恢复操作组件213可促使针对存储器子系统210启用粘滞读取模式。一旦针对存储器子系统210启用粘滞读取模式，就可以基于先前已经确定的粘滞读取电压来进行存储器子系统210的错误恢复操作(例如，读取错误处置操作)。如上文所描述，粘滞读取模式是指存储器子系统210的操作模式，在所述操作模式期间，使用针对多个连续读取操作使用的特定参数来进行读取操作，且特定参数与同存储器子系统210相关联的默认参数或校准参数不同。
错误恢复操作组件213然后可确定针对来自存储器单元的集合214-1到214-N的先前读取的RBER，且将针对存储器单元214-1到214-N的先前读取的RBER与使用粘滞读取电压基于存储器单元的相同集合214-1到214-N的读取而计算出的RBER进行比较。如下文结合图3更详细地描述，错误恢复操作组件213可将存储器单元的集合214-1到214-N的先前读取的RBER与使用粘滞读取电压计算出的RBER进行比较，以确定存储器单元的集合214-1到214-N的先前读取的RBER是大于、等于还是小于使用粘滞读取电压从存储器单元的集合214-1到214-N的读取计算出的RBER。
基于关于存储器单元的集合214-1到214-N的先前读取的RBER(例如，在施加特定读取电压期间计算出的RBER)是大于、等于还是小于使用粘滞读取电压基于施加到存储器单元的集合214-1到214-N的读取电压而计算出的RBER的确定，错误恢复操作组件213可进行本文中所描述的各种操作和/或促使本文中所描述的各种操作的进行，以优化存储器单元的集合214-1到214-N的读取电压电平。另外，如本文中所描述，当存储器子系统210正在经历应力状况时，存储器单元的集合214-1到214-N的读取电压的优化可尤为有用。
在一些实施例中，粘滞读取电压可基于所确定的LDPC吞吐量。如本文中所使用，“LDPC吞吐量”通常是指在给定时间段内成功解码的数据量、能耗、热耗散等。LDPC吞吐量的非限制性实例是在以兆赫兹(MHz)为单位测量的给定时钟频率下根据LDPC解码方案解码的以兆字节每秒(MB/s)为单位测量的数据量，但实例不限于此。在一些实施例中，LDPC吞吐量可以是Lambeau LDPC吞吐量，但实例不限于此。在至少一个实施例中，LDPC吞吐量对应于LDPC吞吐率在保持在相对恒定或一致的值之后开始下降的状况。
图3是根据本公开的一些实施例的对应于错误恢复操作的流程图330。过程流程330可由处理逻辑进行，所述处理逻辑可包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)，或其组合。在一些实施例中，过程流程330通过图1的错误恢复操作组件113进行。尽管以特定序列或次序展示，但除非另外规定，否则可修改过程的次序。因此，所说明实施例应仅作为实例理解，且所示出的过程可以不同次序进行，且一些过程可并行进行。另外，可在各种实施例中省略一或多个过程。因此，并非每个实施例中都需要所有过程。其它过程流程是可能的。
在操作332处，可针对存储器子系统(例如，本文中在图1和图2中所示出的存储器子系统110/210)启用粘滞读取模式。在操作334处，可做出关于如下的确定：对应于用于存储器单元的集合(例如，图2中所示出的存储器单元的集合214-1到214-N)的先前读取的施加电压的所确定的RBER是否大于或等于对应于使用粘滞读取电压对存储器单元的集合的读取的RBER。在一些实施例中，可通过错误恢复操作组件(例如，本文中在图1和图2中所示出的错误恢复操作组件113/213)做出确定。响应于针对存储器单元的先前读取确定的RBER小于对应于使用粘滞读取电压对存储器单元的集合的读取的所确定的RBER的确定，在操作336处，可将存储器单元的集合的默认读取电压设置为在存储器单元的集合的先前读取期间施加的电压。
如果确定针对存储器单元的先前读取确定的RBER大于或等于对应于使用粘滞读取电压对存储器单元的集合的读取的所确定的RBER，那么在操作338处，可进行涉及存储器单元的集合的自动读取校准(ARC)操作。如上文所提及，ARC操作可寻求对读取电压电平进行微调以优化读取电压电平以供涉及存储器单元的集合的当前和/或未来存取。
在进行ARC操作之后，在操作340处，可做出关于如下的确定：针对存储器单元的先前读取确定的RBER是否小于对应于使用粘滞读取电压对存储器单元的集合的读取的所确定的RBER。如果针对存储器单元的先前读取确定的RBER小于对应于使用粘滞读取电压对存储器单元的集合的读取的所确定的RBER，那么可将在进行ARC操作期间使用的读取电压设置为默认读取电压。
然而，如果在操作340处，确定对应于存储器单元的先前读取的RBER大于或等于对应于使用粘滞读取电压对存储器单元的集合的读取的所确定的RBER，那么可递增计数器(例如，图1中所示出的计数器121)。在递增计数器之后，可在操作346处做出关于由计数器存储的值是否大于或等于所进行的ARC操作的数量(其为对ARC操作的进行效率的测量)和/或由计数器存储的值是否大于指派给在进行一或多个ARC操作中所使用的粘滞读取电压的值的确定。如果由计数器存储的值超出所进行的ARC操作的数量(例如，进行ARC操作的效率)和/或大于指派给在进行一或多个ARC操作中所使用的粘滞读取电压的值，那么在操作348处，可禁止涉及存储器单元的集合的ARC操作的进行。
在一些实施例中，所进行的ARC操作的数量可对应于在进行ARC操作时获得的效率。在此类实施例中，当响应于ARC操作的进行而递增计数器时，与ARC操作的进行相关联的阈值电压可用于后续读取尝试。在一些场景中，这种调整后的阈值读取电压可降低RBER和/或提高LDPC吞吐量。然而，如果在使用与ARC操作相关联的阈值电压进行读取操作之后，对应于存储器单元的先前读取的RBER大于或等于对应于使用粘滞读取电压对存储器单元的集合的读取的所确定的RBER，那么可禁止后续ARC操作，这是因为ARC操作的进行可能不会提高阈值读取电压。
图4是根据本公开的一些实施例的对应于用于错误恢复操作的方法450的流程图。方法450可由处理逻辑进行，所述处理逻辑可包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)，或其组合。在一些实施例中，方法450通过图1的错误恢复操作组件113进行。尽管以特定序列或次序展示，但除非另外规定，否则可修改过程的次序。因此，所说明实施例应仅作为实例理解，且所示出的过程可以不同次序进行，且一些过程可并行进行。另外，可在各种实施例中省略一或多个过程。因此，并非每个实施例中都需要所有过程。其它过程流程是可能的。
在操作452处，确定与存储器单元的集合相关联的数据可靠性参数是否大于阈值数据可靠性参数。在一些实施例中，可通过确定与存储器单元的集合相关联的原始位错误率(RBER)来确定存储器单元的集合的数据可靠性参数，和/或可通过确定与存储器单元的集合相关联的阈值RBER来确定阈值数据可靠性参数。
在操作454处，响应于确定数据可靠性参数大于阈值数据可靠性参数而进行错误恢复操作。在一些实施例中，进行自动读取校准(ARC)操作作为进行错误恢复操作的部分。
在操作456处，确定与存储器单元的集合相关联的数据可靠性参数是否小于阈值数据可靠性参数。在一些实施例中，在进行错误恢复操作之后，确定与存储器单元的集合相关联的数据可靠性参数是否小于阈值数据可靠性参数。
在操作458处，响应于确定数据可靠性参数小于阈值数据可靠性参数而设置作为存储器单元的集合的默认读取电压的与错误恢复操作相关联的偏移。在一些实施例中，作为方法450的部分进行的操作中的一或多个通过驻留在移动计算装置上的电路系统执行。
在一些实施例中，方法450可包含：在进行错误恢复操作之后确定与存储器单元的集合相关联的数据可靠性参数是否大于阈值数据可靠性参数和对应于进行错误恢复操作而递增计数器(例如，本文中在图1中所示出的计数器121)。方法450可进一步包含确定计数器是否存储大于与阈值数据可靠性参数相关联的阈值计数值的计数值和禁止错误恢复操作的进行。
图5是可操作本公开的实施例的实例计算机系统500的框图。举例来说，图5示出计算机系统500的实例机器，在所述计算机系统500内可执行用于使机器进行本文中所论述的方法中的任何一或多种的指令集。在一些实施例中，计算机系统500可对应于包含、耦合到或利用存储器子系统(例如，图1的存储器子系统110)的主机系统(例如，图1的主机系统120)或可用于进行控制器的操作(例如，执行操作系统以进行对应于图1的错误恢复操作组件113的操作)。在替代实施例中，机器可连接(例如联网)到LAN、内联网、外联网和/或互联网中的其它机器。机器可作为对等(或分散式)网络环境中的对等机器或作为云计算基础设施或环境中的服务器或客户端机器而在客户端-服务器网络环境中的服务器或客户端机器的容量中操作。
机器可以是个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝电话、网络器具、服务器、网络路由器、交换机或桥接器，或能够(依序或以其它方式)执行指定将由所述机器采取的动作的指令集的任何机器。另外，虽然示出单个机器，但应认为术语“机器”也包含机器的任何集合，所述机器单独地或共同地执行指令集(或多个指令集)以进行本文中所论述的方法中的任何一或多种。
实例计算机系统500包含处理装置502、主存储器504(例如，只读存储器(ROM)、快闪存储器、如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)的动态随机存取存储器(DRAM)等)、静态存储器506(例如，快闪存储器、静态随机存取存储器(SRAM)等)，以及数据存储系统518，它们经由总线530彼此通信。
处理装置502表示一或多个通用处理装置，如微处理器、中央处理单元等。更具体地，处理装置可以是复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器，或实施其它指令集的处理器，或实施指令集的组合的处理器。处理装置502也可以是一或多个专用处理装置，如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器等。处理装置502配置成执行指令526以用于进行本文中所论述的操作和步骤。计算机系统500可进一步包含网络接口装置508以通过网络520进行通信。
数据存储系统518可包含机器可读介质524(也称为计算机可读介质)，在所述机器可读介质524上存储有一或多个指令526的集合或体现本文中所描述的方法或功能中的任何一或多个的软件。指令526还可在其由计算机系统500执行期间完全或至少部分地驻留在主存储器504内和/或处理装置502内，主存储器504和处理装置502还构成机器可读存储介质。机器可读存储介质524、数据存储系统518和/或主存储器504可对应于图1的存储器子系统110。
在一个实施例中，指令526包含用于实施对应于错误恢复操作组件(例如，图1的错误恢复操作组件113)的功能性的指令。虽然在实例实施例中将机器可读介质524展示为单个介质，但应认为术语“机器可读存储介质”包含存储一或多个指令集的单个介质或多个介质。还应认为术语“机器可读存储介质”包含能够存储或编码供机器执行的指令集且使机器执行本公开的方法中的任何一或多种的任何介质。因此，应认为术语“机器可读存储介质”包含但不限于固态存储器、光学介质以及磁性介质。
已依据对计算机存储器内的数据位的操作的算法和符号表示呈现了前述详细描述的一些部分。这些算法描述和表示是数据处理领域的技术人员用于将其工作的主旨最有效地传达给本领域的其它技术人员的方式。算法在这里且通常被认为是产生期望结果的操作的自洽序列。操作是要求对物理量进行物理操控的操作。这些量通常但未必呈能够被存储、组合、比较和以其它方式操控的电信号或磁信号的形式。有时，主要出于通用的原因，已经证明将这些信号称为位、值、元件、符号、字符、术语、数目等是方便的。
然而，应牢记，所有这些和类似术语应与适当物理量相关联，且仅为应用于这些量的方便标签。本公开可以指将计算机系统的寄存器和存储器内的表示为物理(电子)数量的数据操控和变换为计算机系统存储器或寄存器或其它这类信息存储系统内的类似地表示为物理数量的其它数据的计算机系统或类似电子计算装置的动作和过程。
本公开还涉及用于进行本文中的操作的设备。这种设备可出于预期目的而专门构造，或其可包含通过存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。此计算机程序可存储在计算机可读存储介质中，如但不限于任何类型的盘，包含软盘、光盘、CD-ROM和磁性光盘、只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、磁卡或光卡，或适合于存储电子指令的任何类型的介质，它们各自耦合到计算机系统总线。
本文中所呈现的算法和显示本质上不与任何特定计算机或其它设备相关。各种通用系统可与根据本文中的教示的程序一起使用，或其可证明构造用以进行所述方法的更加专用的设备是方便的。将如以下描述中所阐述的那样来呈现各种这些系统的结构。此外，不参考任何特定编程语言来描述本公开。将了解，可使用各种编程语言来实施如本文中所描述的本公开的教示。
本公开可被提供为计算机程序产品或软件，其可包含其上存储有可用于对计算机系统(或其它电子装置)进行编程以进行根据本公开的过程的指令的机器可读介质。机器可读介质包含用于以机器(例如，计算机)可读的形式存储信息的任何机制。在一些实施例中，机器可读(例如，计算机可读)介质包含机器(例如，计算机)可读存储介质，如只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储介质、光学存储介质、快闪存储器装置等。
在前述说明书中，已参考本公开的具体实例实施例描述了本公开的实施例。将显而易见的是，可在不脱离如所附权利要求书中阐述的本公开的实施例的更广精神和范围的情况下对本公开进行各种修改。因此，说明书和图式应被视为说明性的而非限制性的。

Claims (20)

1.一种用于错误恢复操作的方法，其包括：
确定(452)与存储器单元的集合(214-1、214-2、214-N)相关联的数据可靠性参数是否大于阈值数据可靠性参数；
响应于确定所述数据可靠性参数大于所述阈值数据可靠性参数，进行(454)错误恢复操作；
在进行所述错误恢复操作之后，确定(456)与存储器单元的所述集合(214-1、214-2、214-N)相关联的所述数据可靠性参数是否小于所述阈值数据可靠性参数；以及
响应于确定所述数据可靠性参数小于所述阈值数据可靠性参数，将与所述错误恢复操作相关联的偏移设置(458)为存储器单元的所述集合(214-1、214-2、214-N)的默认读取电压。
2.根据权利要求1所述的方法，其进一步包括：
通过确定与存储器单元的所述集合相关联的原始位错误率RBER来确定存储器单元的所述集合的所述数据可靠性参数；以及
通过确定与存储器单元的所述集合相关联的阈值RBER来确定所述阈值数据可靠性参数。
3.根据权利要求1所述的方法，其进一步包括进行自动读取校准操作作为进行所述错误恢复操作的部分。
4.根据权利要求1所述的方法，其进一步包括：
在进行所述错误恢复操作之后，确定与存储器单元的所述集合相关联的所述数据可靠性参数是否大于所述阈值数据可靠性参数；以及
对应于进行所述错误恢复操作而递增计数器(121)。
5.根据权利要求4所述的方法，其进一步包括：
确定所述计数器是否存储大于与所述阈值数据可靠性参数相关联的阈值计数值的计数值；以及
禁止所述错误恢复操作的进行。
6.根据权利要求1所述的方法，其进一步包括确定与存储器单元的所述集合相关联的所述数据可靠性参数是否大于所述阈值数据可靠性参数，进行所述错误恢复操作，且将与成功进行错误恢复序列的至少部分相关联的偏移设置为移动计算装置内的存储器单元的所述集合的所述默认读取电压。
7.一种用于错误恢复操作的设备，其包括：
存储器单元的集合(214-1、214-2、214-N)；以及
错误恢复操作组件(113、213)，其耦合到存储器单元的所述集合(214-1、214-2、214-N)，其中所述错误恢复操作组件(113、213)将进行以下操作：
确定与存储器单元的所述集合(214-1、214-2、214-N)相关联的数据可靠性参数是否大于阈值数据可靠性参数值；
响应于数据可靠性参数值大于所述阈值数据可靠性参数值的确定而进行错误恢复操作；
在进行所述错误恢复操作之后，确定与存储器单元的所述集合相关联的所述数据可靠性参数值是否小于所述阈值数据可靠性参数值；以及
响应于所述数据可靠性参数值小于所述阈值数据可靠性参数值的确定而将与所述错误恢复操作的进行相关联的偏移设置为存储器单元的所述集合的默认读取电压。
8.根据权利要求7所述的设备，其中所述数据可靠性参数值对应于与存储器单元的所述集合相关联的原始位错误率RBER，且其中所述阈值数据可靠性参数值对应于与存储器单元的所述集合相关联的阈值RBER。
9.根据权利要求7所述的设备，其中存储器单元的所述集合和所述错误恢复操作组件容纳于驻留在移动计算装置上的存储器子系统(110)内。
10.根据权利要求7所述的设备，其进一步包括耦合到所述错误恢复操作组件的计数器(121)，其中所述错误恢复操作组件进一步进行以下操作：
在进行所述错误恢复操作之后，确定与存储器单元的所述集合相关联的健康特性值是否大于阈值健康特性值；以及
响应于所述确定而递增所述计数器(121)。
11.根据权利要求10所述的设备，其中所述错误恢复操作组件将进行以下操作：
确定所述计数器是否存储大于与所述阈值数据可靠性参数值相关联的阈值计数值的计数值；以及
响应于所述计数器存储大于所述阈值计数值的所述计数值而禁止所述错误恢复操作的进行。
12.根据权利要求7所述的设备，其中所述错误恢复操作组件将促使自动读取校准操作的进行作为进行所述错误恢复操作的部分。
13.根据权利要求7所述的设备，其中所述阈值数据可靠性参数值至少部分地基于与存储器单元的所述集合相关联的所确定的低密度奇偶校验吞吐量。
14.一种用于错误恢复操作的系统，其包括：
存储器装置(130、230)，其包括多个NAND存储器单元(214-1、214-2、214-N)；以及
处理装置(113、117、135、213)，其耦合到所述存储器装置(130、230)，所述处理装置(113、117、135、213)用于进行包括以下各项的操作：
监测所述NAND存储器单元的相应集合(214-1、214-2、214-N)的数据可靠性参数；
确定与存储器单元的相应集合(214-1、214-2、214-N)相关联的数据可靠性参数是否大于阈值数据可靠性参数；
响应于与所述NAND存储器单元的所述相应集合(214-1、214-2、214-N)相关联的所述数据可靠性参数大于所述数据可靠性参数值的确定而进行错误恢复操作；
在进行所述错误恢复操作之后，确定与所述NAND存储器单元的所述相应集合(214-1、214-2、214-N)相关联的所述数据可靠性参数是否小于所述阈值数据可靠性参数；以及
响应于所述数据可靠性参数小于所述阈值数据可靠性参数的确定而将与所述错误恢复操作的进行相关联的偏移设置为所述NAND存储器单元的所述相应集合(214-1、214-2、214-N)的默认读取电压。
15.根据权利要求14所述的系统，其中所述处理装置将进行如下操作，其包括确定与所述NAND存储器单元的所述相应集合相关联的原始位错误率RBER作为确定所述NAND存储器单元的所述相应集合的所述数据可靠性参数的部分。
16.根据权利要求14所述的系统，其中所述阈值数据可靠性参数对应于与所述NAND存储器单元的所述相应集合相关联的阈值原始位错误率RBER。
17.根据权利要求14所述的系统，其中所述阈值数据可靠性参数至少部分地基于与所述NAND存储器单元的所述相应集合相关联的所确定的低密度奇偶校验吞吐量。
18.根据权利要求14所述的系统，其进一步包括耦合到所述处理装置的计数器(121)，其中所述处理装置将进行包括以下各项的操作：
在进行所述错误恢复操作之后，确定与所述NAND存储器单元的所述集合相关联的所述数据可靠性参数是否大于所述阈值数据可靠性参数；以及
响应于所述确定而递增所述计数器(121)。
19.根据权利要求18所述的系统，其中所述处理装置将进行包括以下各项的操作：
确定所述计数器是否存储大于与所述阈值数据可靠性参数相关联的阈值计数值的计数值；以及
响应于所述计数器存储大于所述阈值计数值的所述计数值而禁止所述错误恢复操作的进行。
20.根据权利要求14所述的系统，其中所述系统驻留在移动计算装置上。
CN202111459690.3A 2020-12-15 2021-12-02 错误恢复操作 Withdrawn CN114639413A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/122,864 US11335429B1 (en) 2020-12-15 2020-12-15 Error recovery operations within a memory sub-system
US17/122,864 2020-12-15

Publications (1)

Publication Number Publication Date
CN114639413A true CN114639413A (zh) 2022-06-17

Family

ID=81589025

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111459690.3A Withdrawn CN114639413A (zh) 2020-12-15 2021-12-02 错误恢复操作

Country Status (2)

Country Link
US (2) US11335429B1 (zh)
CN (1) CN114639413A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11335429B1 (en) * 2020-12-15 2022-05-17 Micron Technology, Inc. Error recovery operations within a memory sub-system

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150019922A1 (en) * 2012-03-29 2015-01-15 Lark-Hoon Leem Techniques for Adaptive Moving Read References for Memory Cell Read Error Recovery
US20150363264A1 (en) * 2014-06-16 2015-12-17 Lsi Corporation Cell-to-cell program interference aware data recovery when ecc fails with an optimum read reference voltage
US20180107540A1 (en) * 2016-10-18 2018-04-19 SK Hynix Inc. Data storage apparatus and operation method thereof
US20200135279A1 (en) * 2018-10-31 2020-04-30 Micron Technology, Inc. Implementing sticky read using error control success rate associated with a memory sub-system
US20200301768A1 (en) * 2019-03-18 2020-09-24 International Business Machines Corporation Managing the reliability of pages in non-volatile random access memory

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8853818B2 (en) 2013-02-20 2014-10-07 Macronix International Co., Ltd. 3D NAND flash memory
US10409526B2 (en) 2014-12-17 2019-09-10 Violin Systems Llc Adaptive garbage collection
US9858009B2 (en) 2015-10-26 2018-01-02 Sandisk Technologies Llc Data folding in 3D nonvolatile memory
KR102302187B1 (ko) * 2017-03-13 2021-09-14 삼성전자주식회사 비휘발성 메모리 장치의 동작 방법 및 비휘발성 메모리 장치
US10872671B1 (en) * 2019-06-13 2020-12-22 Sandisk Technologies Llc Dynamic read voltages in non-volatile memory
US11106530B2 (en) * 2019-12-20 2021-08-31 Micron Technology, Inc. Parity protection
US11335429B1 (en) * 2020-12-15 2022-05-17 Micron Technology, Inc. Error recovery operations within a memory sub-system

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150019922A1 (en) * 2012-03-29 2015-01-15 Lark-Hoon Leem Techniques for Adaptive Moving Read References for Memory Cell Read Error Recovery
US20150363264A1 (en) * 2014-06-16 2015-12-17 Lsi Corporation Cell-to-cell program interference aware data recovery when ecc fails with an optimum read reference voltage
US20180107540A1 (en) * 2016-10-18 2018-04-19 SK Hynix Inc. Data storage apparatus and operation method thereof
US20200135279A1 (en) * 2018-10-31 2020-04-30 Micron Technology, Inc. Implementing sticky read using error control success rate associated with a memory sub-system
US20200301768A1 (en) * 2019-03-18 2020-09-24 International Business Machines Corporation Managing the reliability of pages in non-volatile random access memory

Also Published As

Publication number Publication date
US20220270702A1 (en) 2022-08-25
US11657891B2 (en) 2023-05-23
US11335429B1 (en) 2022-05-17

Similar Documents

Publication Publication Date Title
US11682446B2 (en) Selective wordline scans based on a data state metric
CN114981892A (zh) 预读取及读取阈值电压优化
US10915395B2 (en) Read retry with targeted auto read calibrate
US12009042B2 (en) Executing a refresh operation in a memory sub-system
US11955194B2 (en) Tracking and refreshing state metrics in memory sub-systems
US20230069159A1 (en) Memory sub-system using partial superblocks
CN116529693A (zh) 加电时的媒体管理
US20220383962A1 (en) Selective read disturb sampling
CN116168753A (zh) 存储器装置缺陷扫描
CN112449693B (zh) 在存储系统的两遍编程之前执行读取操作
US11657891B2 (en) Error recovery operations
CN114077402A (zh) 写入类型指示命令
US11599300B2 (en) Voltage threshold prediction-based memory management
US11726671B2 (en) Memory access mode selection
US11775388B2 (en) Defect detection in memory based on active monitoring of read operations
US12001721B2 (en) Multiple-pass programming of memory cells using temporary parity generation
US20230207028A1 (en) Managing an adaptive data path selection threshold for a memory sub-system
US20240038311A1 (en) Reliability based data verification
US20220083408A1 (en) Selective sampling of a data unit based on program/erase execution time
US20240029815A1 (en) Memory block programming using defectivity information
CN114639414A (zh) 基于电压分布度量的数据完整性检查
CN115249504A (zh) 优化存储器存取操作参数
CN112346901A (zh) 具有时变错误率的存储器中的抢先式读取刷新
CN115132255A (zh) 使用存储电荷损失裕度检查进行开放块管理

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20220617

WW01 Invention patent application withdrawn after publication