CN116301197B - 时钟数据恢复方法、电子设备和介质 - Google Patents
时钟数据恢复方法、电子设备和介质 Download PDFInfo
- Publication number
- CN116301197B CN116301197B CN202310466790.1A CN202310466790A CN116301197B CN 116301197 B CN116301197 B CN 116301197B CN 202310466790 A CN202310466790 A CN 202310466790A CN 116301197 B CN116301197 B CN 116301197B
- Authority
- CN
- China
- Prior art keywords
- clock period
- value
- clock
- clock cycle
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 42
- 238000011084 recovery Methods 0.000 title abstract description 10
- 238000004364 calculation method Methods 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims 4
- 238000010586 diagram Methods 0.000 description 3
- 238000012795 verification Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000001186 cumulative effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000001550 time effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Electric Clocks (AREA)
Abstract
本发明涉及芯片技术领域,尤其涉及一种时钟数据恢复方法、电子设备和介质,包括步骤S1、基于F确定T1、λ、E和D;步骤S2、将R、t的初始值设置为0,从预设的时间起点开始,基于T1生成波形数据,当t=λ时,执行步骤S3;步骤S3、基于(R+E)更新R;步骤S4、若R的绝对值小于D,则执行步骤S6,否则,执行步骤S5;步骤S5、若E<0,将t修正为(t‑D),基于(R+D)更新R;若E>0,则将t的值修正为(t+D),获取(R‑D)的值Z,并将R的值更新为Z;返回步骤S3;步骤S6、继续基于T1生成波形数据,当运行λ时,返回步骤S3。本发明能够提高时钟数据的准确性,从而提高波形数据的准确性。
Description
技术领域
本发明涉及芯片技术领域,尤其涉及一种时钟数据恢复方法、电子设备和介质。
背景技术
在芯片设计、芯片验证的过程中,通常需要波形数据发生器来生成信号的波形数据进行显示,波形数据基于时钟数据决定,例如基于时钟进行上升沿触发、高电平触发等。因此,时钟数据的准确性直接影响着波形数据的准确性。但随着时间的推移,时钟数据可能出现较大的累计误差,直接影响信号波形显示的准确性。现有技术中,信号波形显示通常包括黑盒显示和白盒显示两种方式。其中,黑盒显示方式中,波形数据发生器和和黑盒显示模块独立设置、独立维护,用户只能通过黑盒显示模块来显示信号波形,无法直接调整波形数据。白盒显示方式中,波形数据发生器和和黑盒显示模块两模块可以同步维护,用户可以调整显示的波形数据来提高波形数据显示的准确性,但也无法准确恢复时钟数据,无法保证波形数据的准确性。由此可知,如何准确恢复时钟数据,提高波形数据显示的准确性成为亟待解决的技术问题。
发明内容
本发明目的在于,提供一种时钟数据恢复方法、电子设备和介质,能够提高时钟数据的准确性,从而提高波形数据的准确性。
根据本发明第一方面,提供了一种时钟数据恢复方法,包括:
步骤S1、基于待处理时钟的频率F,确定运行时钟周期T1、时钟周期误差计算步长λ、一个步长对应的时钟周期误差E和时钟周期误差阈值D,其中,运行时钟周期T1的时间单位级别低于直接基于1/F得到的时间单位级别,时钟周期误差阈值D的时间单位级别与运行时钟周期T1的时间单位级别相同,一个步长对应的时钟周期误差E为一个步长对应的目标时钟周期T0相较于运行时钟周期T1的差值,D>0,T0=1/F;
步骤S2、将累计时钟周期误差R的初始值设置为0,将当前时间t的初始值设置为0,从预设的时间起点开始,基于运行时钟周期T1生成波形数据,当t=λ时,执行步骤S3;
步骤S3、获取(R+E)的值X,并将当前累计时钟周期误差R的值更新为X;
步骤S4、判断当前累计时钟周期误差R的绝对值是否小于时钟周期误差阈值D,若小于,则执行步骤S6,否则,执行步骤S5;
步骤S5、若E<0,将当前时间t的值修正为(t-D),获取(R+D)的值Y,并将当前累计时钟周期误差R的值更新为Y;若E>0,则将当前时间t的值修正为(t+D),获取(R-D)的值Z,并将当前累计时钟周期误差R的值更新为Z;返回执行步骤S3;
步骤S6、继续基于运行时钟周期T1生成波形数据,当t等于时钟周期误差计算步长λ的整数倍时,返回步骤S3。
根据本发明第二方面,提供一种电子设备,包括:至少一个处理器;以及,与所述至少一个处理器通信连接的存储器;其中,所述存储器存储有可被所述至少一个处理器执行的指令,所述指令被设置为用于执行本发明第一方面所述的方法。
根据本发明第三方面,提供一种计算机可读存储介质,所述计算机指令用于执行本发明第一方面所述的方法。
本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案,本发明提供的一种时钟数据恢复方法、电子设备和介质可达到相当的技术进步性及实用性,并具有产业上的广泛利用价值,其至少具有以下有益效果:
本发明通过将运行时钟周期的时间单位降低等级,将运行时候时钟周期和目标时钟周期的误差控制在时钟周期误差阈值范围内,且时钟周期误差阈值的单位等级和运行时钟周期的时间单位等级一致,本发明提高了时钟数据的准确性,从而提高了生成波形数据的准确性。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的时钟数据恢复方法流程图;
图2为本发明实施例提供的经本发明实施例所述方法调整的时间和未经本发明实施例所述方法调整的时间效果对比示意图;
图3为本发明实施例提供的经过调整的累计时钟周期误差R波动示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明实施例提供了一种时钟数据恢复方法,如图1所示,包括以下步骤:
步骤S1、基于待处理时钟的频率F,确定运行时钟周期T1、时钟周期误差计算步长λ、一个步长对应的时钟周期误差E和时钟周期误差阈值D,其中,运行时钟周期T1的时间单位级别低于直接基于1/F得到的时间单位级别,时钟周期误差阈值D的时间单位级别与运行时钟周期T1的时间单位级别相同,一个步长对应的时钟周期误差E为一个步长对应的目标时钟周期T0相较于运行时钟周期T1的差值,D>0,T0=1/F。
需要说明的是,目标时钟周期T0为基于频率直接计算得到的实际期待的时间,但很多情况下,1/F会得到存在无限小数位的数据,无法直接采用1/F作为运行时钟周期,需要基于1/F获取一个运行时钟周期T1来运行。但可以理解的是,随着时间的推移,累计误差会越来越大,因此需要及时进行调整,使得基于运行时钟周期运行的结果尽量接近于基于目标时钟周期运行的结果,从而保证波形数据的准确性,进而提高了芯片设计和芯片验证的准确性。
步骤S2、将累计时钟周期误差R的初始值设置为0,将当前时间t的初始值设置为0,从预设的时间起点开始,基于运行时钟周期T1生成波形数据,当t=λ时,执行步骤S3。
其中,预设的时间起点具体可以为芯片设计、芯片验证中对应的仿真时间起点。波形数据通常是基于对应的运行时钟的上升沿触发、下降沿触发、高电平触发、低电平触发等形式生成。
步骤S3、获取(R+E)的值X,并将当前累计时钟周期误差R的值更新为X。
步骤S4、判断当前累计时钟周期误差R的绝对值是否小于时钟周期误差阈值D,若小于,则执行步骤S6,否则,执行步骤S5。
其中,若当前累计时钟周期误差R的绝对值小于时钟周期误差阈值D,说明当前的累积误差还处于误差容忍范围之内,暂时不需要调整。
步骤S5、若E<0,将当前时间t的值修正为(t-D),获取(R+D)的值Y,并将当前累计时钟周期误差R的值更新为Y;若E>0,则将当前时间t的值修正为(t+D),获取(R-D)的值Z,并将当前累计时钟周期误差R的值更新为Z;返回执行步骤S3。
需要说明的是,若E<0,说明运行时钟周期比目标时钟周期大,因此,需要通过(t-D)将当前时间t的值往后调整D。若E>0,说明运行时钟周期比目标时钟周期小,因此,需要通过(t+D) 将当前时间t的值往前调整D,从而使得运行时钟周期相对于目标时钟周期产生的误差,始终处于D之内。
步骤S6、继续基于运行时钟周期T1生成波形数据,当t等于时钟周期误差计算步长λ的整数倍时,返回步骤S3。
作为一种实施例,所述方法还包括步骤S10、若当前时间t值等于预设的时间终点,则结束流程。
作为一种实施例,所述步骤S1包括:
步骤S11、将目标时钟周期T0乘以10M*3之后进行归一化处理,得到运行时钟周期T1以及运行时钟周期T1对应的时间单位,M为运行时钟周期T1对应的时间单位相对于目标时钟周期T0对应的时间单位降低的单位级别数,M为大于等于1的整数。
其中,M的具体取值可以基于具体的时钟调整精度需求来确定,但可以理解的是,M的值与调整精度成正比。例如可以将M设置为1,也可以将M设置为2。以F=30 MHz为例,1/F=33.333…ns,得到的时间单位为纳秒,若M等于1,则运行时钟周期T1的时间单位为皮秒,若M=2,运行时钟周期T1的时间单位为飞秒。优选的,M=1。
所述时间单位包括秒、毫秒、微秒、纳秒、皮秒、飞秒,其中,秒、毫秒、微秒、纳秒、皮秒、飞秒的单位级别依次降低。
步骤S12、基于运行时钟周期T1确定时钟周期误差计算步长λ=a* T1,a 为预设的步长参数,a>0。
需要说明的是,预设的步长参数a根据具体的时钟周期调整精度、时钟周期误差调整的实时性等需求等因素综合确定。例如,a=1/2,每间隔半个运行周期需要更新一次当前累计时钟周期误差R。也可以将a设置为1,每间隔一个运行周期需要更新一次当前累计时钟周期误差R。可以理解的是,a的大小和时钟周期误差调整的实时性成反比,和所需计算量和需要消耗的计算资源成正比。优选的,a=1/2。
步骤S13、基于预设的步长参数a、运行时钟周期T1和目标时钟周期T0确定一个步长对应的时钟周期误差E=a*(T0- T1)。
其中,通过步骤S13能够精确地确定一个步长对应的时钟周期误差E。
步骤S14、设置与T1对应的时间单位同级别的时钟周期误差阈值D。
需要说明的是,时钟周期误差阈值D的大小和时钟周期调整精度成反比。优选的,D可以直接取1个T1对应的时间单位的时间,例如,T1对应的时间单位为皮秒,则D=1皮秒。通过降低时间单位等级,可以提高时钟恢复的精度。
作为一种实施例,所述步骤S11中,将目标时钟周期T0乘以10M*3之后进行归一化处理,得到运行时钟周期T1以及运行时钟周期T1对应的时间单位,包括:
步骤S111、将目标时钟周期T0乘以10M*3得到T2,T2的时间单位相较于T0降低的时间单位M级。
步骤S112、将T2取小数点后N位,得到运行时钟周期T1,N为大于等于0的整数,将T2的时间单位等级确定为T1的时间单位等级。
优选的,N设置为0,使得运行时钟周期T1取值为整数,对应的,将D直接取1个T1对应的时间单位的时间,使得快速准确恢复时钟,从而提高生成波形数据的准确性。
需要说明的是,本发明所述方法对于背景技术中所提到的黑盒显示和白盒显示两种方式均适用,具体可应用在波形数据发生器中。
为了进一步说明本发明,以下提供一个具体实施例,本实施例中,F= 30MHz,a=1/2,M=1,N=0,需要说明的是,E=a*(T0- T1)=-0.3333333,如图2所示示例,第一列为已运行的λ数量num,第二列为目标时钟周期在已运行的λ数量时刻对应的时间t1,第三列为运行时钟周期在已运行的λ数量时刻对应的未经本发明实施例所述方法调整的时间t2,第四列为运行时钟周期在已运行的λ数量时刻对应的经过本发明实施例所述方法调整的时间t3,第五列为基于本发明所述方法调整所得到的已运行的λ数量时刻对应的当前累计时钟周期误差R。根据图2中的第三列数据可知,随着时间的推移,未经本发明实施例所述方法调整的时间与目标时钟周期在已运行的λ数量时刻对应的时间t1的差距越来越大。根据图2中的第四列数据可知,经过本发明实施例所述方法调整的时间t3与目标时钟周期在已运行的λ数量时刻对应的时间t1的误差始终维持在时钟周期误差阈值D范围内,从而不断恢复时钟周期,提高了时钟周期数据的准确性,进而提高了波形数据的准确性。图3示出了经过调整的累计时钟周期误差R波动示意图。
本发明实施例通过将运行时钟周期的时间单位降低等级,将运行时候时钟周期和目标时钟周期的误差控制在时钟周期误差阈值范围内,且时钟周期误差阈值的单位等级和运行时钟周期的时间单位等级一致,本发明实施例提高了时钟数据的准确性,从而提高了生成波形数据的准确性。
需要说明的是,一些示例性实施例被描述成作为流程图描绘的处理或方法。虽然流程图将各步骤描述成顺序的处理,但是其中的许多步骤可以被并行地、并发地或者同时实施。此外,各步骤的顺序可以被重新安排。当其操作完成时处理可以被终止,但是还可以具有未包括在附图中的附加步骤。处理可以对应于方法、函数、规程、子例程、子程序等等。
本发明实施例还提供一种电子设备,包括:至少一个处理器;以及,与所述至少一个处理器通信连接的存储器;其中,所述存储器存储有可被所述至少一个处理器执行的指令,所述指令被设置为用于执行本发明实施例所述的方法。
本发明实施例还提供一种计算机可读存储介质,所述计算机指令用于执行本发明实施例所述的方法。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制,虽然本发明已以较佳实施例揭露如上,然而并非用以限定本发明,任何熟悉本专业的技术人员,在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均仍属于本发明技术方案的范围内。
Claims (9)
1.一种时钟数据恢复方法,其特征在于,包括:
步骤S1、基于待处理时钟的频率F,确定运行时钟周期T1、时钟周期误差计算步长λ、一个步长对应的时钟周期误差E和时钟周期误差阈值D,其中,运行时钟周期T1的时间单位级别低于直接基于1/F得到的时间单位级别,时钟周期误差阈值D的时间单位级别与运行时钟周期T1的时间单位级别相同,一个步长对应的时钟周期误差E为一个步长对应的目标时钟周期T0相较于运行时钟周期T1的差值,D>0,T0=1/F;
所述步骤S1包括:
步骤S11、将目标时钟周期T0乘以10M*3之后进行归一化处理,得到运行时钟周期T1以及运行时钟周期T1对应的时间单位,M为运行时钟周期T1对应的时间单位相对于目标时钟周期T0对应的时间单位降低的单位级别数,M为大于等于1的整数;
步骤S12、基于运行时钟周期T1确定时钟周期误差计算步长λ=a* T1,a 为预设的步长参数,a>0;
步骤S13、基于预设的步长参数a、运行时钟周期T1和目标时钟周期T0确定一个步长对应的时钟周期误差E=a*(T0- T1);
步骤S14、设置与T1对应的时间单位同级别的时钟周期误差阈值D;
步骤S2、将累计时钟周期误差R的初始值设置为0,将当前时间t的初始值设置为0,从预设的时间起点开始,基于运行时钟周期T1生成波形数据,当t=λ时,执行步骤S3;
步骤S3、获取(R+E)的值X,并将当前累计时钟周期误差R的值更新为X;
步骤S4、判断当前累计时钟周期误差R的绝对值是否小于时钟周期误差阈值D,若小于,则执行步骤S6,否则,执行步骤S5;
步骤S5、若E<0,将当前时间t的值修正为(t-D),获取(R+D)的值Y,并将当前累计时钟周期误差R的值更新为Y;若E>0,则将当前时间t的值修正为(t+D),获取(R-D)的值Z,并将当前累计时钟周期误差R的值更新为Z;返回执行步骤S3;
步骤S6、继续基于运行时钟周期T1生成波形数据,当t等于时钟周期误差计算步长λ的整数倍时,返回步骤S3。
2.根据权利要求1所述的方法,其特征在于,
所述方法还包括步骤S10、若当前时间t值等于预设的时间终点,则结束流程。
3.根据权利要求1所述的方法,其特征在于,
所述步骤S11中,将目标时钟周期T0乘以10M*3之后进行归一化处理,得到运行时钟周期T1以及运行时钟周期T1对应的时间单位,包括:
步骤S111、将目标时钟周期T0乘以10M*3得到T2,T2的时间单位相较于T0降低的时间单位M级;
步骤S112、将T2取小数点后N位,得到运行时钟周期T1,N为大于等于0的整数,将T2的时间单位等级确定为T1的时间单位等级。
4.根据权利要求1所述的方法,其特征在于,
所述时间单位包括秒、毫秒、微秒、纳秒、皮秒、飞秒,其中,秒、毫秒、微秒、纳秒、皮秒、飞秒的单位级别依次降低。
5.根据权利要求3所述的方法,其特征在于,
M的取值为1。
6.根据权利要求1所述的方法,其特征在于,
a的取值为1/2。
7.根据权利要求3所述的方法,其特征在于,
N的取值为0。
8.一种电子设备,其特征在于,包括:
至少一个处理器;
以及,与所述至少一个处理器通信连接的存储器;
其中,所述存储器存储有可被所述至少一个处理器执行的指令,所述指令被设置为用于执行前述权利要求1-7任一项所述的方法。
9.一种计算机可读存储介质,其特征在于,存储有计算机可执行指令,所述计算机可执行指令用于执行前述权利要求1-7中任一项所述的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310466790.1A CN116301197B (zh) | 2023-04-27 | 2023-04-27 | 时钟数据恢复方法、电子设备和介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310466790.1A CN116301197B (zh) | 2023-04-27 | 2023-04-27 | 时钟数据恢复方法、电子设备和介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN116301197A CN116301197A (zh) | 2023-06-23 |
CN116301197B true CN116301197B (zh) | 2023-08-04 |
Family
ID=86790761
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310466790.1A Active CN116301197B (zh) | 2023-04-27 | 2023-04-27 | 时钟数据恢复方法、电子设备和介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116301197B (zh) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1340751A (zh) * | 2000-09-01 | 2002-03-20 | Lg电子株式会社 | 中央处理单元调度方法和装置 |
WO2007000060A2 (en) * | 2005-06-27 | 2007-01-04 | Bogdan John W | Software controlled clock synthesizer |
US8670969B1 (en) * | 2007-01-28 | 2014-03-11 | Kenneth Scott Kundert | Circuit simulation system with repetitive algorithmic choices that provides extremely high resolution on clocked and sampled circuits |
CN113657058A (zh) * | 2021-09-24 | 2021-11-16 | 芯思原微电子有限公司 | 用于验证平台扩频时钟恢复方法和装置、存储介质和终端 |
CN114553192A (zh) * | 2022-03-23 | 2022-05-27 | 广东大普通信技术股份有限公司 | 时钟芯片频率补偿方法、装置、电子设备及存储介质 |
CN114860029A (zh) * | 2022-04-22 | 2022-08-05 | 瞬曜电子科技(上海)有限公司 | 多时钟域数字仿真电路的时钟生成方法、设备和存储介质 |
CN115017668A (zh) * | 2021-03-04 | 2022-09-06 | 中国电力科学研究院有限公司 | 一种基于不同步长仿真系统的仿真方法 |
CN115524725A (zh) * | 2021-06-25 | 2022-12-27 | 国网北京市电力公司 | 基于差分观测与回归方程模型修正北斗和晶振秒时钟的方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7437624B2 (en) * | 2002-09-30 | 2008-10-14 | Lecroy Corporation | Method and apparatus for analyzing serial data streams |
US7454648B2 (en) * | 2005-09-09 | 2008-11-18 | International Business Machines Corporation | System and method for calibrating a time of day clock in a computing system node provided in a multi-node network |
KR20210083815A (ko) * | 2019-12-27 | 2021-07-07 | 매그나칩 반도체 유한회사 | 오실레이터의 오토 트리밍 장치 및 그 방법 |
-
2023
- 2023-04-27 CN CN202310466790.1A patent/CN116301197B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1340751A (zh) * | 2000-09-01 | 2002-03-20 | Lg电子株式会社 | 中央处理单元调度方法和装置 |
WO2007000060A2 (en) * | 2005-06-27 | 2007-01-04 | Bogdan John W | Software controlled clock synthesizer |
US8670969B1 (en) * | 2007-01-28 | 2014-03-11 | Kenneth Scott Kundert | Circuit simulation system with repetitive algorithmic choices that provides extremely high resolution on clocked and sampled circuits |
CN115017668A (zh) * | 2021-03-04 | 2022-09-06 | 中国电力科学研究院有限公司 | 一种基于不同步长仿真系统的仿真方法 |
CN115524725A (zh) * | 2021-06-25 | 2022-12-27 | 国网北京市电力公司 | 基于差分观测与回归方程模型修正北斗和晶振秒时钟的方法 |
CN113657058A (zh) * | 2021-09-24 | 2021-11-16 | 芯思原微电子有限公司 | 用于验证平台扩频时钟恢复方法和装置、存储介质和终端 |
CN114553192A (zh) * | 2022-03-23 | 2022-05-27 | 广东大普通信技术股份有限公司 | 时钟芯片频率补偿方法、装置、电子设备及存储介质 |
CN114860029A (zh) * | 2022-04-22 | 2022-08-05 | 瞬曜电子科技(上海)有限公司 | 多时钟域数字仿真电路的时钟生成方法、设备和存储介质 |
Non-Patent Citations (1)
Title |
---|
IEEE 1588v2基于透明时钟的误差分析与修正;张鹤鸣;杨斌;;计算机应用(第06期);第1476-1479页 * |
Also Published As
Publication number | Publication date |
---|---|
CN116301197A (zh) | 2023-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5918041A (en) | Method and apparatus for automatically adjusting a clock | |
CN1773626A (zh) | 半导体装置的振荡器 | |
JP2018041150A (ja) | モデル予測制御装置、モデル予測制御装置の制御方法、情報処理プログラム、および記録媒体 | |
CN110855590A (zh) | 频偏补偿方法、系统、电子设备及计算机可读存储介质 | |
US7873501B2 (en) | Crack growth evaluation apparatus, crack growth evaluation method, and recording medium recording crack growth evaluation program | |
WO2023202355A1 (zh) | 一种基于边界面塑性模型的土体状态数据计算方法及装置 | |
CN116301197B (zh) | 时钟数据恢复方法、电子设备和介质 | |
CN114860029B (zh) | 多时钟域数字仿真电路的时钟生成方法、设备和存储介质 | |
US7600202B1 (en) | Techniques for providing a failures in time (FIT) rate for a product design process | |
JP2005141434A (ja) | 集積回路のタイミング検証システム、タイミング検証プログラム | |
US20090241080A1 (en) | Setup and hold time characterization device and method | |
CN116050332A (zh) | 可感知动态电源噪声的静态时序分析方法及装置 | |
US20030204818A1 (en) | Method for creating a characterized digital library for a digital circuit design | |
CN115659895A (zh) | 减小封装芯片翘曲度的方法、装置、存储介质及电子设备 | |
JPH08221456A (ja) | タイミング検証方法及びタイミング検証システム | |
JP2001305197A (ja) | 半導体集積回路試験におけるパルス幅タイミング誤差補正のための較正方法および装置 | |
US6430524B1 (en) | Data processing method and apparatus | |
JP2012203567A (ja) | 消費電力検証支援装置 | |
US20040054702A1 (en) | Method for on-demand generation of individual random numbers of a sequence of random numbers of a 1/f noise | |
CN1376931A (zh) | 基于事件的半导体测试系统 | |
JP2004102831A (ja) | パラメータ推定方法、データ予測方法、パラメータ推定装置、データ予測装置、コンピュータプログラム、及び記録媒体 | |
JPWO2008044464A1 (ja) | 半導体試験装置 | |
JP2019174874A (ja) | シミュレーション装置及び方法並びにプログラム | |
JP2005122498A (ja) | タイミングライブラリ作成方法 | |
CN110929466B (zh) | 版图设计方法及装置、计算机可读存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |