CN114860029A

CN114860029A - 多时钟域数字仿真电路的时钟生成方法、设备和存储介质

Info

Publication number: CN114860029A
Application number: CN202210426982.5A
Authority: CN
Inventors: 王程禹
Original assignee: Sunyao Electronic Technology Shanghai Co ltd
Current assignee: Xinhuazhang Technology Co ltd
Priority date: 2022-04-22
Filing date: 2022-04-22
Publication date: 2022-08-05
Anticipated expiration: 2042-04-22
Also published as: CN114860029B

Abstract

本发明涉及一种多时钟域数字仿真电路的时钟生成方法，包括以下步骤：读取并解析多时钟域数字仿真电路中时钟列表，获取各时钟的参数；创建基准时钟，所述基准时钟的频率高于或等于时钟列表中任一时钟的频率，以基准时钟的周期计算基准步长；初始化数字仿真电路的时间以及各时钟的状态；令各时钟按基准步长前进，前进过程中调整各时钟的边沿位置至与基准时钟的对应边沿位置对齐；按照当前时间以及调整后的各时钟的边沿位置更新各时钟的状态。本发明利用数字仿真的特性，使尽可能多的时钟边沿对齐，使其尽可能集中到同一时刻动作，提升CPU的使用率以及仿真速度。

Description

多时钟域数字仿真电路的时钟生成方法、设备和存储介质

技术领域

本发明涉及一种多时钟域数字仿真电路的时钟生成方法、设备和存储介质，属于数字电路仿真技术领域。

背景技术

时钟策略对于数字芯片的设计和仿真非常重要，因为数字芯片中大量的运算都要靠时钟驱动。对于数字芯片设计阶段的前端仿真，几乎所有的运算负载都集中在时钟边沿处。对于基于时钟周期进行仿真的仿真器，时钟形态对仿真速度影响尤其大。

基于时钟周期的仿真器，在工作时，每一次动作，会将仿真推动到下一次时钟边沿的翻转；因此在多时钟域设计时，如果严格保证时钟状态，则会经常出现一个时钟域动作而其他时钟域不动的情况，造成CPU使用率长期不足，对于多线程或多进程模式下，损失性能尤其严重。

发明内容

为了解决上述现有技术中存在的问题，本发明提出了一种多时钟域数字仿真电路的时钟生成方法、设备和存储介质，利用数字仿真的特性，使尽可能多的时钟边沿对齐，使其尽可能集中到同一时刻动作，提示CPU的使用率以及仿真速度。

本发明的技术方案如下：

第一方面，本发明提供一种多时钟域数字仿真电路的时钟生成方法，包括以下步骤：

读取并解析多时钟域数字仿真电路中时钟列表，获取各时钟的参数；

创建基准时钟，所述基准时钟的频率高于或等于时钟列表中任一时钟的频率，以基准时钟的周期计算基准步长；

初始化数字仿真电路的时间以及各时钟的状态；

令各时钟按基准步长前进，前进过程中调整各时钟的边沿位置至与基准时钟的对应边沿位置对齐；

按照当前时间以及调整后的各时钟的边沿位置更新各时钟的状态。

作为优选，所述令各时钟按基准步长前进，前进过程中调整各时钟的边沿位置至与基准时钟的对应边沿位置对齐的方法具体为：

确定要对齐的边沿类型为第一边沿，相对于第一边沿的边沿类型为第二边沿，所述边沿类型为上升沿或下降沿；

前进一个基准步长并获取当前时间，根据当前时间计算各时钟调整前的实际第一边沿位置以及基准时钟的第一边沿位置；

分别计算离各时钟实际第一边沿位置最近的基准时钟的第一边沿位置，并将离对应时钟实际第一边沿位置最近的基准时钟的第一边沿位置作为对应时钟调整后的第一边沿位置。

可替代的，所述令各时钟按基准步长前进，前进过程中调整各时钟的边沿位置至与基准时钟的对应边沿位置对齐的方法具体为：

令各时钟按基准步长持续前进，前进过程中若任一时钟到达实际第一边沿位置，则计算离该实际第一边沿位置最近的基准时钟的第一边沿位置，并将该实际第一边沿位置调整至基准时钟的该第一边沿位置；

任一时钟在每一次第一边沿位置调整时，以对应时钟的时钟周期对基准时钟周期相除取余数作为相位差，并以计算出的相位差进行累加作为调整参数，当调整参数达到设定阈值时，在调整参数中减去一个基准时钟周期的数值，并在对应时钟接下来的一个的时钟周期中增加一个基准时钟周期长度的方波。

作为优选，所述按照当前时间以及调整后的各时钟的上升沿位置更新各时钟的状态步骤具体为：

根据对应时钟两相邻第一边沿的位置确定处于两相邻第一边沿之间的第二边沿的位置；

根据对应时钟的第一边沿位置和第二边沿位置确定时钟状态区间；

获取当前时间，并判断当前时间所在的对应时钟的时钟状态区间；

根据当前时间所在的对应时钟的时钟状态区间更新对应时钟的状态。

作为优选，所述根据对应时钟两相邻第一边沿的位置确定处于两相邻第一边沿之间的第二边沿的位置的方法具体为：

对于任一时钟，在两相邻调整后的第一边沿位置之间选取任意处于这个区间内的基准时钟的第一边沿或第二边沿位置作为该时钟在此区间的调整后的第二边沿位置。

作为优选，所述创建基准时钟的方法具体为：

搜寻时钟列表中频率最快时钟作为基准时钟，或创建频率高于时钟列表中频率最快时钟的时钟作为基准时钟；以基准时钟的周期计算基准步长。

作为优选，所述基准步长为基准时钟的半个周期。

第二方面，本发明提供一种多时钟域数字仿真电路的时钟生成系统，包括：

时钟参数获取模块，用于读取并解析多时钟域数字仿真电路中时钟列表，获取各时钟的参数；

基准时钟创建模块，用于创建基准时钟，所述基准时钟的频率高于或等于时钟列表中任一时钟的频率，以基准时钟的周期计算基准步长；

初始化模块，用于初始化数字仿真电路的时间以及各时钟的状态；

时钟对齐模块，用于令各时钟按基准步长前进，前进过程中调整各时钟的边沿位置至与基准时钟的对应边沿位置对齐；

状态更新模块，用于按照当前时间以及调整后的各时钟的边沿位置更新各时钟的状态。

第三方面，本发明提供一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现如本发明任一实施例所述的多时钟域数字仿真电路的时钟生成方法。

第四方面，本发明提供一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现如本发明任一实施例所述的多时钟域数字仿真电路的时钟生成方法。

本发明具有如下有益效果：

1、本发明一种多时钟域数字仿真电路的时钟生成方法，通过搜寻多时钟域仿真电路中频率最快的时钟，以最快时钟的周期计算基准步长，以基准步长向前推进，强制调整所有时钟的上升沿与最快时钟的上升沿对齐，并宏观上保持各个时钟的频率不变；使得多个时钟最大限度的在同一时间同步动作，减少了数字仿真电路的动作次数，提高了CPU的使用率和数字电路的仿真速度。

2、本发明一种多时钟域数字仿真电路的时钟生成方法，根据调整过程中时钟上升沿的位置变化计算相位差，将相位差的累加作为调整参数，当调整参数达到阈值时，强制生成一方波，从宏观上保持了各时钟的频率不变。

3、本发明一种多时钟域数字仿真电路的时钟生成方法，通过时钟调整后的上升沿位置快速计算下降沿位置，从而获得时钟的升降区间，能够根据当前时间快速识别并更新时钟状态。

附图说明

图1为本发明实施例一的方法流程图；

图2为本发明一种实施例所示的时钟边沿对齐方法流程图；

图3为本发明另一种实施例所示的时钟边沿对齐方法流程图；

图4为本发明实施例中实际时钟的波形图；

图5为本发明实施例中调整后的时钟的波形图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

应当理解，文中所使用的步骤编号仅是为了方便描述，不对作为对步骤执行先后顺序的限定。

应当理解，在本发明说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本发明。如在本发明说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。

术语“包括”和“包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。

术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。

数字芯片前端仿真时，由于不需要考虑建立和保持时间，所有的运算发生在时钟边沿，因此，对于单一时钟域的设计，时钟频率本身只有参考意义，对功能无影响，因此可以将时钟设定为任意高的频率，甚至动态改动时钟频率，也可以动态调整占空比；对于多时钟域设计，则需要保证时钟边沿的触发顺序。换句话说，多时钟域设计在仿真时，只要保证时钟边沿触发顺序，同样可以动态改变频率和占空比。

对于当前大部分IC设计，运算主要在时钟的上升沿触发，因此在这种情况下，对于时钟边沿的调整空间更大。

基于上述背景，本发明提供以下实施例，结合数字仿真的特点，保证多时钟域仿真功能的情况下，可以将尽可能多的时钟边沿对齐，使其尽可能集中到同一时刻动作；提升了CPU使用率，且可以减少动作次数，提升仿真速度。

实施例一：

参见图1，本实施例提供一种多时钟域数字仿真电路的时钟生成方法，包括以下步骤：

S1、读取多时钟域数字仿真电路并解析其中的时钟列表，时钟列表包含各个时钟的参数，具体包括频率和周期。

S2、创建基准时钟，所述基准时钟的频率高于或等于时钟列表中任一时钟的频率，以基准时钟的周期计算基准步长。

S3、对数字仿真电路的时间以及各个时钟的状态进行初始化。

S4、然后令各个时钟按基准步长进行推进，推进过程中调整各个时钟的边沿位置至与在时间上最接近的基准时钟的边沿位置对齐，同时在宏观上控制各时钟的频率保持不变。

S5、按照当前时间以及调整后的各时钟的上升沿位置更新各时钟的状态；

S6、判断是否达到数字仿真电路是否达到结束条件，是则结束，否则返回继续执行上述步骤S4和S5。

本实施例通过创建频率高于或等于时钟列表中任一时钟的基准时钟，以基准时钟的周期计算基准步长，以基准步长向前推进，强制调整所有时钟的上升沿与最快时钟的上升沿对齐，并宏观上保持各个时钟的频率不变；使得多个时钟最大限度的在同一时间同步动作，减少了数字仿真电路的动作次数，提高了CPU的使用率和数字电路的仿真速度。

作为本实施例的优选实施方式，所述创建基准时钟的方法具体为：

作为本实施例的优选实施方式，所述基准步长为基准时钟的半个周期。

参见图2，在一种实施例中，所述令各时钟按基准步长前进，前进过程中调整各时钟的边沿位置至与基准时钟的对应边沿位置对齐的方法可以通过以下方案：

确定要对齐的边沿类型为第一边沿，相对于第一边沿的边沿类型为第二边沿，所述边沿类型为上升沿或下降沿；如第一边沿为上升沿，则第二边沿即为下降沿，如第一边沿为下降沿，则第二边沿为上升沿；在实际应用中，根据需要对齐的边沿是上升沿还是下降沿确定第一边沿和第二边沿，在大多数情况下，任务的触发是以上升沿为触发条件，因此本实施例以上升沿为第一边沿，下降沿为第二边沿举例；

前进一个基准步长并获取当前时间；

选定一时钟，根据当前时间计算该时钟的N个调整前实际上升沿位置[X1，X2，……，XN]；

并计算基准时钟的K个上升沿位置[Y1，Y2，……，YK]；

分别计算离该时钟的各实际上升沿位置X1～XN最近的基准时钟的上升沿位置，并将离对应实际上升沿位置最近的基准时钟的上升沿位置作为时钟调整后的上升沿位置；例如离X1最近的基准时钟上升沿位置为Y1，离X2最近的基准时钟上升沿位置为Y3，XN最近的基准时钟上升沿位置为YN+8，则调整后的该时钟的上升沿位置变为[Y1，Y3，……，YN+8]；

继续选定下一时钟，执行进行如上述步骤的上升沿位置调整，直至所有时钟均完成调整。

参见图3，在另一种实施例中，令各时钟按基准步长前进，前进过程中调整各时钟的边沿位置至与基准时钟的对应边沿位置对齐的方法还可以采用以下方案实现：

确定要对齐的边沿类型为第一边沿，相对于第一边沿的边沿类型为第二边沿，所述边沿类型为上升沿或下降沿；本实施例中，第一边沿同样确定为上升沿；

选定一时钟，令该时钟按基准步长持续前进，前进过程中若该时钟到达实际上升沿位置，则计算离该实际上升沿位置最近的基准时钟的上升沿位置，并将该实际第一边沿位置调整至基准时钟的该第一边沿位置；例如当该时钟到达实际上升沿位置X1时，计算得到离X1最近的基准时钟的上升沿位置为Y1，则令X1＝Y1；

任一时钟在每一次第一边沿位置调整时，以当前时钟的时钟周期对基准时钟周期做除法，得到商a和余数b；

商a是当前时钟周期的长度，即基准时钟的的a倍，取余数b作为相位差

并以计算出的相位差进行累加作为调整参数σ，调整参数

当调整参数达到设定阈值时(本实施例中阈值设置为基准时钟周期的长度)，在调整参数σ中减去一个基准时钟周期的数值，并在对应时钟接下来的一个的时钟周期中增加一个基准时钟周期长度的方波。

在一种实施例中，所述按照当前时间以及调整后的各时钟的上升沿位置更新各时钟的状态步骤具体为：

根据对应时钟两相邻第一边沿的位置确定处于两相邻第一边沿之间的第二边沿的位置；若第一边沿为上升沿，则根据两相邻上升沿位置确定对应的下降沿的位置，若第一边沿为下降沿，则根据两相邻下降沿位置确定对应的上升沿位置；本实施例中第一边沿为上升沿；

根据对应时钟的上升沿位置和下降沿位置确定时钟状态区间；

获取当前时间t，当t小于上升沿的时间位置时，时钟状态为0，当t大于等于上升沿的时间位置并小于下降沿的时间位置时，时钟状态为1，当t大于等于下降沿的时间位置时，时钟状态为0；

作为本实施例的优选实时方式，所述根据对应时钟两相邻第一边沿的位置确定处于两相邻第一边沿之间的第二边沿的位置的方法具体为：

具体参见图4和图5，为帮助本领域技术人员进一步理解本实施例提出的时钟生成方法，提供一个经本实施例的时钟生成方法产生的多个时钟的波形示例图，图4为实际时钟的波形，图5为经本实施例的方法处理过后的时钟的波形，其中clk1的频率为500MHz，clk2的频率为667MHz，clk3的频率为800MHz，clk4的频率为1000MHz。

为验证本实施例提出的多时钟域数字仿真电路的时钟生成方法的有效性和优越性，本实施例利用业界主流GPU仿真测例，在不同条件下进行测试，获得具体实验数据，如下表1所示：

表1：仿真测试对比表

表中所示的CPS为Cycle Per Second，每秒周期数。

可以看出利用本发明的时钟生成方法，对数字仿真电路的仿真速度有较大提升。

实施例二：

本实施例提出一种多时钟域数字仿真电路的时钟生成系统，包括：

时钟参数获取模块，用于读取并解析多时钟域数字仿真电路中时钟列表，获取各时钟的参数；此模块执行实施例一中的步骤S1所描述的方法，在此不再赘述。

基准时钟创建模块，用于创建基准时钟，所述基准时钟的频率高于或等于时钟列表中任一时钟的频率，以基准时钟的周期计算基准步长；此模块执行实施例一中的步骤S2所描述的方法，在此不再赘述。

初始化模块，用于初始化数字仿真电路的时间以及各时钟的状态；此模块执行实施例一中的步骤S3所描述的方法，在此不再赘述。

时钟对齐模块，用于令各时钟按基准步长前进，前进过程中调整各时钟的边沿位置至与基准时钟的对应边沿位置对齐；此模块执行实施例一中的步骤S4所描述的方法，在此不再赘述。

状态更新模块，用于按照当前时间以及调整后的各时钟的边沿位置更新各时钟的状态；此模块执行实施例一中的步骤S5所描述的方法，在此不再赘述。

实施例三：

本实施例提出一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现如本发明任一实施例所述的多时钟域数字仿真电路的时钟生成方法。

实施例四；

本实施例提出一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现如本发明任一实施例所述的多时钟域数字仿真电路的时钟生成方法。

以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims

1.一种多时钟域数字仿真电路的时钟生成方法，其特征在于，包括以下步骤：

初始化数字仿真电路的时间以及各时钟的状态；

2.根据权利要求1所述的一种多时钟域数字仿真电路的时钟生成方法，其特征在于，所述令各时钟按基准步长前进，前进过程中调整各时钟的边沿位置至与基准时钟的对应边沿位置对齐的方法具体为：

3.根据权利要求1所述的一种多时钟域数字仿真电路的时钟生成方法，其特征在于，所述令各时钟按基准步长前进，前进过程中调整各时钟的边沿位置至与基准时钟的对应边沿位置对齐的方法具体为：

4.根据权利要求2或3所述的一种多时钟域数字仿真电路的时钟生成方法，其特征在于，所述按照当前时间以及调整后的各时钟的上升沿位置更新各时钟的状态步骤具体为：

5.根据权利要求4所述的一种多时钟域数字仿真电路的时钟生成方法，其特征在于，所述根据对应时钟两相邻第一边沿的位置确定处于两相邻第一边沿之间的第二边沿的位置的方法具体为：

6.根据权利要求1所述的一种多时钟域数字仿真电路的时钟生成方法，其特征在于，所述创建基准时钟的方法具体为：

7.根据权利要求6所述的一种多时钟域数字仿真电路的时钟生成方法，其特征在于：所述基准步长为基准时钟的半个周期。

8.一种多时钟域数字仿真电路的时钟生成系统，其特征在于，包括：

9.一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时实现如权利要求1-7任一权利要求所述的多时钟域数字仿真电路的时钟生成方法。

10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行时实现如权利要求1至7任一权利要求所述的多时钟域数字仿真电路的时钟生成方法。