CN107491581A - 一种对数字电路进行仿真验证的方法及时钟发生器 - Google Patents
一种对数字电路进行仿真验证的方法及时钟发生器 Download PDFInfo
- Publication number
- CN107491581A CN107491581A CN201710534888.0A CN201710534888A CN107491581A CN 107491581 A CN107491581 A CN 107491581A CN 201710534888 A CN201710534888 A CN 201710534888A CN 107491581 A CN107491581 A CN 107491581A
- Authority
- CN
- China
- Prior art keywords
- clock
- parameter
- parameter value
- external
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 38
- 238000009826 distribution Methods 0.000 claims description 74
- 238000012795 verification Methods 0.000 claims description 50
- 238000004088 simulation Methods 0.000 claims description 42
- 238000003860 storage Methods 0.000 claims description 7
- 238000012545 processing Methods 0.000 claims description 5
- 238000004590 computer program Methods 0.000 claims description 3
- 230000000694 effects Effects 0.000 description 21
- 238000010586 diagram Methods 0.000 description 8
- 238000004422 calculation algorithm Methods 0.000 description 6
- 230000000630 rising effect Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 238000004891 communication Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000012938 design process Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000006399 behavior Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Manipulation Of Pulses (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明实施例提供一种对数字电路进行仿真验证的方法及时钟发生器，用以解决现有技术中对数字电路进行仿真验证时凸显出的时序问题准确性较低的技术问题，该方法包括根据获取的多个外部参数，确定至少一个时钟参数值，其中，所述至少一个时钟参数值包括初始相位差、频偏值及抖动值中的任意一个或者多个；根据所述至少一个时钟参数值，生成至少一个时钟源信号；向待验证数字电路模块发送所述至少一个时钟源信号，以对所述待验证数字电路模块进行验证。
Description
技术领域
本发明涉及通信领域，尤其涉及一种对数字电路进行仿真验证的方法及时钟发生器。
背景技术
随着集成电路制造工艺的不断发展，数字电路与系统也获得了广泛的应用。而在数字电路的设计过程中，仿真验证是整个设计流程中最重要、最复杂及最耗时的一个环节，其目的在于在软件环境下，验证设计人员所设计的电路的行为与设想中的是否一致，或者验证设计人员所设计出的电路是否符合相关要求。例如，对数字电路进行仿真验证确定该数字电路中是否存在时序问题等。
而现有技术中，仿真验证环境在对数字电路进行仿真验证时，仿真验证环境中的时钟生成器通常只是定义了时钟频率，然后根据该时钟频率生成时钟信号，以对数字电路进行仿真验证。由于在现有技术中，在对数字电路进行仿真验证时，一般只是考虑了时钟频率，使得仿真验证环境在对数字电路进行仿真验证时所凸显出来的时序问题不够准确与严谨。
综上所述，现有技术中对数字电路进行仿真验证时凸显出的时序问题准确性较低。
发明内容
本发明实施例提供一种对数字电路进行仿真验证的方法及时钟发生器，用以解决现有技术中的对数字电路进行仿真验证时凸显出的时序问题准确性较低的技术问题。
第一方面
本发明实施例提供一种对数字电路进行仿真验证的方法，包括：
根据获取的多个外部参数，确定至少一个时钟参数值，其中，所述至少一个时钟参数值包括初始相位差、频偏值及抖动值中的任意一个或者多个；
根据所述至少一个时钟参数值，生成至少一个时钟源信号；
向待验证数字电路模块发送所述至少一个时钟源信号，以对所述待验证数字电路模块进行验证。
可选的，在所述多个外部参数的第一外部参数为用于指示时钟源信号的初始时钟极性的参数，所述多个外部参数中的第二外部参数和第三外部参数用于指示所述时钟源信号的初始时钟沿与仿真零时刻的时间间隔时，所述根据获取的多个外部参数，确定至少一个时钟参数值，包括：
基于所述第一外部参数、所述第二外部参数和/或所述第三外部参数，确定所述至少一个时钟参数值中的第一时钟参数值，所述第一时钟参数值为所述初始相位差。
可选的，所述基于所述第一外部参数、所述第二外部参数和/或所述第三外部参数，确定所述至少一个时钟参数值中的第一时钟参数值，包括：
若所述第二外部参数的参数值与所述第三外部参数的参数值均为第一数值，确定所述至少一个时钟参数值中的第一时钟参数值为所述第一数值；或者，
若所述第二外部参数的参数值与所述第三外部参数的参数值不同，且所述第二外部参数的参数值与所述第三外部参数的参数值对应第一参数值范围，则基于第一预设规则，确定所述至少一个时钟参数值中的第一时钟参数值为所述第一参数值范围内的任一参数值。
可选的，若所述多个外部参数中的第四外部参数对应第二参数值范围，所述根据获取的多个外部参数，确定至少一个时钟参数值，包括：
基于第二预设规则，确定所述至少一个时钟参数值中的第二时钟参数值为所述第二参数值范围内的任一参数值，所述第二时钟参数值为所述频偏值。
可选的，在所述多个外部参数的第五外部参数为用于指示时钟源信号的抖动的随机分布类型的参数，所述多个外部参数的第六外部参数为用于指示时钟源信号的抖动值对应的第三参数值范围的参数，且所述多个外部参数的第七外部参数为用于指示时钟源信号的抖动值的随机分布等级的参数时，所述根据获取的多个外部参数，确定至少一个时钟参数值，包括：
基于所述第五外部参数、所述第六外部参数和所述第七外部参数，确定至少一个时钟参数值中的第三时钟参数值，所述第三时钟参数值为所述抖动值。
可选的，所述基于所述第五外部参数、所述第六外部参数和所述第七外部参数，确定至少一个时钟参数值中的第三时钟参数值，包括：
若所述第五外部参数指示时钟源信号的抖动的随机分布类型为平均随机分布时，确定所述第三时钟参数值为所述第三参数值范围内的任一参数值；或者，
若所述第五外部参数指示时钟源信号的抖动的随机分布类型为第一随机分布类型时，则基于所述第七外部参数，确定所述第三时钟参数值为所述第三参数值范围内绝对值最大的参数值；或者，
若所述第五外部参数指示时钟源信号的抖动的随机分布类型为第二随机分布类型时，则基于所述第七外部参数，确定所述第三时钟参数值为所述第三参数值范围内绝对值最小的参数值；其中，所述第一随机分布类型与所述第二随机分布类型不同。
第二方面
本发明实施例提供一种时钟发生器，包括：
确定模块，用于根据获取的多个外部参数，确定至少一个时钟参数值，其中，所述至少一个时钟参数值包括初始相位差、频偏值及抖动值中的任意一个或者多个；
生成模块，用于根据所述至少一个时钟参数值，生成至少一个时钟源信号；
发送模块，用于向待验证数字电路模块发送所述至少一个时钟源信号，以对所述待验证数字电路模块进行验证。
所述确定模块用于：
若所述多个外部参数的第一外部参数指示时钟源信号的初始时钟极性、第二外部参数和第三外部参数指示所述时钟源信号的初始时钟沿与仿真零时刻的时间间隔，基于所述第一外部参数、所述第二外部参数和/或所述第三外部参数，确定所述至少一个时钟参数值中的第一时钟参数值，所述第一时钟参数值为所述初始相位差；和/或，
若所述多个外部参数中的第四外部参数对应第二参数值范围，基于第二预设规则，确定所述至少一个时钟参数值中的第二时钟参数值为所述第二参数值范围内的任一参数值，所述第二时钟参数值为所述频偏值；和/或，
若所述多个外部参数的第五外部参数指示时钟源信号的抖动的随机分布类型、第六外部参数指示时钟源信号的抖动值对应的第三参数值范围且第七外部参数指示时钟源信号的抖动值的随机分布等级，基于所述第五外部参数、所述第六外部参数和所述第七外部参数，确定至少一个时钟参数值中的第三时钟参数值，所述第三时钟参数值为所述抖动值。
第三方面
本发明实施例提供一种计算机装置，所述计算机装置包括处理器，所述处理器用于执行存储器中存储的计算机程序时实现如第一方面所述的方法。
第四方面
本发明实施例提供一种计算机可读存储介质，所述计算机可读存储介质存储有计算机指令，当所述指令在计算机上运行时，使得计算机执行如第一方面所述的方法。
上述技术方案中的一个或多个技术方案，具有如下技术效果或优点：
第一、本发明实施例提供的对数字电路进行仿真验证的方法，应用于时钟发生器，在该方法中，根据获取的多个外部参数，可以确定至少一个时钟参数值，而该时钟参数值可以包括初始相位差、频偏值及抖动值中的任意一个或者多个，然后根据至少一个时钟参数值生成至少一个时钟源信号，向待验证数字电路模块发送至少一个时钟源信号，以对待验证数字电路模块进行验证。即本发明实施例中，在对待验证数字电路模块进行验证的过程中，可以模拟出不同时钟源信号间的初始相位差、频偏和抖动中的一个或者多个效果，从而提高了对数字电路进行仿真验证时凸显出的时序问题的准确性，使得凸显出的数字电路中存在的时序问题更为严谨。
第二、由于本发明实施例中，可以同时根据初始相位差、频偏值及抖动值生成至少一个时钟源信号，使得在对待验证数字电路模块进行仿真验证时，可以同时模拟出至少一个时钟源信号的初始相位差、频偏效果及抖动效果，使得时钟发生器可以验证跨时钟域操作的先进先出(First Input First Output，FIFO)存储器模块的深度是否够用，即可以验证时钟源信号跨时钟域问题，及时钟发生器还可以模拟出多个时钟握手的各种情况，即可以验证时钟源信号同步握手的问题，从而使得时钟发生器可以验证出上述时序问题导致的数字电路中存在的误差，以使得验证工程师及时发现数字电路中存在的不足。
第三、由于待验证数字电路模块中的一些特定数字电路对时钟抖动有要求，因此需要模拟真实的时钟抖动，以满足数字电路的设计要求。由于现有技术中仅考虑了时钟频率，并未考虑时钟的抖动问题，现有技术中对数字电路的仿真验证无法验证出由时钟抖动所引起的时序问题。本发明实施例中可以模拟时钟源信号的抖动效果，因此可以及时的发现数字电路中由于时钟抖动所引起的时序问题，使得对数字电路的验证更为严谨。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例中所需要使用的附图作简单地介绍，显而易见地，下面所介绍的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例中对数字电路进行仿真验证的方法的流程示意图；
图2为本发明实施例中上升沿和下降沿的示意图；
图3为本发明实施例中模拟初始相位差是初始时钟极性的示意图；
图4为本发明实施例中模拟初始相位差的示意图；
图5为本发明实施例中模拟频偏效果的示意图；
图6为本发明实施例中模拟时钟抖动的示意图；
图7为本发明实施例中模拟时钟抖动的示意图；
图8为本发明实施例中时钟发生器的模块示意图；
图9为本发明实施例中计算机装置的示意图。
具体实施方式
为了使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。
首先，对本发明实施例的具体应用场景作简单的介绍。
在需要对待验证数字电路模块进行仿真验证时，验证工程师可以通过计算机软件搭建仿真验证环境，其中，待验证数字电路模块可以为实际电路的“仿真模型”，而仿真模型与真实代码功能几乎吻合。在仿真验证过程中，仿真验证环境可以根据实际需求例化出时钟发生器，该时钟发生器可以生成时钟源信号，且为待验证数字电路模块提供该时钟源信号，以验证出待验证数字电路模块中可能存在的电路问题，如跨时钟域、时钟同步等时序问题。
另外，本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
下面结合附图对本发明优选的实施方式进行详细说明。
实施例一
请参见图1，本发明实施例提供一种对数字电路进行仿真验证的方法，可以应用于一时钟发生器，该时钟发生器可以由验证工程师通过计算机用程序代码搭建的仿真验证环境例化得到。其中，对数字电路进行仿真验证的方法的过程可以描述如下：
S100：根据获取的多个外部参数，确定至少一个时钟参数值，其中，所述至少一个时钟参数值包括初始相位差、频偏值及抖动值中的任意一个或者多个；
S200：根据所述至少一个时钟参数值，生成至少一个时钟源信号；
S300：向待验证数字电路模块发送所述至少一个时钟源信号，以对所述待验证数字电路模块进行验证。
S100中，外部参数可以是与时钟源信号的波形、周期等因素相关的参数，初始相位差可以是时钟源信号与时钟发生器中的“理想时钟”之间的相位差值，而频偏值、抖动值可以均与时钟源信号的周期相关。
本发明实施例中，验证工程师可以根据实际需求给一个或者多个外部参数赋值，其中，未被赋值的外部参数可以设置为时钟发生器的默认值，然后时钟发生器可以根据赋值后的一个或者多个外部参数确定至少一个时钟参数值。
其中，至少一个时钟参数值可以包括初始相位差、频偏值及抖动值中的任意一个或者多个，即时钟发生器根据一个或者多个外部参数确定出的时钟参数值可以为初始相位差、频偏值及抖动值中的任一参数值；或者，至少一个时钟参数值可以包括初始相位差、频偏值及抖动值中的任意两个参数值，如包括初始相位差和频偏值，或包括初始相位差和抖动值等；或者，至少一个时钟参数值可以包括初始相位差、频偏值及抖动值，当然，在实际应用中，时钟参数值还可以为其他的参数值，本发明对此不作限制。
可选的，若多个外部参数的第一外部参数为用于指示时钟源信号的初始时钟极性的参数，多个外部参数中的第二外部参数和第三外部参数用于指示时钟源信号的初始时钟沿与仿真零时刻的时间间隔时，则时钟发生器可以根据第一外部参数、第二外部参数和/或第二外部参数，确定至少一个时钟参数值中的第一时钟参数值，即初始相位差。
其中，时钟源信号的初始时钟极性可以解释为时钟源信号的初始时钟是高电平还是低电平，如图2所示，标号21表征高电平，标号22表征低电平；时钟源信号的初始时钟沿可以解释为时钟源信号的第一个时钟沿是上升沿还是下降沿，如图2中(a)的箭头指向为上升沿，(b)的箭头指向为下降沿，而初始时钟沿与仿真零时刻的时间间隔可以解释为第一个时钟沿距离仿真零时刻的时间长短；其中，当时钟源信号的初始时钟极性为高电平时，对应的时钟源信号的初始时钟沿为下降沿，如图2中(b)所示，或者，若时钟源信号的初始时钟极性为低电平时，对应的时钟源信号的初始时钟沿为上升沿，如图2中(a)所示。
在时钟发生器运行的算法中，第一外部参数为CLK_POL，第二外部参数为CLK_DLY_MIN，第三外部参数为CLK_DLY_MAX，初始相位差可以由这三个外部参数确定。如CLK_POL可以取值为0或者1，第一种情况：当CLK_POL为0时，可以表示时钟源信号的初始时钟极性为低电平，对应的时钟源信号的初始时钟沿为上升沿，当CLK_POL为1时，可以表示时钟源信号的初始时钟极性为高电平，对应的时钟源信号的初始时钟沿为下降沿。
第二种情况：当CLK_POL为1时，可以表示时钟源信号的初始时钟极性为低电平，对应的时钟源信号的初始时钟沿为上升沿，当CLK_POL为0时，可以表示时钟源信号的初始时钟极性为高电平，对应的时钟源信号的初始时钟沿为下降沿。
以上述第二种情况为例，请参见图3，clk_n1可以为“理想时钟”，clk_n2可以为时钟源信号1，clk_n1的CLK_POL取值为0，即图3中clk_n1的初始时钟31为高电平；clk_n2的CLK_POL取值为1，即图3中clk_n2的初始时钟32为低电平，因此，从图3可以看出clk_n2与clk_n1时钟极性相反，且标号33可以表示为一个时钟周期。
本发明实施例中，时钟源信号的初始相位差的确定包括但不仅限于以下两种方式进行：
方式一、若第二外部参数的参数值与第三外部参数的参数值均为第一数值，基于所述第一外部参数、所述第二外部参数和/或所述第三外部参数，确定至少一个时钟参数值中的第一时钟参数值，可以包括：确定至少一个时钟参数值中的第一时钟参数值为第一数值。
也就是说，当第二外部参数的参数值和第三外部参数的参数值为同一个数值时，则时钟源信号的初始相位差可以固定为该数值。
图4中，clk_n1为“理想时钟”，clk_n3可以为时钟源信号2，clk_n1的相关外部参数值可以为默认值，如CLK_POL、CLK_DLY_MIN和CLK_DLY_MAX可以均为0，此时时钟源信号2与“理想时钟”间的初始相位差41为0；或者若CLK_DLY_MIN和CLK_DLY_MAX的取值可以均为5，单位为纳秒ns，此时，时钟源信号2与“理想时钟”间的初始相位差41为5ns。
方式二、若第二外部参数的参数值与所述第三外部参数的参数值不同，且第二外部参数的参数值与第三外部参数的参数值对应第一参数值范围，基于第一外部参数、第二外部参数和/或第三外部参数，确定至少一个时钟参数值中的第一时钟参数值，可以包括：基于第一预设规则，确定至少一个时钟参数值中的第一时钟参数值为第一参数值范围内的任一参数值。其中，第一预设规则可以是初始相位差的随机规则，如平均随机分布等。
即若第二外部参数的参数值与第三外部参数的参数值不同，则时钟源信号的初始相位差可以为第二外部参数的参数值与第三外部参数的参数值对应的第一参数范围内的任一参数值。
比如，第二外部参数为CLK_DLY_MIN，第三外部参数为CLK_DLY_MAX，其中，若CLK_DLY_MIN取值0，CLK_DLY_MAX取值5，则第二外部参数的参数值与第三外部参数的参数值对应的第一参数范围可以为[0，5]，则初始相位差的取值可以为0、1、2、3、4、5中的任一参数值，且每个参数值为初始相位差的概率一致。
或者，CLK_DLY_MIN取值2，CLK_DLY_MAX取值5，则初始相位差的取值可以为2、3、4、5中的任一参数值，即初始相位差的取值为非负数。
可选的，若多个外部参数中的第四外部参数对应第二参数值范围，根据获取的多个外部参数，确定至少一个时钟参数值，可以包括：基于第二预设规则，确定至少一个时钟参数值中的第二时钟参数值为第二参数值范围内的任一参数值，第二时钟参数值为频偏值。
本发明实施例中，频偏值的确定与初始相位差的确定可以是类似的，而不同的是，频偏值不是通过两个值，如CLK_DLY_MIN和CLK_DLY_MAX确定的，其可以只由多个外部参数中的第四外部参数决定，如伪算法中的外部参数FREQ_OFFSET_RANGE，该参数可以指示算法中频偏的随机参数范围，即第四外部参数可以对应第二参数值范围，如[-FREQ_OFFSET_RANGE，FREQ_OFFSET_RANGE]。而频偏值可以为第二参数值范围内的任一参数值；或者，频偏值也可以直接固定成0，但是其不能直接固定成1或2这样的其他数字。
比如，取第四外部参数的参数值为2，即FREQ_OFFSET_RANGE为2，则第二参数值范围为[-2，2]，频偏值可以取的值为-2、-1、0、1、2，且每个数字的概率为1/5，即第二参数值范围不能设置为如[-2，1]，第二参数值范围的两个边界值的绝对值要相同。
如图5所示，clk_n1为“理想时钟”，时钟周期51为40ns；clk_n4可以为时钟源信号3，且算法中FREQ_OFFSET_RANGE取值为10，因此，受频偏影响后，clk_n4的时钟周期52为40.001ns，即clk_n4的频偏值从[-10，10]中随机确定为了1，单位为皮秒ps。
总的来说，确定频偏值的第二预设规则与确定初始相位差的第一预设规则类似，都可以是平均随机分布，只是在确定频偏值时，第四外部参数对应的第二参数值范围的临界值的绝对值要相同。并且每次仿真初始相位差和频偏值只随机一次，即针对每一次的仿真验证，任意两个时钟周期中初始相位差和频偏值都是相同的。
可选的，多个外部参数的第五外部参数可以用于指示时钟源信号的抖动的随机分布类型，其中，随机分布类型可以为平均随机分布，或者第一随机分布类型，或者第二随机分布类型。
下面分别对平均随机分布、第一随机分布类型、第二随机分布类型进行介绍。
平均随机分布在前述确定初始相位差和频偏值时已经提到过，这里可以做个总结，比如参数值范围为[0，5]，那么参数值可以取0、1、2、3、4、5中的任一数值，即0、1、2、3、4、5这五个数值中的每个数值被随机取到的概率是平均的，类似这种确定方式，本发明实施例中称作平均随机分布。
第一随机分布类型，可以为倒“人”型分布，即时钟源信号的抖动集中分布在抖动值对应的第三参数范围的最大值或者最小值处，比如，第三参数值范围为[-2，2]，抖动值取-2或者2的概率最大，抖动值取0的概率最小。这种分布更为符合验证工程师的需求，可以有效的减少验证工程师的工作量。
第二随机分布类型，可以为“人”型分布，即时钟源信号的抖动集中分布在抖动值对应的第三参数范围中参数值绝对值最小处，比如，第三参数值范围为[-2，2]，抖动值取-2或者2的概率最小，抖动值取0的概率最大，此种分布更符合真实情况的抖动分布。
上述三种随机分布类型的设计，更加符合数字电路验证的目的，产生更多的临界值，有助于提高触发潜在于被验证数字电路模块中的时序问题的可能性，从而准确且严谨地发现数字电路中的这些时序问题，为设计人员解决这些时序问题提供准确的依据与基础。
多个外部参数的第六外部参数可以为用于指示时钟源信号的抖动值对应的第三参数值范围的参数，如算法中第六外部参数可以为JITTER_RANGE，其可以决定抖动的随机范围，即第六外部参数对应的第三参数值范围可以为[-JITTER_RANGE，JITTER_RANGE]，在实际应用中，通过给JITTER_RANGE赋值，从而可以确定出抖动值的实际随机参数范围，该过程与频偏值的确定类似，本发明实施例不再赘述。而多个外部参数的第七外部参数可以用于指示时钟源信号的抖动值的随机分布等级。
后续，时钟发生器可以根据第五外部参数、第六外部参数和第七外部参数，确定时钟源信号的抖动值。
可选的，基于第五外部参数、第六外部参数和第七外部参数，确定至少一个时钟参数值中的第三时钟参数值，可以包括但不仅限于以下几种方式：
方式一、若第五外部参数指示时钟源信号的抖动的随机分布类型为平均随机分布时，确定第三时钟参数值为第三参数值范围内的任一参数值。第七外部参数对抖动的平均随机分布没有影响。
方式二、若第五外部参数指示时钟源信号的抖动的随机分布类型为第一随机分布类型时，则根据第七外部参数，确定第三时钟参数值为第三参数值范围内绝对值最大的参数值。
举例来说，倒“人”型分布中，第七外部参数的参数值越大，抖动的随机分布越侧重边界值，即抖动绝对值较大的值，第七外部参数的参数值越小，抖动的随机分布越侧重较小值，即抖动绝对值较小的值，趋向于0。
方式三、若第五外部参数指示时钟源信号的抖动的随机分布类型为第二随机分布类型时，则基于第七外部参数，确定第三时钟参数值为第三参数值范围内绝对值最小的参数值。
即若第五外部参数指示为第二随机分布类型，即“人”型分布，则与倒“人”型分布恰恰相反，即第七外部参数的参数值越大，抖动的随机分布越侧重较小值，即抖动绝对值较小的值；第七外部参数的参数值越小，抖动的随机分布越侧重边界值，即抖动绝对值较大的值。
举例来说，clk_n1为“理想时钟”，clk_n5可以为时钟源信号4，算法中第六外部参数JITTER_RANGE取值为5，则对应的抖动的参数值范围为[-5，5]，第七外部参数JIITER_DIST_LV取值为2，即抖动的随机分布越侧重边界值，即抖动绝对值较大的值。
如图6所示，假设clk_n1的时钟周期61为40ns，clk_n5由于抖动的影响，在第一个采样周期中，clk_n5的时钟周期62为40.005ns，即clk_n5的抖动从[-5，5]中随机确定为5ps；如图7所示，clk_n1的时钟周期71为40ns，在第二个采样周期中，clk_n5的时钟周期72为39.997ns，即clk_n5的抖动从[-5，5]中，被随机选为了-3ps。
针对频偏与抖动对时钟源信号的周期的影响，需要说明的是，时钟源信号的实际时钟周期等于“理想时钟”的理想周期、频偏值与抖动值之和。
举例来说，图5中，我们可以默认clk_n4仅受到频偏的影响，即抖动值为0，因此，clk_n4的实际时钟周期为clk_n1的理想周期40ns与频偏值1ps之和，即clk_n4的实际时钟周期为40.001ns；图6中，我们可以默认clk_n5受到抖动的影响，即频偏值为0，这时，clk_n5的实际时钟周期为clk_n1的理想周期40ns与抖动值5ps之和，即clk_n5的实际时钟周期为40.005ns；当然，在实际应用中，时钟源信号可以同时受到频偏和抖动的影响，时钟源信号的实际时钟周期的计算如上所述，这里不再赘述。
由上述举例可知，时钟源信号的实际时钟周期大于0，即频偏值和抖动值的取值与“理想时钟”的理想周期之和大于0，因此频偏值和抖动值的取值之和不能与“理想时钟”的理想周期相互抵消，使得时钟源信号的实际时钟周期小于等于0。
S200中，可以根据被验证数字电路的实际需求确定时钟源信号的个数，其可以是一个或者多个。
可选的，根据至少一个时钟参数值，生成至少一个时钟源信号，可以包括但不仅限于以下几种情况。
情况一、根据至少一个时钟参数值包括的初始相位差，频偏值或抖动值中任一时钟参数值，生成至少一个时钟源信号。
即本发明实施例中，时钟发生器可以给被验证电路模块提供可以模拟初始相位差的时钟源信号，或者时钟发生器可以给被验证电路模块提供可以模拟频偏效果的时钟源信号，或者时钟发生器可以给被验证电路模块提供可以模拟多种类型的时钟晶振的抖动效果的时钟源信号。
情况二、根据至少一个时钟参数值包括的初始相位差，频偏值或抖动值中任意两个时钟参数值，生成至少一个时钟源信号。
即本发明实施例中，时钟发生器可以给被验证电路模块提供可以模拟初始相位差和频偏效果的时钟源信号，或者时钟发生器可以给被验证电路模块提供可以模拟抖动效果和频偏效果的时钟源信号，或者时钟发生器可以给被验证电路模块提供可以模拟初始相位差和多种类型的时钟晶振的抖动效果的时钟源信号。
情况三、根据初始相位差、频偏值和抖动值，生成至少一个时钟源信号。即本发明实施例中，时钟发生器可以给被验证电路模块提供可以同时模拟出初始相位差、真实的时钟晶振的频偏效果、多种类型的时钟晶振的抖动效果的时钟源信号。
S300：向待验证数字电路模块发送至少一个时钟源信号，以对待验证数字电路模块进行验证。
在实际应用中，在对待验证数字电路模块进行仿真验证时，可以向待验证数字电路模块发送模拟初始相位差的时钟源信号，以在仿真过程中凸显出由初始相位差导致的时序问题，如信号跨时钟域、信号同步握手等时序问题，而这些问题根据现有技术中的方法无法验证得出；当数字电路中某些特定电路对时钟抖动有要求时，验证工程师需要模拟出真实的时钟抖动，以确保被验证数字电路模块能够满足实际的时钟抖动要求，这时，可以向待验证数字电路模块发送可以模拟时钟抖动的时钟源信号，以在仿真过程中凸显由时钟抖动可能导致的时序问题等等；针对上述情况中的其他情况与此类似，本发明实施例不再赘述。
因此，本发明实施例中，通过分别模拟初始相位差、频偏效果或者抖动效果中的其中一个；或者模拟初始相位差、频偏效果或者抖动效果中的任意两个；或者同时模拟初始相位差、频偏效果和抖动效果，可以对各类数字电路进行仿真验证，以使得凸显出的数字电路中可能存在的时序问题更为准确、全面。
本发明实施例中，若要复现通过上述方法对数字电路进行验证时所凸显出的时序问题，我们可以通过在时钟发生器中使用随机函数(System Verilog，SV)，如$urandom、$urandom_range等实现。其中，总的思路是验证工程师通过给随机函数配置随机种子来还原时序问题，下面就此部分作简单介绍。
首先，时钟发生器例化出的每个时钟源信号都对应有种子，该种子可以由两个因素决定，一是验证工程师配置的随机种子；二是时钟源信号的“标记”。其中，针对第二个因素，验证环境中由验证工程师编写的代码，可以自动根据每个时钟源信号所在模块在验证环境中的例化名字的字符所对应的ASCII码，通过一些组合运算，将例化名字转化为数字，然后将该数字作为时钟源信号的“标记”。
比如，时钟源信号1的种子由随机种子与时钟源信号1的“标记”决定，时钟源信号2的种子由随机种子与时钟源信号2的“标记”决定等，如此可以使得时钟源信号之间不会相互重复，从而确保了时钟源信号之间波形的多样性，防止两个或者多个时钟源信号出现相同随机序列的问题，为验证数字电路提供更为全面的依据。
因此，后续在验证数字电路中发现时序问题，若验证工程师想要还原这个时序问题，只需要相应的随机种子即可。比如，时钟发生器给随机种子设置为1，初始相位差0到2的随机序列可以为1 0 2 0 1……，假如种子变了，序列也会变，也就是种子是1的时候，本次仿真随机出来的初始相位差就是1，若这次对数字电路进行仿真验证是发现了时序问题，后续设计人员若想还原该时序问题，则只需要随机函数的随机种子设置为1即可，从而提高了还原数字电路中时序问题的及时性与便捷性。
实施例二
请参见图8，本发明实施例提供一种时钟发生器，该时钟发生器包括确定模块10、发送模块20和生成模块30。
其中，确定模块10，用于根据获取的多个外部参数，确定至少一个时钟参数值，其中，所述至少一个时钟参数值包括初始相位差、频偏值及抖动值中的任意一个或者多个；
生成模块30，用于根据所述至少一个时钟参数值，生成至少一个时钟源信号；
发送模块20，用于向待验证数字电路模块发送所述至少一个时钟源信号，以对所述待验证数字电路模块进行验证。
可选的，在所述多个外部参数的第一外部参数为用于指示时钟源信号的初始时钟极性的参数，所述多个外部参数中的第二外部参数和第三外部参数用于指示所述时钟源信号的初始时钟沿与仿真零时刻的时间间隔时，所述确定模块10用于：
基于所述第一外部参数、所述第二外部参数和/或所述第三外部参数，确定所述至少一个时钟参数值中的第一时钟参数值，所述第一时钟参数值为所述初始相位差。
可选的，若所述第二外部参数的参数值与所述第三外部参数的参数值均为第一数值，所述确定模块10用于：
确定所述至少一个时钟参数值中的第一时钟参数值为所述第一数值。
可选的，若所述第二外部参数的参数值与所述第三外部参数的参数值不同，且所述第二外部参数的参数值与所述第三外部参数的参数值对应第一参数值范围，所述确定模块10用于：
基于第一预设规则，确定所述至少一个时钟参数值中的第一时钟参数值为所述第一参数值范围内的任一参数值。
可选的，若所述多个外部参数中的第四外部参数对应第二参数值范围，所述确定模块10用于：
基于第二预设规则，确定所述至少一个时钟参数值中的第二时钟参数值为所述第二参数值范围内的任一参数值，所述第二时钟参数值为所述频偏值。
可选的，在所述多个外部参数的第五外部参数为用于指示时钟源信号的抖动的随机分布类型的参数，所述多个外部参数的第六外部参数为用于指示时钟源信号的抖动值对应的第三参数值范围的参数，且所述多个外部参数的第七外部参数为用于指示时钟源信号的抖动值的随机分布等级的参数时，所述确定模块10用于：
基于所述第五外部参数、所述第六外部参数和所述第七外部参数，确定至少一个时钟参数值中的第三时钟参数值，所述第三时钟参数值为所述抖动值。
可选的，所述随机分布类型为平均随机分布，或者第一随机分布类型，或者第二随机分布类型；其中，所述第一随机分布类型与所述第二随机分布类型相反。
可选的，所述确定模块10具体用于：
若所述第五外部参数指示时钟源信号的抖动的随机分布类型为所述平均随机分布时，确定所述第三时钟参数值为所述第三参数值范围内的任一参数值；或者，
若所述第五外部参数指示时钟源信号的抖动的随机分布类型为所述第一随机分布类型时，则基于所述第七外部参数，确定所述第三时钟参数值为所述第三参数值范围内绝对值最大的参数值；或者，
若所述第五外部参数指示时钟源信号的抖动的随机分布类型为所述第二随机分布类型时，则基于所述第七外部参数，确定所述第三时钟参数值为所述第三参数值范围内绝对值最小的参数值。
可选的，所述生成模块30具体用于：
根据所述至少一个时钟参数值包括的初始相位差，频偏值或抖动值中任一时钟参数值，生成至少一个时钟源信号；或者，
根据所述至少一个时钟参数值包括的初始相位差，频偏值或抖动值中任意两个时钟参数值，生成至少一个时钟源信号；或者，
根据所述初始相位差、所述频偏值和所述抖动值，生成至少一个时钟源信号。
上述时钟发生器是在与本发明实施例一提供的对数字电路进行仿真验证的方法的相同构思下提出的，因此本发明实施例中的上述方法的各种变化方式和具体实施例同样适用于本发明实施例时钟发生器，因此为了说明书的简洁，在此不再详述。
实施例三
本发明实施例中还提供一种计算机装置，请参考图9所示，该计算机装置包括处理器901和存储器902，其中，处理器901用于执行存储器902中存储的计算机程序时实现本发明实施例中提供的对数字电路进行仿真验证的方法的步骤。
可选的，处理器901具体可以是中央处理器、特定应用集成电路(ApplicationSpecific Integrated Circuit，ASIC)，可以是一个或多个用于控制程序执行的集成电路，可以是使用现场可编程门阵列(Field Programmable Gate Array，FPGA)开发的硬件电路，可以是基带处理器。
可选的，处理器901可以包括至少一个处理核。
可选的，电子设备还包括存储器902，存储器902可以包括只读存储器(Read OnlyMemory，ROM)、随机存取存储器(Random Access Memory，RAM)和磁盘存储器。存储器902用于存储处理器901运行时所需的数据。存储器902的数量为一个或多个。
实施例四
本发明实施例中还提供一种计算机可读存储介质，所述计算机可读存储介质存储有计算机指令，当所述指令在计算机上运行时可以实现如本发明实施例提供的对数字电路进行仿真验证的方法的步骤。
在本发明实施例中，应该理解到，所揭露对数字电路进行仿真验证的方法及时钟发生器，可以通过其它的方式实现。例如，以上所描述的设备实施例仅仅是示意性的，例如，所述单元或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，设备或单元的间接耦合或通信连接，可以是电性或其它的形式。
在本发明实施例中的各功能单元可以集成在一个处理单元中，或者各个单元也可以均是独立的物理模块。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明实施例的技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备，例如可以是个人计算机，服务器，或者网络设备等，或处理器(Processor)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：通用串行总线闪存盘(Universal Serial Bus flash drive，USB)、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述，以上实施例仅用以对本发明的技术方案进行了详细介绍，但以上实施例的说明只是用于帮助理解本发明实施例的方法，不应理解为对本发明实施例的限制。本技术领域的技术人员可轻易想到的变化或替换，都应涵盖在本发明实施例的保护范围之内。
Claims (10)
1.一种对数字电路进行仿真验证的方法，应用于一时钟发生器，其特征在于，所述方法包括：
根据获取的多个外部参数，确定至少一个时钟参数值，其中，所述至少一个时钟参数值包括初始相位差、频偏值及抖动值中的任意一个或者多个；
根据所述至少一个时钟参数值，生成至少一个时钟源信号；
向待验证数字电路模块发送所述至少一个时钟源信号，以对所述待验证数字电路模块进行验证。
2.如权利要求1所述的方法，其特征在于，在所述多个外部参数的第一外部参数为用于指示时钟源信号的初始时钟极性的参数，所述多个外部参数中的第二外部参数和第三外部参数用于指示所述时钟源信号的初始时钟沿与仿真零时刻的时间间隔时，所述根据获取的多个外部参数，确定至少一个时钟参数值，包括：
基于所述第一外部参数、所述第二外部参数和/或所述第三外部参数，确定所述至少一个时钟参数值中的第一时钟参数值，所述第一时钟参数值为所述初始相位差。
3.如权利要求2所述的方法，其特征在于，所述基于所述第一外部参数、所述第二外部参数和/或所述第三外部参数，确定所述至少一个时钟参数值中的第一时钟参数值，包括：
若所述第二外部参数的参数值与所述第三外部参数的参数值均为第一数值，确定所述至少一个时钟参数值中的第一时钟参数值为所述第一数值；或者，
若所述第二外部参数的参数值与所述第三外部参数的参数值不同，且所述第二外部参数的参数值与所述第三外部参数的参数值对应第一参数值范围，则基于第一预设规则，确定所述至少一个时钟参数值中的第一时钟参数值为所述第一参数值范围内的任一参数值。
4.如权利要求1所述的方法，其特征在于，若所述多个外部参数中的第四外部参数对应第二参数值范围，所述根据获取的多个外部参数，确定至少一个时钟参数值，包括：
基于第二预设规则，确定所述至少一个时钟参数值中的第二时钟参数值为所述第二参数值范围内的任一参数值，所述第二时钟参数值为所述频偏值。
5.如权利要求1所述的方法，其特征在于，在所述多个外部参数的第五外部参数为用于指示时钟源信号的抖动的随机分布类型的参数，所述多个外部参数的第六外部参数为用于指示时钟源信号的抖动值对应的第三参数值范围的参数，且所述多个外部参数的第七外部参数为用于指示时钟源信号的抖动值的随机分布等级的参数时，所述根据获取的多个外部参数，确定至少一个时钟参数值，包括：
基于所述第五外部参数、所述第六外部参数和所述第七外部参数，确定至少一个时钟参数值中的第三时钟参数值，所述第三时钟参数值为所述抖动值。
6.如权利要求5所述的方法，其特征在于，所述基于所述第五外部参数、所述第六外部参数和所述第七外部参数，确定至少一个时钟参数值中的第三时钟参数值，包括：
若所述第五外部参数指示时钟源信号的抖动的随机分布类型为平均随机分布时，确定所述第三时钟参数值为所述第三参数值范围内的任一参数值；或者，
若所述第五外部参数指示时钟源信号的抖动的随机分布类型为第一随机分布类型时，则基于所述第七外部参数，确定所述第三时钟参数值为所述第三参数值范围内绝对值最大的参数值；或者，
若所述第五外部参数指示时钟源信号的抖动的随机分布类型为第二随机分布类型时，则基于所述第七外部参数，确定所述第三时钟参数值为所述第三参数值范围内绝对值最小的参数值；其中，所述第一随机分布类型与所述第二随机分布类型不同。
7.一种时钟发生器，其特征在于，所述时钟发生器包括：
确定模块，用于根据获取的多个外部参数，确定至少一个时钟参数值，其中，所述至少一个时钟参数值包括初始相位差、频偏值及抖动值中的任意一个或者多个；
生成模块，用于根据所述至少一个时钟参数值，生成至少一个时钟源信号；
发送模块，用于向待验证数字电路模块发送所述至少一个时钟源信号，以对所述待验证数字电路模块进行验证。
8.如权利要求7所述的时钟发生器，其特征在于，所述确定模块用于：
若所述多个外部参数的第一外部参数指示时钟源信号的初始时钟极性、第二外部参数和第三外部参数指示所述时钟源信号的初始时钟沿与仿真零时刻的时间间隔，基于所述第一外部参数、所述第二外部参数和/或所述第三外部参数，确定所述至少一个时钟参数值中的第一时钟参数值，所述第一时钟参数值为所述初始相位差；和/或，
若所述多个外部参数中的第四外部参数对应第二参数值范围，基于第二预设规则，确定所述至少一个时钟参数值中的第二时钟参数值为所述第二参数值范围内的任一参数值，所述第二时钟参数值为所述频偏值；和/或，
若所述多个外部参数的第五外部参数指示时钟源信号的抖动的随机分布类型、第六外部参数指示时钟源信号的抖动值对应的第三参数值范围且第七外部参数指示时钟源信号的抖动值的随机分布等级，基于所述第五外部参数、所述第六外部参数和所述第七外部参数，确定至少一个时钟参数值中的第三时钟参数值，所述第三时钟参数值为所述抖动值。
9.一种计算机装置，其特征在于，所述计算机装置包括处理器，所述处理器用于执行存储器中存储的计算机程序时实现如权利要求1-6中任一项所述方法的步骤。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机指令，当所述指令在计算机上运行时，使得计算机执行如权利要求1-6任一所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710534888.0A CN107491581B (zh) | 2017-07-03 | 2017-07-03 | 一种对数字电路进行仿真验证的方法及时钟发生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710534888.0A CN107491581B (zh) | 2017-07-03 | 2017-07-03 | 一种对数字电路进行仿真验证的方法及时钟发生器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107491581A true CN107491581A (zh) | 2017-12-19 |
| CN107491581B CN107491581B (zh) | 2020-11-13 |
Family
ID=60644515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710534888.0A Active CN107491581B (zh) | 2017-07-03 | 2017-07-03 | 一种对数字电路进行仿真验证的方法及时钟发生器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107491581B (zh) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109492270A (zh) * | 2018-10-22 | 2019-03-19 | 盛科网络（苏州）有限公司 | 用于在芯片验证中生成时钟的方法和装置 |
| CN111310393A (zh) * | 2020-02-28 | 2020-06-19 | Oppo广东移动通信有限公司 | 仿真时钟产生方法及相关产品 |
| CN111446962A (zh) * | 2020-04-03 | 2020-07-24 | 京东方科技集团股份有限公司 | 时钟信号产生电路、时钟信号产生方法及电子设备 |
| CN111552647A (zh) * | 2020-05-08 | 2020-08-18 | 长念(上海)技术开发有限公司 | 一种modbus仿真从站的数据生成方法 |
| CN112131807A (zh) * | 2020-09-18 | 2020-12-25 | 山东云海国创云计算装备产业创新中心有限公司 | 一种跨时钟域验证方法、装置、设备及介质 |
| CN112417795A (zh) * | 2020-11-19 | 2021-02-26 | 海光信息技术股份有限公司 | 一种电路验证方法、装置、电子设备及存储介质 |
| CN113312863A (zh) * | 2021-05-31 | 2021-08-27 | 海光信息技术股份有限公司 | 一种模拟时钟产生方法、装置、电子设备及可读存储介质 |
| CN114546028A (zh) * | 2022-02-23 | 2022-05-27 | 浙江赛思电子科技有限公司 | 一种adpll时钟芯片的验证方法、装置及介质 |
| CN114860029A (zh) * | 2022-04-22 | 2022-08-05 | 瞬曜电子科技(上海)有限公司 | 多时钟域数字仿真电路的时钟生成方法、设备和存储介质 |
| CN115392157A (zh) * | 2022-07-01 | 2022-11-25 | 芯华章科技股份有限公司 | 验证系统及在验证系统的多个fpga之间同步时钟的方法 |
| CN117217139A (zh) * | 2023-11-09 | 2023-12-12 | 成都翌创微电子有限公司 | 一种用于数字芯片验证的时钟生成方法和系统 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101354674A (zh) * | 2007-07-26 | 2009-01-28 | 北京神州龙芯集成电路设计有限公司 | 一种实现硬件级验证的方法及装置 |
| CN106777506A (zh) * | 2016-11-23 | 2017-05-31 | 电子科技大学 | 一种时钟数据恢复电路的抖动容限仿真验证方法 |
| CN106802972A (zh) * | 2015-11-25 | 2017-06-06 | 美商新思科技有限公司 | 时钟抖动仿真 |
| CN106375155B (zh) * | 2016-09-09 | 2019-09-27 | 盛科网络（苏州）有限公司 | Mac仿真验证模型的控制方法及控制系统 |
-
2017
- 2017-07-03 CN CN201710534888.0A patent/CN107491581B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101354674A (zh) * | 2007-07-26 | 2009-01-28 | 北京神州龙芯集成电路设计有限公司 | 一种实现硬件级验证的方法及装置 |
| CN106802972A (zh) * | 2015-11-25 | 2017-06-06 | 美商新思科技有限公司 | 时钟抖动仿真 |
| CN106375155B (zh) * | 2016-09-09 | 2019-09-27 | 盛科网络（苏州）有限公司 | Mac仿真验证模型的控制方法及控制系统 |
| CN106777506A (zh) * | 2016-11-23 | 2017-05-31 | 电子科技大学 | 一种时钟数据恢复电路的抖动容限仿真验证方法 |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109492270A (zh) * | 2018-10-22 | 2019-03-19 | 盛科网络（苏州）有限公司 | 用于在芯片验证中生成时钟的方法和装置 |
| CN111310393A (zh) * | 2020-02-28 | 2020-06-19 | Oppo广东移动通信有限公司 | 仿真时钟产生方法及相关产品 |
| CN111310393B (zh) * | 2020-02-28 | 2023-08-04 | Oppo广东移动通信有限公司 | 仿真时钟产生方法及相关产品 |
| US11689193B2 (en) | 2020-04-03 | 2023-06-27 | Beijing Boe Technology Development Co., Ltd. | Clock signal generation circuit, method for generating clock signal and electronic device |
| CN111446962A (zh) * | 2020-04-03 | 2020-07-24 | 京东方科技集团股份有限公司 | 时钟信号产生电路、时钟信号产生方法及电子设备 |
| CN111446962B (zh) * | 2020-04-03 | 2023-12-12 | 京东方科技集团股份有限公司 | 时钟信号产生电路、时钟信号产生方法及电子设备 |
| CN111552647A (zh) * | 2020-05-08 | 2020-08-18 | 长念(上海)技术开发有限公司 | 一种modbus仿真从站的数据生成方法 |
| CN112131807A (zh) * | 2020-09-18 | 2020-12-25 | 山东云海国创云计算装备产业创新中心有限公司 | 一种跨时钟域验证方法、装置、设备及介质 |
| CN112417795B (zh) * | 2020-11-19 | 2023-07-07 | 海光信息技术股份有限公司 | 一种电路验证方法、装置、电子设备及存储介质 |
| CN112417795A (zh) * | 2020-11-19 | 2021-02-26 | 海光信息技术股份有限公司 | 一种电路验证方法、装置、电子设备及存储介质 |
| CN113312863B (zh) * | 2021-05-31 | 2023-06-13 | 海光信息技术股份有限公司 | 一种模拟时钟产生方法、装置、电子设备及可读存储介质 |
| CN113312863A (zh) * | 2021-05-31 | 2021-08-27 | 海光信息技术股份有限公司 | 一种模拟时钟产生方法、装置、电子设备及可读存储介质 |
| CN114546028A (zh) * | 2022-02-23 | 2022-05-27 | 浙江赛思电子科技有限公司 | 一种adpll时钟芯片的验证方法、装置及介质 |
| CN114860029A (zh) * | 2022-04-22 | 2022-08-05 | 瞬曜电子科技(上海)有限公司 | 多时钟域数字仿真电路的时钟生成方法、设备和存储介质 |
| CN114860029B (zh) * | 2022-04-22 | 2024-01-26 | 芯华章科技股份有限公司 | 多时钟域数字仿真电路的时钟生成方法、设备和存储介质 |
| CN115392157A (zh) * | 2022-07-01 | 2022-11-25 | 芯华章科技股份有限公司 | 验证系统及在验证系统的多个fpga之间同步时钟的方法 |
| CN115392157B (zh) * | 2022-07-01 | 2024-03-19 | 芯华章科技股份有限公司 | 验证系统及在验证系统的多个fpga之间同步时钟的方法 |
| CN117217139A (zh) * | 2023-11-09 | 2023-12-12 | 成都翌创微电子有限公司 | 一种用于数字芯片验证的时钟生成方法和系统 |
| CN117217139B (zh) * | 2023-11-09 | 2024-01-30 | 成都翌创微电子有限公司 | 一种用于数字芯片验证的时钟生成方法和系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107491581B (zh) | 2020-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107491581B (zh) | 一种对数字电路进行仿真验证的方法及时钟发生器 | |
| US11093674B2 (en) | Generating clock signals for a cycle accurate, cycle reproducible FPGA based hardware accelerator | |
| US9223916B2 (en) | Timing analysis of asynchronous clock domain crossings | |
| US7484196B2 (en) | Method for asynchronous clock modeling in an integrated circuit simulation | |
| US9690889B2 (en) | Method for adjusting a timing derate for static timing analysis | |
| CN113312863B (zh) | 一种模拟时钟产生方法、装置、电子设备及可读存储介质 | |
| US20150370955A1 (en) | Method for adjusting a timing derate for static timing analysis | |
| CN106802972B (zh) | 时钟抖动仿真 | |
| US11775718B2 (en) | Methods and apparatus to simulate metastability for circuit design verification | |
| CN110941934A (zh) | 一种fpga原型验证开发板分割仿真系统、方法、介质及终端 | |
| EP2098969A1 (en) | Logic circuit designing device for asynchronous logic circuit, logic circuit designing method, and logic circuit designing program | |
| US7206958B1 (en) | Determining cycle adjustments for static timing analysis of multifrequency circuits | |
| US10684642B2 (en) | Adaptive clock mesh wiring | |
| CN117033113B (zh) | 一种信号延迟的控制电路和方法 | |
| CN111104348B (zh) | PCIe初始化流程的仿真方法、装置及相关设备 | |
| US9506984B1 (en) | Protocol based automated tester stimulus generator | |
| US7159199B2 (en) | Method for verifying adequate synchronization of signals that cross clock environments and system | |
| US20140325468A1 (en) | Storage medium, and generation apparatus for generating transactions for performance evaluation | |
| US20080069277A1 (en) | Method and apparatus for modeling signal delays in a metastability protection circuit | |
| US20220083719A1 (en) | Logic simulation verification system, logic simulation verification method, and program | |
| CN114970430A (zh) | 对时钟抖动建模的仿真验证方法、装置、设备及存储介质 | |
| US20070258300A1 (en) | Functional verification of synchronized signals using random delays | |
| US10733346B1 (en) | Systems and methods for arc-based debugging in an electronic design | |
| US10885952B1 (en) | Memory data transfer and switching sequence | |
| CN213458042U (zh) | 一种前仿真中对亚稳态的模拟处理电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |