CN116267002A - 具有发光器件的显示装置 - Google Patents

具有发光器件的显示装置 Download PDF

Info

Publication number
CN116267002A
CN116267002A CN202211568956.2A CN202211568956A CN116267002A CN 116267002 A CN116267002 A CN 116267002A CN 202211568956 A CN202211568956 A CN 202211568956A CN 116267002 A CN116267002 A CN 116267002A
Authority
CN
China
Prior art keywords
electrode
light emitting
region
layer
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211568956.2A
Other languages
English (en)
Inventor
李时圭
权宰煜
李雄起
李建雨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN116267002A publication Critical patent/CN116267002A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/846—Passivation; Containers; Encapsulations comprising getter material or desiccants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/841—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

显示装置可以包括显示面板，该显示面板可以包括设置有发光器件的显示区域和设置在显示区域外侧的边框区域。器件基板可以在整个的显示区域和边框区域上延伸。外涂层可以在器件基板的显示区域和边框区域上。发光器件可以包括第一电极、发光层和第二电极。覆盖第一电极的边缘的堤部绝缘层可以在边框区域的外涂层上延伸。穿透外涂层和堤部绝缘层的开口可以在器件基板的边框区域上。开口的侧壁可以被第二电极覆盖。因此，可以阻挡或延迟外部水分渗透通过外涂层和堤部绝缘层。

Description

具有发光器件的显示装置
相关申请的交叉引用
本申请要求于2021年12月16日提交的韩国专利申请第10-2021-0180747号的权益，该申请通过引用并入本文，如同在本文中完整阐述。
技术领域
本公开涉及一种装置和方法，特别地，例如，涉及一种在器件基板上设置发光器件的显示装置，而不限于此。
背景技术
通常，显示装置向用户提供图像。例如，显示装置可以包括多个发光器件。发光器件可以发出显示特定颜色的光。例如，发光器件中的每一个可以包括依次层叠的第一电极、发光层和第二电极。
支撑发光器件的器件基板可以包括显示区域和设置在显示区域的外侧的边框区域。信号布线和绝缘层可以设置在器件基板的边框区域上。可以通过信号布线施加用于控制每个发光器件的工作的各种信号。信号布线可以通过绝缘层彼此绝缘。例如，设置在器件基板与发光器件之间的外涂层和覆盖第一电极的边缘的堤部绝缘层可以在器件基板的边框区域上延伸。
外涂层和堤部绝缘层可以包括有机绝缘材料。发光层可能容易受到水分的损害。因此，在显示装置中，发光层可能会因外部水分渗透通过外涂层和堤部绝缘层而劣化。因此，在显示装置中，提供给用户的图像的质量可能会变差。
发明内容
因此，本公开旨在提供一种显示装置，其基本上消除了由于现有技术的限制和缺点而导致的一个或多个问题。
本公开的一个目的是提供一种能够最小化由于外部水分引起的图像质量变差的显示装置。
本公开的另一个目的是提供一种能够阻挡或延迟外部水分的渗透的显示装置。
本公开的其他优点、目的和特征将部分地在下面的描述中阐述，并且部分地对于本领域普通技术人员而言在检查以下内容后将变得清楚，或者可以从本公开的实践中获悉。本公开的目的和其他优点可以通过书面描述及其权利要求以及附图中特别指出的结构来实现和获得。
为了实现这些目的和其他优点并且根据本公开的目的，如本文所体现和大体描述的，提供了一种包括显示区域和边框区域的显示装置。边框区域设置在显示区域的外侧。器件基板设置在显示区域和边框区域中。发光器件设置在器件基板的显示区域上。发光器件包括依次层叠的第一电极、发光层以及第二电极。外涂层设置在器件基板与发光器件之间。外涂层在器件基板的边框区域上延伸。覆盖第一电极的边缘的堤部绝缘层在边框区域的外涂层上延伸。水分阻挡孔设置在器件基板的边框区域上。水分阻挡孔穿透外涂层和堤部绝缘层。发光器件的第二电极在水分阻挡孔的侧壁上延伸。
发光器件的第二电极可以包括金属。
第二发光器件可以设置在器件基板的显示区域上，第二发光器件包括依次层叠的第一电极、发光层以及第二电极。发光器件的第二电极和第二发光器件的第二电极可以被配置为接收相同的电压。
发光器件的第二电极可以连接到用于与电压电源接合的节点或线。
第一电极可以比第二电极更靠近外涂层。发光器件的第二电极可以在水分阻挡孔的底表面上延伸。
像素驱动电路可以设置在器件基板与外涂层之间的显示区域中。像素驱动电路可以与发光器件的第一电极和信号布线电连接。信号布线可以在器件基板的边框区域上延伸。水分阻挡孔可以设置在信号布线之间。
显示装置还可以包括信号布线和电连接到信号布线的像素驱动电路。信号布线可以在器件基板的边框区域上延伸。水分阻挡孔可以设置在信号布线之间。
水分阻挡孔可以与信号布线在同一方向上延伸。
水分阻挡图案可以设置在水分阻挡孔的侧壁与发光器件的第二电极之间。水分阻挡图案的端部可以在边框区域中设置在外涂层与堤部绝缘层之间。
水分阻挡图案可以包括与发光器件的第一电极相同的材料。水分阻挡图案可以与发光器件的第一电极同时形成。
覆盖发光器件的封装元件可以在器件基板的边框区域上延伸。水分阻挡孔可以被封装元件填充。
封装元件可以包括水分吸收粒子。
在另一实施例中，提供了一种显示装置，包括器件基板。外涂层设置在器件基板的显示区域和边框区域上。发光器件设置在显示区域的外涂层上。发光器件包括依次层叠的第一电极、发光层以及第二电极。覆盖第一电极的边缘的堤部绝缘层在边框区域的外涂层上延伸。穿透边框区域中的外涂层和堤部绝缘层的水分阻挡沟槽沿着显示区域的边缘延伸。水分阻挡沟槽的朝向显示区域的内侧壁被发光器件的第二电极覆盖。
发光器件的第二电极可以在水分阻挡沟槽的与显示区域相对的外侧壁上延伸。
水分阻挡沟槽可以包括穿透外涂层的下沟槽和穿透堤部绝缘层的上沟槽。上沟槽可以设置在下沟槽中。下沟槽的侧壁可以被堤部绝缘层覆盖。
堤部绝缘层可以具有低于外涂层的水蒸气透过率。
像素驱动电路可以设置在器件基板与外涂层之间的显示区域中。像素驱动电路可以与发光器件和信号布线电连接。信号布线可以在器件基板的边框区域上延伸。水分阻挡沟槽可以设置在信号布线的外侧。
显示装置还可以包括信号布线和电连接到信号布线的像素驱动电路。信号布线可以在器件基板的边框区域上延伸。水分阻挡沟槽可以设置在信号布线外侧。
水分阻挡孔可以设置在信号布线之间。水分阻挡孔的侧壁可以被发光器件的第二电极覆盖。
器件钝化层可以设置在器件基板与外涂层之间。器件钝化层可以包括与外涂层和堤部绝缘层不同的材料。水分阻挡沟槽可以穿透器件钝化层。
水分阻挡沟槽的内侧壁可以具有台阶形状。
在平面图中，水分阻挡沟槽的内侧壁可以具有凹凸形状。
附图说明
本公开包括附图以提供对本公开的进一步理解，并且附图被并入并构成本申请的一部分，附图示出了本公开的实施例并且与说明书一起用于解释本公开的原理。在附图中：
图1是示意性地示出根据本公开的一个示例实施例的显示装置的图；
图2是示出根据本公开的一个示例实施例的显示装置中的像素区域的配置的图；
图3是部分地示出根据本公开的一个示例实施例的显示装置中的像素区域的截面的图；
图4是图1中的R区域的放大图的示例；
图5是沿图4的I-I’截取的图的示例；
图6是沿图4的II-II’截取的图的示例；
图7至图19是示出根据本公开的另一示例实施例的显示装置的图；并且
图20是示出根据本公开的另一示例实施例的显示装置中的像素区域的一部分的配置的图。
具体实施方式
在下文中，与本公开的实施例的上述目的、技术配置和操作效果相关的细节将通过参照附图的以下详细描述而清楚地理解，附图示出了本公开的一些实施例。这里，提供本公开的实施例是为了使本公开的技术精神能够令人满意地传递给本领域技术人员，因此本公开可以以其他形式实施并且不限于以下描述的实施例。
此外，在整个说明书和附图中，相同或极其相似的元件可以用相同的附图标记表示，为了方便，层和区域的长度和厚度可能被夸大。应当理解，当第一元件被称为在第二元件“上”时，尽管第一元件可以设置在第二元件上以便与第二元件接触，但是第三元件可以插设在第一元件与第二元件之间。
这里，诸如“第一”和“第二”的术语可以用于区分任何一个元件与另一元件。然而，在不脱离本公开的技术精神的情况下，可以根据本领域技术人员的方便任意命名第一元件和第二元件。
在本公开的说明书中使用的术语仅用于描述特定实施例，并不旨在限制本公开的范围。例如，以单数形式描述的元件旨在包括多个元件，除非上下文另有明确指示。此外，在本公开的说明书中，将进一步理解术语“包括”和“包含”指定了所述的特征、整数、步骤、操作、元件、部件和/或其组合的存在，但是不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、部件和/或其组合。
除非另有定义，否则本文使用的所有术语(包括技术术语和科学术语)具有与示例实施例所属领域的普通技术人员通常理解的相同含义。将进一步理解，术语，例如在常用字典中定义的术语，应被解释为具有与其在相关技术的上下文中的含义一致的含义，并且不应以理想化或过于正式的意义来解释，除非在此明确如此定义。
(实施例)
图1是示意性地示出根据本公开的一个示例实施例的显示装置的图。图2是示出根据本公开的一个示例实施例的显示装置中的像素区域的配置的图。
图3是部分地示出根据本公开的一个示例实施例的显示装置中的像素区域的截面的图。
参照图1至图3，根据本公开的示例实施例的显示装置可以包括显示面板100、数据驱动器200、栅极驱动器300、时序控制器400和电源单元500。
显示面板100可以产生提供给用户的图像。例如，显示面板100可以包括多个像素区域PA。数据驱动器200、栅极驱动器300、时序控制器400和电源单元500可以控制每个像素区域PA的工作。例如，数据驱动器200可以通过数据线DL(例如，一条或多条数据线DL)向每个像素区域PA施加数据信号，并且栅极驱动器300可以通过栅极线GL(例如，一条或多条栅极线GL)向每个像素区域PA施加栅极信号。电源单元500可以通过一条或多条电源电压供应线PL向每个像素区域PA供应电源电压，并且通过一条或多条基准电压供应线RL向每个像素区域PA供应基准电压。时序控制器400可以控制数据驱动器200和栅极驱动器300。例如，数据驱动器200可以从时序控制器400接收数字视频数据和源极时序控制信号，栅极驱动器300可以从时序控制器400接收时钟信号、复位时钟信号和启动信号。
每个像素区域PA可以实现特定颜色。例如，由器件基板101支撑的发光器件150可以设置在每个像素区域PA中。显示面板100可以包括器件基板101，器件基板101可以包括绝缘材料。器件基板101可以包括透明材料。例如，器件基板101可以包括玻璃或塑料。发光器件150可以发射显示特定颜色的光。例如，发光器件150可以包括依次层叠在器件基板101上的第一电极151、发光层152和第二电极153。
第一电极151可以包括导电材料。第一电极151可以具有高透射率。例如，第一电极151可以是由诸如铟锡氧化物(ITO)和铟锌氧化物(IZO)的透明导电材料制成的透明电极。
发光层152可以产生具有与第一电极151和第二电极153之间的电压差对应的亮度的光。例如，发光层152可以包括具有发光材料的发光材料层(EML)。发光材料可以包括有机材料、无机材料或混合材料。例如，根据本公开的示例实施例的显示装置可以是包括有机发光材料的有机发光显示装置。
发光层152可以具有多层结构。例如，发光层152还可以包括空穴注入层(HIL)、空穴传输层(HTL)、电子传输层(ETL)和电子注入层(EIL)中的至少一者。因此，在根据本公开的示例实施例的显示装置中，可以提高发光层152的发射效率。
第二电极153可以包括导电材料。第二电极153可以包括与第一电极151不同的材料。例如，第二电极153的透射率可以低于第一电极151的透射率。第二电极153可以具有高于第一电极151的反射率。例如，第二电极153可以包括金属，例如铝(Al)、银(Ag)、上述任一种的合金或其组合。因此，在根据本公开的示例实施例的显示装置的显示面板100中，由发光层152产生的光可以通过第一电极151和器件基板101发射到外部。
每个像素区域PA可以包括像素驱动电路DC以控制发光器件150的工作。例如，每个像素区域PA的像素驱动电路DC可以根据栅极信号产生与数据信号对应的驱动电流。每个像素区域PA的像素驱动电路DC产生的驱动电流可以在一帧中提供给对应像素区域PA的发光器件150。例如，每个像素区域PA的像素驱动电路DC可以包括第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3和存储电容器Cst。
第一薄膜晶体管T1可以包括第一半导体图案、第一栅极、第一源极和第一漏极。第二薄膜晶体管T2可以具有与第一薄膜晶体管T1相同的结构。例如，第二薄膜晶体管T2可以包括第二半导体图案121、第二栅极122、第二源极123和第二漏极124。
第一半导体图案和第二半导体图案121可以包括半导体材料。例如，第一半导体图案和第二半导体图案121中的每一个可以包括氧化物半导体，例如铟镓锌氧化物(IGZO)。第二半导体图案121可以包括与第一半导体图案相同的材料。第二半导体图案121可以与第一半导体图案设置在同一层上。例如，第二半导体图案121可以与第一半导体图案同时形成。
第一半导体图案和第二半导体图案121中的每一个可以包括源区、沟道区和漏区。沟道区可以设置在源区和漏区之间。源区和漏区可以具有低于沟道区的电阻。例如，源区和漏区可以包括氧化物半导体的导电区。沟道区可以是氧化物半导体的不导电区。
第一栅极和第二栅极122中的每一个可以包括导电材料。例如，第一栅极和第二栅极122中的每一个可以包括金属，例如铝(Al)、铬(Cr)、铜(Cu)、钼(Mo)、钛(Ti)、钨(W)以及上述任一种的合金。第二栅极122可以包括与第一栅极相同的材料。第二栅极122可以与第一栅极设置在同一层上。例如，第二栅极122可以与第一栅极同时形成。
第一栅极可以设置在第一半导体图案上。例如，第一栅极可以与第一半导体图案的沟道区重叠。第二栅极122可以设置在第二半导体图案121上。例如，第二栅极122可以与第二半导体图案121的沟道区重叠。第一栅极可以与第一半导体图案绝缘，并且第二栅极122可以与第二半导体图案121绝缘。例如，第一半导体图案的沟道区可以具有与施加到第一栅极的电压相对应的电导率，并且第二半导体图案121的沟道区可以具有与施加到第二栅极122的电压对应的电导率。
第一源极、第一漏极、第二源极123和第二漏极124可以包括导电材料。例如，第一源极、第一漏极、第二源极123和第二漏极124中的每一个可以包括金属，例如铝(Al)、铬(Cr)、铜(Cu)、钼(Mo)、钛(Ti)、钨(W)以及上述任一种的合金。第一漏极可以包括与第一源极相同的材料。例如，第一漏极可以与第一源极设置在同一层上。第二漏极124可以包括与第二源极123相同的材料。例如，第二漏极124可以与第二源极123设置在同一层上。第二漏极124可以包括与第一漏极相同的材料。例如，第二源极123和第二漏极124可以与第一源极和第一漏极同时形成。
第一源极可以与第一半导体图案的源区电连接。第一漏极可以与第一半导体图案的漏区电连接。例如，第一漏极可以与第一源极间隔开。第二源极123可以与第二半导体图案121的源区电连接。第二漏极124可以与第二半导体图案121的漏区电连接。例如，第二漏极124可以与第二源极123间隔开。
第三薄膜晶体管T3可以具有与第二薄膜晶体管T2相同的结构。例如，第三薄膜晶体管T3可以包括第三半导体图案131、第三栅极132、第三源极133和第三漏极134。
第三半导体图案131可以包括半导体材料。例如，第三半导体图案131可以包括氧化物半导体，例如IGZO。第三半导体图案131可以包括与第二半导体图案121相同的材料。第三半导体图案131可以与第二半导体图案121设置在同一层上。例如，第三半导体图案131可以与第二半导体图案121同时形成。第三半导体图案131可以具有与第二半导体图案121相同的结构。例如，第三半导体图案131可以包括在源区与漏区之间的沟道区。
第三栅极132可以包括导电材料。例如，第三栅极132可以包括金属，例如铝(Al)、铬(Cr)、铜(Cu)、钼(Mo)、钛(Ti)、钨(W)以及上述任一种的合金。第三栅极132可以包括与第二栅极122相同的材料。第三栅极132可以与第二栅极122设置在同一层上。例如，第三栅极132可以与第二栅极122同时形成。
第三栅极132可以设置在第三半导体图案131上。例如，第三栅极132可以与第三半导体图案131的沟道区重叠。第三栅极132可以与第三半导体图案131绝缘。例如，第三半导体图案131的沟道区可以具有与施加到第三栅极132的电压对应的电导率。
第三源极133和第三漏极134可以包括导电材料。例如，第三源极133和第三漏极134中的每一个可以包括金属，例如铝(Al)、铬(Cr)、铜(Cu)、钼(Mo)、钛(Ti)、钨(W)以及上述任一种的合金。第三漏极134可以包括与第三源极133相同的材料。例如，第三漏极134可以与第三源极133同时形成。第三漏极134可以包括与第二漏极124相同的材料。例如，第三源极133和第三漏极134可以与第二源极123和第二漏极124同时形成。
第三源极133可以与第三半导体图案131的源区电连接。第三漏极134可以与第三半导体图案131的漏区电连接。例如，第三漏极134可以与第三源极13间隔开。
每个像素区域PA的薄膜晶体管T1、T2和T3可以设置在对应像素区域PA的器件基板101与发光器件150之间。例如，可以在器件基板101上设置绝缘层111、112、113、114和115中的至少一个，以防止每个像素区域PA的薄膜晶体管T1、T2和T3与发光器件150之间不必要的连接。例如，器件缓冲层111、栅极绝缘层112、器件钝化层113、外涂层114和堤部绝缘层115可以设置在器件基板101上。
器件缓冲层111可以包括绝缘材料。例如，器件缓冲层111可以包括无机绝缘材料，例如氧化硅(SiO)和氮化硅(SiN)。器件缓冲层111可以包括多层结构。例如，器件缓冲层111可以具有由氮化硅(SiN)制成的层和由氧化硅(SiO)制成的层的层叠结构。
器件缓冲层111可以设置在器件基板101与每个像素区域PA的薄膜晶体管T1、T2和T3之间。器件缓冲层111可以防止在形成薄膜晶体管T1、T2和T3的工艺中由于器件基板101造成的污染。例如，器件基板101的朝向每个像素区域PA的薄膜晶体管T1、T2和T3的整个表面可以被器件缓冲层111覆盖。
栅极绝缘层112可以包括绝缘材料。例如，栅极绝缘层112可以包括无机绝缘材料，例如氧化硅(SiO)和氮化硅(SiN)。栅极绝缘层112可以包括具有高介电常数(K)的材料。例如，栅极绝缘层112可以包括高K材料，例如氧化铪(HfO)。栅极绝缘层112可以具有多层结构。
栅极绝缘层112可以设置在器件缓冲层111上。栅极绝缘层112可以在半导体图案121和131与各个薄膜晶体管T1、T2和T3的栅极122和132之间延伸。例如，栅极绝缘层112可以覆盖每个像素区域PA的第一半导体图案、第二半导体图案121和第三半导体图案131。每个像素区域PA的第一栅极、第二栅极122和第三栅极132可以设置在栅极绝缘层112上。例如，各个薄膜晶体管T1、T2和T3的栅极122和132可以通过栅极绝缘层112与对应的薄膜晶体管T1、T2和T3的半导体图案121和131绝缘。
各个薄膜晶体管T1、T2和T3的源极123和133以及漏极124和134可以设置在栅极绝缘层112上。例如，栅极绝缘层112可以包括部分地暴露各个半导体图案121和131的源区的源极接触孔，以及部分地暴露各个半导体图案121和131的漏区的漏极接触孔。各个薄膜晶体管T1、T2和T3的源极123和133可以通过源极接触孔中的一个源极接触孔与对应的半导体图案121和131的源区连接，并且各个薄膜晶体管T1、T2和T3的漏极124和134可以通过漏极接触孔中的一个漏极接触孔与对应的半导体图案121和131的漏区连接。
器件钝化层113可以包括绝缘材料。例如，器件钝化层113可以包括无机绝缘材料，例如氧化硅(SiO)和氮化硅(SiN)。
器件钝化层113可以设置在栅极绝缘层112上。器件钝化层113可以防止各个薄膜晶体管T1、T2和T3由于外部冲击和水分而损坏。例如，各个薄膜晶体管T1、T2和T3的栅极122和132、源极123和133以及漏极124和134可以被器件钝化层113覆盖。器件钝化层113可以沿着各个薄膜晶体管T1、T2和T3的与器件基板101相对的表面延伸。例如，覆盖每个像素区域PA的薄膜晶体管T1、T2和T3的器件钝化层113可以与覆盖相邻像素区域PA的薄膜晶体管T1、T2和T3的器件钝化层113直接接触。
器件钝化层113可以在各个薄膜晶体管T1、T2和T3的外侧与栅极绝缘层112直接接触。例如，各个薄膜晶体管T1、T2和T3的源极123和133以及漏极124和134可以与对应的薄膜晶体管T1、T2和T3的栅极122和132设置在同一层上。各个薄膜晶体管T1、T2和T3的源极123和133以及漏极124和134可以与对应的薄膜晶体管T1、T2和T3的栅极122和132同时形成。各个薄膜晶体管T1、T2和T3的源极123和133以及漏极124和134可以包括与对应的薄膜晶体管T1、T2和T3的栅极122和132相同的材料。因此，在根据本公开的示例实施例的显示装置中，可以简化在每个像素区域PA中形成薄膜晶体管T1、T2和T3的工艺。
外涂层114可以包括绝缘材料。外涂层114可以包括与器件钝化层113不同的材料。例如，外涂层114可以包括有机绝缘材料。
外涂层114可以设置在器件钝化层113上。外涂层114可以去除由于每个像素区域PA的薄膜晶体管T1、T2和T3引起的厚度差异。例如，外涂层114的与器件基板101相对的上表面可以是平坦表面。发光器件150的第一电极151、发光层152和第二电极153可以依次层叠在外涂层114的上表面上。因此，在根据本公开的示例实施例的显示装置中，可以防止根据通过器件基板101发射到外部的光的产生位置的相位偏差和亮度偏差。
堤部绝缘层115可以包括绝缘材料。例如，堤部绝缘层115可以包括有机绝缘材料。堤部绝缘层115可以包括与外涂层114不同的材料。
堤部绝缘层115可以设置在外涂层114上。每个发光器件150的第一电极151可以通过堤部绝缘层115与相邻的发光器件150的第一电极151绝缘。例如，堤部绝缘层115可以覆盖每个像素区域PA中的第一电极151的边缘。因此，在根据本公开的示例实施例的显示装置中，每个像素区域PA的发光器件150可以由堤部绝缘层115独立控制。每个发光器件150的发光层152和第二电极153可以层叠在对应的第一电极151的被堤部绝缘层115暴露的部分上。例如，堤部绝缘层115可以在每个像素区域PA中限定发光区域EA。
由堤部绝缘层115限定的每个像素区域PA的发光区域EA可以不与对应的像素区域PA的像素驱动电路DC重叠。例如，每个像素区域PA的薄膜晶体管T1、T2和T3可以设置在对应的像素区域PA的发射区域EA外侧。因此，在根据本公开的示例实施例的显示装置中，从每个像素区域PA的发光器件150发出的光可以不被对应的像素区域PA的薄膜晶体管T1、T2和T3阻挡。
每个发光器件150的发光层152可以与相邻的发光器件150的发光层152连接。例如，每个发光器件150的发光层152可以在堤部绝缘层115上延伸。从每个像素区域PA的发光器件150发出的光可以与从相邻像素区域PA的发光器件150发出的光显示相同的颜色。例如，每个像素区域PA的发光层152可以产生白光。
每个像素区域PA可以实现与相邻像素区域PA不同的颜色。例如，每个像素区域PA可以包括与对应的像素区域PA的发光区域EA重叠的滤色器160。滤色器160可以利用穿过对应的滤色器160的光来实现特定颜色。例如，每个像素区域PA的滤色器160可以设置在从对应的像素区域PA中的发光器件150发射的光的路径上。每个像素区域PA的滤色器160可以设置在器件基板101与对应的像素区域PA的发光器件150之间。例如，每个像素区域PA的滤色器160可以设置在器件钝化层113与外涂层114之间。可以通过外涂层114去除由于每个像素区域PA的滤色器160引起的厚度差异。
施加到每个发光器件150的第二电极153的电压可以与施加到相邻发光器件150的第二电极153的电压相同。例如，每个发光器件150的第二电极153可以与相邻发光器件150的第二电极153电连接。每个发光器件150的第二电极153可以包括与相邻发光器件150的第二电极153相同的材料。例如，每个发光器件150的第二电极153可以与相邻的发光器件150的第二电极153同时形成。因此，在根据本公开的示例实施例的显示装置中，可以简化形成每个发光器件150的第二电极153的工艺。
在一个或多个示例中，发光器件150的第二电极153可以连接到用于与电压电源(例如，图2中所示的地)接合的节点或线。
光阻挡图案140可以设置在器件基板101与各个薄膜晶体管T1、T2和T3之间。例如，光阻挡图案140可以设置在器件基板101与器件缓冲层111之间。光阻挡图案140可以包括能够吸收或反射光的材料。光阻挡图案140可以包括导电材料。例如，光阻挡图案140可以包括金属，例如铝(Al)、铬(Cr)、铜(Cu)、钼(Mo)、钛(Ti)、钨(W)以及上述任一种的合金。
在各个薄膜晶体管T1、T2和T3的半导体图案121和131的方向上传播的外部光可以被光阻挡图案140阻挡。例如，光阻挡图案140可以包括与各个半导体图案121和131的沟道区重叠的部分。各个薄膜晶体管T1、T2和T3的栅极122和132可以与光阻挡图案140的一部分重叠。因此，在根据本公开的示例实施例的显示装置中，可以防止由于外部光引起的各个薄膜晶体管T1、T2和T3的特性变化。
每个像素驱动电路DC的第一薄膜晶体管T1可以将数据信号传输到对应的像素驱动电路DC的第二薄膜晶体管T2。例如，每个像素驱动电路DC的第一栅极可以与栅极线GL中的一条栅极线GL电连接，每个像素驱动电路DC的第一源极可以与数据线DL中的一条数据线DL电连接。每个像素驱动电路DC的第二薄膜晶体管T2可以产生与数据信号对应的驱动电流。例如，每个像素驱动电路DC的第二栅极122可以与对应的像素驱动电路DC的第一漏极电连接，并且每个像素驱动电路DC的第二源极123可以与电源电压供应线PL中的一条电源电压供应线PL电连接。由每个像素区域PA的第二薄膜晶体管T2产生的驱动电流可以提供给对应的像素区域PA的发光器件150。例如，每个像素区域PA的第一电极151可以与对应的像素区域PA的第二漏极124电连接。
数据线DL可以与栅极线GL交叉。数据线DL可以设置在与栅极线GL不同的层上。例如，数据线DL可以设置在器件基板101与器件缓冲层111之间。数据线DL可以包括与光阻挡图案140相同的材料。例如，数据线DL可以与光阻挡图案140同时形成。器件缓冲层111和栅极绝缘层112可以包括暴露每条数据线DL的一部分的数据接触孔。每个像素区域PA的第一源极可以通过数据接触孔中的一个数据接触孔与对应的数据线DL连接。
电源电压供应线PL可以平行于数据线DL延伸。例如，电源电压供应线PL可以与栅极线GL交叉。电源电压供应线PL可以与数据线DL设置在同一层上。例如，电源电压供应线PL可以设置在器件基板101与器件缓冲层111之间。电源电压供应线PL可以包括与数据线DL相同的材料。例如，电源电压供应线PL可以与数据线DL同时形成。器件缓冲层111和栅极绝缘层112可以包括暴露每条电源电压供应线PL的一部分的电源接触孔。每个像素区域PA的第二源极123可以通过电源接触孔中的一个电源接触孔与相应的电源电压供应线PL连接。
每个像素驱动电路DC的存储电容器Cst可以在一帧中保持施加到对应像素驱动电路DC的第二栅极122的信号。例如，每个像素驱动电路DC的存储电容器Cst可以电连接在对应的像素驱动电路DC的第二栅极122和第二漏极124之间。每个像素驱动电路DC的存储电容器Cst可以具有至少两个电容器电极171和172的堆叠结构。例如，每个像素驱动电路DC的存储电容器Cst可以具有第一电容器电极171和第二电容器电极172的堆叠结构。每个像素驱动电路DC的第二电容器电极172可以设置在对应的像素驱动电路DC的第一电容器电极171上。每个像素驱动电路DC的第二电容器电极172可以与对应的像素驱动电路DC的第一电容器电极171绝缘。可以使用设置在器件基板101与外涂层114之间的导电层形成每个像素驱动电路DC的存储电容器Cst。例如，每个像素驱动电路DC的第一电容器电极171可以设置在器件基板101与器件缓冲层111之间，每个像素驱动电路DC的第二电容器电极172可以设置在器件缓冲层111与栅极绝缘层112之间。
每个像素驱动电路DC的第一电容器电极171可以包括与光阻挡图案140相同的材料。例如，每个像素驱动电路DC的第一电容器电极171可以包括金属，例如铝(Al)、铬(Cr)、铜(Cu)、钼(Mo)、钛(Ti)、钨(W)以及上述任一种的合金。每个像素驱动电路DC的第一电容器电极171可以与光阻挡图案140同时形成。例如，每个像素驱动电路DC的第一电容器电极171可以与设置在对应的像素区域PA中的光阻挡图案140直接接触。
每个像素驱动电路DC的第一电容器电极171可以与对应的像素驱动电路DC的第二漏极124电连接。例如，每个像素驱动电路DC的第一电容器电极171可以通过设置在对应的像素区域PA中的光阻挡图案140和第二半导体图案121的漏区与对应的像素驱动电路DC的第二漏极124连接。每个像素区域PA中的第二半导体图案121的漏区可以与对应的像素区域PA中的光阻挡图案140电连接。例如，器件缓冲层111可以包括在每个像素区域PA中的光阻挡图案140与第二半导体图案121的漏区之间的存储接触孔。每个像素区域PA中的第二半导体图案121的漏区可以通过存储接触孔中的一个存储接触孔与对应的像素区域PA中的光阻挡图案140连接。
每个像素驱动电路DC的第二电容器电极172可以包括与对应的像素驱动电路DC的半导体图案121和131相同的材料。例如，每个像素驱动电路DC的第二电容器电极172可以包括氧化物半导体，例如IGZO。每个像素驱动电路DC的第二电容器电极172可以与对应的像素驱动电路DC的半导体图案121和131同时形成。每个像素驱动电路DC的第二电容器电极172可以具有低于设置在对应的像素驱动电路DC中的各个半导体图案121和131的沟道区的电阻。例如，每个像素驱动电路DC的第二电容器电极172可以包括氧化物半导体的导电区域。
每个像素驱动电路DC的第三薄膜晶体管T3可以根据栅极信号复位对应的像素驱动电路DC的存储电容器Cst。例如，每个像素驱动电路DC的第三栅极132可以与栅极线GL中的一条栅极线GL电连接，每个像素驱动电路DC的第三源极133可以与基准电压供应线RL中的一条基准电压供应线RL电连接，并且每个像素驱动电路DC的第三漏极134可以与对应的像素驱动电路DC的存储电容器Cst电连接。每个像素驱动电路DC的第三栅极132可以连接到一条栅极线GL，并且对应的像素驱动电路DC的第一栅极可以连接到同一条栅极线GL。换言之，对于每个像素驱动电路DC，对应的第三栅极132和对应的第一栅极可以连接到同一条对应的栅极线GL。例如，每个像素驱动电路的第一薄膜晶体管T1和第三薄膜晶体管T3可以同时导通/截止。
基准电压供应线RL可以平行于电源电压供应线PL延伸。例如，基准电压供应线RL可以与栅极线GL交叉。基准电压供应线RL可以与电源电压供应线PL设置在同一层上。例如，基准电压供应线RL可以设置在器件基板101与器件缓冲层111之间。基准电压供应线RL可以包括与电源电压供应线PL相同的材料。例如，基准电压供应线RL可以与电源电压供应线PL同时形成。器件缓冲层111和栅极绝缘层112可以包括暴露每条基准电压供应线RL的一部分的基准接触孔。每个像素区域PA的第三源极133可以通过基准接触孔中的一个基准接触孔与对应的基准电压供应线RL连接。
显示面板100可以包括设置有像素区域PA的显示区域AA和设置在显示区域AA外侧的边框区域BZ。例如，边框区域BZ可以围绕显示区域AA。信号布线DL、GL、PL和RL可以设置在边框区域BZ中以传输用于控制每个像素区域PA的发光器件150的各种信号。例如，与每个像素区域PA的像素驱动电路DC电连接的数据线DL、栅极线GL、电源电压供应线PL和基准电压供应线RL可以在器件基板101的边框区域BZ上延伸。显示面板100的器件基板101可以设置在显示区域AA和边框区域BZ中(或者可以在显示区域AA和边框区域BZ中延伸，或者可以在整个的显示区域AA和边框区域BZ中延伸)。
图4是图1中R区域的放大图的示例。图5是沿图4的I-I’截取的图的示例。图6是沿图4的II-II’截取的图的示例。
参照图1至图6，在根据本公开的示例实施例的显示装置中，绝缘层111、112、113、114和115中的至少一个可以设置在器件基板101的边框区域BZ上。例如，器件缓冲层111、栅极绝缘层112、器件钝化层113、外涂层114和堤部绝缘层115可以在器件基板101的边框区域BZ上延伸。器件缓冲层111、栅极绝缘层112、器件钝化层113、外涂层114和堤部绝缘层115可以在器件基板101的边框区域BZ上依次层叠。
每条数据线DL的端部可以设置在器件基板101的边框区域BZ上。例如，可以在边框区域BZ中设置分离槽cg，用于将每条数据线DL与相邻的数据线DL分离。分离槽cg可以被在数据线DL上层叠的绝缘层112、113、114和115填充。例如，形成数据线DL的工序可以包括：形成导线使得两条相邻的线在边框区域BZ中彼此连接的步骤；测试导线状态的步骤；通过在边框区域BZ上形成分离槽cg以切割每条导线的一部分来形成数据线DL的步骤；以及用通过后续工序形成的器件缓冲层111填充分离槽cg的步骤。因此，在根据本公开的示例实施例的显示装置中，可以显著降低数据线DL的缺陷率。
至少一个电源电压短路棒SB可以设置在器件基板101的边框区域BZ上。电源电压短路棒SB可以连接在电源电压供应线PL之间。因此，在根据本公开的示例实施例的显示装置中，可以恒定地保持通过电源电压供应线PL施加的电源电压。电源电压短路棒SB可以与电源电压供应线PL交叉。例如，电源电压供应线PL可以在第一方向上延伸，电源电压短路棒SB可以在垂直于第一方向的第二方向上延伸。
电源电压短路棒SB可以包括导电材料。电源电压短路棒SB可以包括具有低电阻的材料。例如，电源电压短路棒SB可以包括金属，例如铝(Al)、铬(Cr)、铜(Cu)、钼(Mo)、钛(Ti)、钨(W)以及上述任一种的合金。电源电压短路棒SB可以设置在与电源电压供应线PL不同的层上。例如，电源电压短路棒SB可以设置在栅极绝缘层112与器件钝化层113之间。电源电压短路棒SB可以包括与电源电压供应线PL不同的材料。电源电压短路棒SB可以包括与每个像素驱动电路DC的栅极122和132相同的材料。例如，电源电压短路棒SB可以与每个像素驱动电路DC的栅极122和132同时形成。
器件缓冲层111和栅极绝缘层112可以包括在边框区域BZ中暴露每条电源电压供应线PL的一部分的电源连接孔。电源电压短路棒SB可以通过电源连接孔与每条电源电压供应线PL连接。
水分阻挡孔170h可以设置在器件基板101的边框区域BZ上。水分阻挡孔170h可以穿透由有机绝缘材料制成的绝缘层114和115。例如，水分阻挡孔170h可以穿透边框区域BZ的外涂层114和堤部绝缘层115。水分阻挡孔170h中的每一个可以朝向器件基板101穿透与外涂层114的下表面接触的器件钝化层113。就这一点而言，在示例中，可以蚀刻外涂层114和堤部绝缘层115，使得水分阻挡孔170h可以穿透外涂层114和堤部绝缘层115。此外，可以蚀刻器件钝化层113，使得水分阻挡孔170h可以穿透器件钝化层113。因此，在根据本公开的示例实施例的显示装置中，可以完全去除设置在边框区域BZ中的外涂层114的一部分和堤部绝缘层115的一部分，以形成水分阻挡孔170h。例如，水分阻挡孔170h中的每一个可以包括完全穿透外涂层114的下阻挡孔171h和完全穿透堤部绝缘层115的上阻挡孔172h。
每个发光器件150的第二电极153可以与边框区域BZ中的电源单元500电连接。例如，每个发光器件150的发光层152和第二电极153可以延伸超出显示区域AA。发光层152和第二电极153可以在边框区域BZ的堤部绝缘层115上依次层叠。
第二电极153可以在水分阻挡孔170h的侧壁170hs上延伸(或者可以覆盖水分阻挡孔170h的侧壁170hs)。例如，每个水分阻挡孔170h的侧壁170hs可以被第二电极153完全覆盖。每个水分阻挡孔170h的侧壁170hs可以包括上侧壁172hs和下侧壁171hs。此外，第二电极153可以延伸到水分阻挡孔170h的底表面170hb(或者，可以覆盖水分阻挡孔170h的底表面170hb、可以完全覆盖水分阻挡孔170h的底表面170hb，或者可以与水分阻挡孔170h的底表面170hb直接接触)。第二电极153可以与每个水分阻挡孔170h中的栅极绝缘层112直接接触。因此，在根据本公开的示例实施例的显示装置中，渗透通过边框区域BZ的外涂层114和堤部绝缘层115的外部水分可以被水分阻挡孔170h和第二电极153阻挡或延迟。
边框区域BZ的发光层152可以仅设置在堤部绝缘层115上。例如，每个水分阻挡孔170h的侧壁170hs可以与第二电极153直接接触(或被第二电极153覆盖)。因此，在根据本公开的示例实施例的显示装置中，可以有效地阻挡或延迟由于由有机材料制成的层引起的外部水分的渗透。
水分阻挡孔170h可以设置在信号布线DL、GL、PL和RL之间。例如，每个水分阻挡孔170h可以在与信号布线DL、GL、PL和RL相同的方向上延伸。水分阻挡孔170h可以设置在显示区域AA与电源电压短路棒SB之间。例如，电源电压短路棒SB可以不与水分阻挡孔170h重叠。因此，在根据本公开的示例实施例的显示装置中，可以防止由于水分阻挡孔170h而引起的信号布线DL、GL、PL和RL与电源电压短路棒SB之间的短路。
感测线SL可以设置在器件基板101的边框区域BZ上。感测线SL可以检测信号布线DL、GL、PL和RL的短路。例如，可以通过感测线SL检测由于外部应力而在器件基板101的至少一部分和/或设置在器件基板101上的绝缘层111、112、113、114和115中产生的裂纹引起的短路。
感测线SL可以设置在信号布线DL、GL、PL和RL之间。例如，每条感测线SL可以设置在由分离槽cg分离的数据线DL之间。感测线SL可以在与相邻的信号布线DL、GL、PL和RL相同的方向上延伸。例如，感测线SL可以平行于数据线DL延伸。水分阻挡孔170h可以设置在感测线SL外侧。例如，水分阻挡孔170h可以设置在感测线SL与信号布线DL、GL、PL和RL之间。水分阻挡孔170h可以与分离槽cg间隔开。因此，根据本公开的示例实施例的显示装置可以在不影响使用感测线SL的短路检测的情况下阻挡或延迟外部水分的渗透。
感测线SL可以包括导电材料。感测线SL可以包括具有低电阻的材料。例如，感测线SL可以包括金属，例如铝(Al)、铬(Cr)、铜(Cu)、钼(Mo)、钛(Ti)、钨(W)以及上述任一种的合金。每条感测线SL可以电连接到与每个像素区域PA电连接的信号布线DL、GL、PL和RL之一。与感测线SL电连接的信号布线DL、GL、PL和RL可以向每个像素区域PA提供恒定电压的信号。例如，感测线SL可以与基准电压供应线RL电连接。因此，根据本公开的示例实施例的显示装置可以使用感测线SL检测信号布线DL、GL、PL和RL的短路，而不改变信号布线DL、GL、PL和RL的密度。
感测线SL可以设置在与基准电压供应线RL不同的层上。例如，感测线SL可以设置在栅极绝缘层112与器件钝化层113之间。器件缓冲层111和栅极绝缘层112可以包括部分地暴露每条基准电压供应线RL的端部的接触孔。每条感测线SL可以通过检测接触孔中的一个接触孔与对应的基准电压供应线RL直接接触。感测线SL可以包括与每个像素驱动电路DC的栅极122和132相同的材料。例如，感测线SL可以与每个像素驱动电路DC的栅极122和132同时形成。
封装基板190可以设置在每个发光器件150的第二电极153上。封装基板190可以防止发光器件150由于外部冲击和水分而损坏。例如，封装基板190可以包括具有特定硬度的材料。例如，封装基板190可以包括具有相对高热导率的材料。例如，封装基板190可以包括金属，例如铝(Al)、镍(Ni)、铁(Fe)以及上述任一种的合金。因此，在根据本公开的示例实施例的显示装置中，由每个像素区域PA的像素驱动电路DC和发光器件150产生的热量可以通过封装基板190消散。因此，在根据本公开的示例实施例的显示装置中，可以使发光层152的劣化最小化。
封装基板190可以附接在形成有发光器件150的器件基板101上。例如，封装元件180可以设置在发光器件150与封装基板190之间的空间中。封装元件180可以包括粘合材料。封装元件180可以包括绝缘材料。例如，封装元件180可以包括基于烯烃的材料。封装元件180可具有相对低的水蒸气透过率(WVTR)。因此，在根据本公开的实施例的显示装置中，可以防止外部水分渗透通过封装元件180。
封装元件180和封装基板190可以在器件基板101的边框区域BZ上延伸。例如，可以用封装元件180填充水分阻挡孔170h。因此，在根据本公开的实施例的显示装置中，可以通过水分阻挡孔170h、第二电极153和封装元件180阻挡或延迟外部水分渗透通过边框区域BZ的外涂层114和堤部绝缘层115。
因此，根据本公开的示例实施例的显示装置可以包括在器件基板101的显示区域AA上的发光器件150、在器件基板101与发光器件150之间的信号布线DL、GL、PL和RL以及在信号布线DL、GL、PL和RL之间绝缘的绝缘层111、112、113、114和115，其中，信号布线DL、GL、PL和RL、绝缘层111、112、113、114和115以及每个发光器件150的第二电极153可以在器件基板101的边框区域BZ上延伸，并且其中，边框区域BZ的绝缘层111、112、113、114和115中的包括有机绝缘材料的外涂层114和堤部绝缘层115的侧壁可以被第二电极153覆盖。因此，在根据本公开的示例实施例的显示装置中，可以阻挡或延迟外部水分渗透通过由有机绝缘材料制成的绝缘层。因此，在根据本公开的示例实施例的显示装置中，可以最小化由于外部水分的渗透导致的发光层152的劣化和提供给用户的图像的质量变差。
根据本公开的实施例的示例显示装置假设了数据驱动器200、栅极驱动器300、时序控制器400和电源单元500设置在显示面板100的外部。然而，在根据本公开的另一示例实施例的显示装置中，数据驱动器200、栅极驱动器300、时序控制器400和电源单元500中的至少一个可以设置在显示面板100的边框区域BZ上。例如，根据本公开的另一示例实施例的显示装置可以是栅极驱动器300可以形成在显示面板100的边框区域BZ中的面板内栅极(GIP)型显示装置。
在根据本公开的另一示例实施例的显示装置中，封装元件180可以包括水分吸收粒子。因此，在根据本公开的另一实施例的显示装置中，可以将渗透通过边框区域BZ的外涂层114和堤部绝缘层115的外部水分收集在封装元件180中。因此，在根据本公开的另一示例实施例的显示装置，可以有效地阻挡或延迟外部水分的渗透。
根据本公开的示例实施例的显示装置假设了边框区域BZ的栅极绝缘层112可以被水分阻挡孔170h部分地暴露。然而，在根据本公开的另一实施例的示例显示装置中，如图7所示，水分阻挡孔170h可以穿透边框区域BZ的器件缓冲层111、栅极绝缘层112、器件钝化层113、外涂层114和堤部绝缘层115。例如，在根据本公开的另一示例实施例的显示装置中，器件基板101的边框区域BZ可以被水分阻挡孔170h部分地暴露。因此，在根据本公开的另一示例实施例的显示装置中，外部水分的渗透可以被水分阻挡孔170h有效地阻挡或延迟。
根据本公开的示例实施例的显示装置假设了在与信号布线DL、GL、PL和RL同一方向上延伸的水分阻挡孔170h设置在器件基板101的边框区域BZ上。然而，根据本公开的另一示例实施例的显示装置可以使用各种开口阻挡或延迟外部水分渗透通过边框区域BZ的外涂层114和堤部绝缘层115。例如，在根据本公开的示例实施例的显示装置中，穿透边框区域BZ的器件钝化层113、外涂层114和堤部绝缘层115的水分阻挡沟槽170t可以设置在电源电压短路棒SB外侧，其中，水分阻挡沟槽170t可以平行于电源电压短路棒SB延伸，并且其中，如图8和9所示，水分阻挡沟槽170t的朝向显示区域AA的内侧壁170tis可以被每个发光器件150的第二电极153覆盖。即，在根据本公开的另一示例实施例的显示装置中，包括完全穿透外涂层114的下沟槽171t和完全穿透堤部绝缘层115的上沟槽172t的水分阻挡沟槽170t可以沿着显示区域AA的边缘延伸。例如，边框区域BZ中的外涂层114和堤部绝缘层115可以通过水分阻挡沟槽170t与显示区域AA中的外涂层114和堤部绝缘层115完全分开。因此，在根据本公开的另一示例实施例的显示装置中，渗透通过边框区域BZ中的外涂层114和堤部绝缘层115的外部水分可以被水分阻挡沟槽170t和第二电极153阻挡。因此，在根据本公开的另一示例实施例的显示装置中，可以最小化由于外部水分的渗透导致的发光层152的劣化。就这一点而言，水分阻挡沟槽170t的内侧壁170tis可以包括上内侧壁172tis和下内侧壁171tis。
第二电极153可以在水分阻挡沟槽170t的与显示区域AA相对的外侧壁170tos上延伸(或者，可以覆盖该外侧壁170tos或与该外侧壁170tos直接接触)。例如，第二电极153可以沿着水分阻挡沟槽170t的表面延伸。因此，在根据本公开的另一示例实施例的显示装置中，可以最小化由于外部水分引起的图像质量的劣化。在一个或多个示例中，水分阻挡沟槽170t的外侧壁170tos可以包括上外侧壁172tos和下外侧壁171tos。就这一点而言，第二电极153可以在水分阻挡沟槽170t的底表面170tb上延伸(或者，可以覆盖该底表面170tb或者可以与该底表面170tb直接接触)，以使外部水分的渗透最少。
在根据本公开的另一示例实施例的显示装置中，水分阻挡沟槽170t的内侧壁和外侧壁可以具有各种形状。例如，在根据本公开的另一示例实施例的显示装置中，如图10和图11所示，水分阻挡沟槽170t的内侧壁和外侧壁中的每一个的平面形状可以是凹凸形状。因此，在根据本公开的另一示例实施例的显示装置中，可以有效地阻挡或延迟外部水分的渗透。
在根据本公开的另一示例实施例的显示装置中，水分阻挡沟槽170t的内侧壁和外侧壁中的每一个可以具有台阶形状。例如，水分阻挡沟槽170t的内侧壁和外侧壁中的每一个可以包括台阶部114f。台阶部114f可以形成在边框区域BZ的外涂层114处。可以通过半色调掩模形成台阶部114f。例如，在根据本公开的另一示例实施例的显示装置中，形成水分阻挡沟槽170t的方法可以包括：放置包括与水分阻挡沟槽170t的底表面对应的透明区域的半色调掩模和与外涂层114上的台阶部114f对应的半色调区域的步骤；使用半色调掩模暴露边框区域BZ的外涂层114的步骤；通过去除外涂层114的暴露的部分来形成台阶部114f的步骤；以及在外涂层114上形成包括暴露台阶部114f的开口的堤部绝缘层115的步骤。因此，在根据本公开的另一示例实施例的显示装置中，第二电极153在水分阻挡沟槽170t的内侧壁和/或外侧壁上可以不断开连接。即，在根据本公开的另一示例实施例的显示装置中，可以防止第二电极153由于水分阻挡沟槽170t而断开连接。因此，在根据本公开的另一示例实施例的显示装置中，外涂层114和堤部绝缘层115可以形成为足够的厚度，并且水分阻挡沟槽170t的内侧壁和外侧壁可以被第二电极153完全覆盖。
如图12所示，根据本公开的另一示例实施例的显示装置可以包括在信号布线DL、PL和RL与感测线SL之间的水分阻挡孔170h，以及设置在电源电压短路棒SB外侧的水分阻挡沟槽170t。因此，在根据本公开的另一示例实施例的显示装置中，可以显著减小发光层152由于外部水分导致的劣化。
如图13和图14所示，根据本公开的另一示例实施例的显示装置可以包括在每个下阻挡孔171h的下侧壁171hs上的第一阻挡图案175a和在每个下沟槽171t的下内侧壁171tis和下外侧壁171tos上的第二阻挡图案175b。第一阻挡图案175a和第二阻挡图案175b可以包括能够阻挡或延迟水分的材料。第一阻挡图案175a和第二阻挡图案175b可以使用在外涂层114和第二电极153之间形成层的工序形成。例如，第一阻挡图案175a和第二阻挡图案175b可以与每个发光器件的第一电极151同时形成。第一阻挡图案175a和第二阻挡图案175b可以包括与每个发光器件的第一电极相同的材料。在一个或多个方面中，第一阻挡图案175a和第二阻挡图案175b可以是水分阻挡图案的示例。
第一阻挡图案175a和第二阻挡图案175b可以彼此间隔开(或分隔开)。例如，每个第一阻挡图案175a的端部和每个第二阻挡图案175b的端部可以设置在边框区域BZ的外涂层114与堤部绝缘层115之间。第二电极153可以与每个上阻挡孔172h的侧壁172hs和每个上沟槽172t的侧壁172ts直接接触(或者可以覆盖每个上阻挡孔172h的侧壁172hs和每个上沟槽172t的侧壁172ts)。第二电极153可以分别与下阻挡孔171h和下沟槽171t中的第一阻挡图案175a和第二阻挡图案175b直接接触(或者可以覆盖第一阻挡图案175a和第二阻挡图案175b)。因此，在根据本公开的另一示例实施例的显示装置中，可以有效地阻挡或延迟外部水分的渗透。
在根据本公开的另一示例实施例的显示装置中，第一阻挡图案175a(参照图14A)和第二电极153(参照图6)中的一个可以层叠在穿透外涂层114的每个下阻挡孔171h的下侧壁171hs上(或者可以覆盖下侧壁171hs)，并且第二阻挡图案175b(参照图14B)和第二电极153(参照图9)中的一个可以层叠在穿透外涂层114的下沟槽171t的下内侧壁171tis和下外侧壁171tos上(或者可以覆盖穿透外涂层114的下内侧壁171tis和下外侧壁171tos)。因此，在根据本公开的另一示例实施例的显示装置中，例如，如图14A和图14B所示，可以在没有下阻挡孔171h和下沟槽171t上的第二电极153的情况下阻挡或延迟外部水分。例如，在根据本公开的另一示例实施例的显示装置中，即使当第二电极153在下阻挡孔171h和/或下沟槽171t中部分地断开连接(或者没有覆盖下阻挡孔171h和/或下沟槽171t，或者没有设置在下阻挡孔171h和/或下沟槽171t中)时，外部水分也可以被阻挡或延迟。
在根据本公开的另一示例实施例的显示装置中，如图15和图16所示，每个水分阻挡孔170h的上阻挡孔172h可以设置在对应的水分阻挡孔170h的下阻挡孔171h中，并且每个水分阻挡沟槽170t的上沟槽172t可以设置在对应水分阻挡沟槽170t的下沟槽171t中。就这一点而言，每个水分阻挡孔170h的上阻挡孔172h可以延伸到相应水分阻挡孔170h的下阻挡孔171h的区域中，并且每个水分阻挡沟槽170t的上沟槽172t可以延伸到对应水分阻挡沟槽170t的下沟槽171t的区域中。例如，由下阻挡孔171h和下沟槽171t暴露的外涂层114的侧壁114s可以被堤部绝缘层115覆盖。在制造过程中，在形成(或沉积)外涂层114之后，可以蚀刻外涂层114以形成侧壁114s以产生下阻挡孔171h和下沟槽171t。随后，堤部绝缘层115可以形成(或沉积)在外涂层114上方，并且可以覆盖外涂层114的侧壁114s。之后，可以蚀刻堤部绝缘层114以形成侧壁115s，因此产生上阻挡孔172h和上沟槽172t。堤部绝缘层115可以具有低于外涂层114的水蒸气透过率(WVTR)。因此，在根据本公开的另一实施例的示例显示装置中，可以有效地改善发光层152由于外部水分引起的劣化。
根据本公开的另一示例实施例的显示装置可以包括具有多层结构的封装元件180。例如，在根据本公开的另一示例实施例的显示装置中，如图17至图19所示，第二电极153与封装基板190之间的封装元件180可以具有第一封装层181和第二封装层182的堆叠结构。第二封装层182可以设置在第一封装层181与封装基板190之间。例如，封装基板190可以与第二封装层182直接接触。水分吸收粒子182p可以设置在第二封装层182中。因此，在根据本公开的另一示例实施例的显示装置中，由于水分吸收粒子182p的膨胀而施加到发光器件150的应力可以通过第一封装层181来缓解。
器件基板101的边框区域BZ上的水分阻挡孔170h和水分阻挡沟槽170t可以被第一封装层181填充。因此，在根据本公开的另一示例实施例的显示装置中，可以通过水分吸收粒子182p收集渗透通过边框区域BZ的外涂层114和堤部绝缘层115的外部水分，并且可以通过第一封装层181防止由于水分吸收粒子182p的膨胀而导致的第二电极153的损坏。因此，在根据本公开的另一示例实施例的显示装置中，可以最小化由于外部水分的渗透而引起的各发光层152的劣化。
返回参考图2，本示例实施例中的发光器件150具有连接到第二薄膜晶体管T2和第三薄膜晶体管T3(例如，连接到薄膜晶体管T2、T3中的每一个的源极或漏极)的阳极以及连接到用于与例如低电压电源(例如，地)的电压电源接合的节点或线的阴极。例如，图2的发光器件150的阳极和阴极可以分别对应于图3的发光器件150的第一电极151和第二电极153。然而，应当注意，本技术方案不限于图2所示的电路配置。例如，图20示出了根据本公开的另一示例实施例的像素区域的一部分中的电路配置。在图20中，发光器件150可以设置在可以驱动发光器件150的薄膜晶体管T4上方。在该示例中，发光器件150的阳极可以连接到用于与电压电源(例如，高电压电源EVDD)接合的节点或线，并且该发光器件150的阴极可以连接到薄膜晶体管T4(例如，连接到薄膜晶体管T4的源极或漏极)。例如，图20的发光器件150的阳极和阴极可以分别对应于图3的发光器件150的第二电极153和第一电极151。图20仅示出了像素区域PA的一部分，并且像素区域PA可以包括其他部件。应注意，图2和图20是示例电路配置，并且本技术方案不限于这些配置。
结合本文提供的描述，根据本公开的实施例的显示装置可以包括在器件基板的显示区域和边框区域上的外涂层、在显示区域的外涂层上的发光器件、覆盖发光器件的第一电极的边缘的堤部绝缘层以及穿透边框区域的外涂层和堤部绝缘层的至少一个开口(例如，水分阻挡孔或水分阻挡沟槽)，其中，开口的侧壁可以被发光器件的第二电极覆盖。因此，在根据本公开的实施例的显示装置中，可以阻挡或延迟外部水分渗透通过外涂层和堤部绝缘层。由此，在根据本公开的实施例的显示装置中，可以最小化由于外部水分导致的图像质量变差。

Claims (21)

1.一种显示装置，包括：
显示区域和边框区域，其中，所述边框区域设置在所述显示区域外侧；
器件基板，所述器件基板设置在所述显示区域和所述边框区域中；
发光器件，所述发光器件设置在所述器件基板的所述显示区域上，所述发光器件包括依次层叠的第一电极、发光层以及第二电极；
外涂层，所述外涂层设置在所述器件基板与所述发光器件之间，所述外涂层在所述器件基板的所述边框区域上延伸；
堤部绝缘层，所述堤部绝缘层覆盖所述第一电极的边缘，所述堤部绝缘层在所述边框区域的所述外涂层上延伸；以及
水分阻挡孔，所述水分阻挡孔设置在所述器件基板的所述边框区域上，
其中，所述水分阻挡孔穿透所述外涂层和所述堤部绝缘层，并且所述发光器件的所述第二电极在所述水分阻挡孔的侧壁上延伸。
2.根据权利要求1所述的显示装置，其中，所述发光器件的所述第二电极包括金属。
3.根据权利要求1所述的显示装置，其中，所述第一电极比所述第二电极更靠近所述外涂层。
4.根据权利要求1所述的显示装置，其中，所述发光器件的所述第二电极在所述水分阻挡孔的底表面上延伸。
5.根据权利要求1所述的显示装置，还包括：
信号布线；以及
像素驱动电路，电连接到所述信号布线，
其中，所述信号布线在所述器件基板的所述边框区域上延伸，并且所述水分阻挡孔设置在所述信号布线之间。
6.根据权利要求5所述的显示装置，其中，所述水分阻挡孔与所述信号布线在同一方向上延伸。
7.根据权利要求1所述的显示装置，还包括：
水分阻挡图案，所述水分阻挡图案设置在所述水分阻挡孔的所述侧壁与所述发光器件的所述第二电极之间。
8.根据权利要求7所述的显示装置，其中，所述水分阻挡图案的端部在所述边框区域中设置在所述外涂层与所述堤部绝缘层之间。
9.根据权利要求7所述的显示装置，其中，所述水分阻挡图案包括与所述发光器件的所述第一电极相同的材料。
10.根据权利要求7所述的显示装置，其中，所述水分阻挡图案与所述发光器件的所述第一电极同时形成。
11.根据权利要求1所述的显示装置，还包括：
封装元件，所述封装元件覆盖所述发光器件，所述封装元件在所述器件基板的所述边框区域上延伸，
其中，所述水分阻挡孔被所述封装元件填充。
12.根据权利要求11所述的显示装置，其中，所述封装元件包括水分吸收粒子。
13.一种显示装置，包括：
器件基板；
外涂层，所述外涂层设置在所述器件基板的显示区域和边框区域上；
发光器件，所述发光器件设置在所述显示区域的所述外涂层上，所述发光器件包括依次层叠的第一电极、发光层以及第二电极；
堤部绝缘层，所述堤部绝缘层覆盖所述第一电极的边缘，所述堤部绝缘层在所述边框区域的所述外涂层上延伸；以及
水分阻挡沟槽，所述水分阻挡沟槽穿透所述边框区域中的所述外涂层和所述堤部绝缘层，
其中，所述水分阻挡沟槽沿着所述显示区域的边缘延伸，并且
其中，所述水分阻挡沟槽的朝向所述显示区域的内侧壁被所述发光器件的所述第二电极覆盖。
14.根据权利要求13所述的显示装置，其中，所述发光器件的所述第二电极在所述水分阻挡沟槽的与所述显示区域相对的外侧壁上延伸。
15.根据权利要求13所述的显示装置，其中，所述水分阻挡沟槽包括穿透所述外涂层的下沟槽和穿透所述堤部绝缘层的上沟槽，
其中，所述上沟槽设置在所述下沟槽中，并且
其中，所述下沟槽的侧壁被所述堤部绝缘层覆盖。
16.根据权利要求13所述的显示装置，其中，所述堤部绝缘层具有低于所述外涂层的水蒸气透过率。
17.根据权利要求13所述的显示装置，还包括：
信号布线；以及
像素驱动电路，所述像素驱动电路电连接到所述信号布线，其中，所述信号布线在所述器件基板的所述边框区域上延伸，并且所述水分阻挡沟槽设置在所述信号布线的外侧。
18.根据权利要求13所述的显示装置，还包括：
信号布线，在所述器件基板的所述边框区域上延伸；以及
水分阻挡孔，所述水分阻挡孔设置在所述信号布线之间，
其中，所述水分阻挡孔的侧壁被所述发光器件的所述第二电极覆盖。
19.根据权利要求13所述的显示装置，还包括：
器件钝化层，所述器件钝化层设置在所述器件基板与所述外涂层之间，
其中，所述器件钝化层包括与所述外涂层和所述堤部绝缘层不同的材料，并且所述水分阻挡沟槽穿透所述器件钝化层。
20.根据权利要求13所述的显示装置，其中，所述水分阻挡沟槽的所述内侧壁具有台阶形状。
21.根据权利要求13所述的显示装置，其中，在平面图中，所述水分阻挡沟槽的所述内侧壁具有凹凸形状。
CN202211568956.2A 2021-12-16 2022-12-07 具有发光器件的显示装置 Pending CN116267002A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0180747 2021-12-16
KR1020210180747A KR20230091546A (ko) 2021-12-16 2021-12-16 발광 소자를 포함하는 디스플레이 장치

Publications (1)

Publication Number Publication Date
CN116267002A true CN116267002A (zh) 2023-06-20

Family

ID=84367066

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211568956.2A Pending CN116267002A (zh) 2021-12-16 2022-12-07 具有发光器件的显示装置

Country Status (4)

Country Link
US (1) US20230197899A1 (zh)
EP (1) EP4199681A1 (zh)
KR (1) KR20230091546A (zh)
CN (1) CN116267002A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3240036B1 (en) * 2016-04-29 2024-05-01 LG Display Co., Ltd. Organic light-emitting display device and method of manufacturing the same
KR102482990B1 (ko) * 2017-12-27 2022-12-29 엘지디스플레이 주식회사 상부 발광형 유기발광 다이오드 표시장치
CN110071225A (zh) * 2019-04-08 2019-07-30 深圳市华星光电半导体显示技术有限公司 显示面板及制作方法
KR20210079615A (ko) * 2019-12-20 2021-06-30 엘지디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20210086306A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치 및 그 제조 방법

Also Published As

Publication number Publication date
EP4199681A1 (en) 2023-06-21
US20230197899A1 (en) 2023-06-22
KR20230091546A (ko) 2023-06-23

Similar Documents

Publication Publication Date Title
KR102248641B1 (ko) 유기전계 발광소자
US10361391B2 (en) Organic light emitting display device having a connecting clad electrode
US11301073B2 (en) Touch display apparatus having a light-emitting device and a touch structure
CN109560210B (zh) 具有辅助电极的显示装置
US11894506B2 (en) Display apparatus having a pad spaced away from an encapsulating element and a black matrix on the encapsulating element
US20240128423A1 (en) Display apparatus having a substrate hole
US20240113152A1 (en) Display apparatus having a substrate hole
TWI758790B (zh) 具有觸控電極之顯示裝置
CN113130579A (zh) 具有基板孔的显示设备及其形成方法
TWI835233B (zh) 具有氧化物半導體的顯示設備
CN107452765B (zh) 具有堤状物绝缘层的有机发光显示装置
US11171191B2 (en) Display apparatus having a light-emitting device on an over-coat layer, and method of forming the same
CN116267002A (zh) 具有发光器件的显示装置
US20230209919A1 (en) Display apparatus having a light-emitting device
TWI818309B (zh) 透明觸控顯示裝置
US20230217761A1 (en) Display apparatus having a storage capacitor
KR20230097420A (ko) 화소 구동 회로 및 발광 소자를 포함하는 디스플레이 장치
CN114678402A (zh) 显示装置
CN114447033A (zh) 显示设备
KR20210086345A (ko) 산화물 반도체 패턴을 포함하는 디스플레이 장치
KR20210078023A (ko) 박막 트랜지스터 및 발광 소자를 포함하는 디스플레이 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination