CN116266493A - 散热结构 - Google Patents
散热结构 Download PDFInfo
- Publication number
- CN116266493A CN116266493A CN202211607439.1A CN202211607439A CN116266493A CN 116266493 A CN116266493 A CN 116266493A CN 202211607439 A CN202211607439 A CN 202211607439A CN 116266493 A CN116266493 A CN 116266493A
- Authority
- CN
- China
- Prior art keywords
- thin film
- film resistor
- heat
- plate
- top plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000017525 heat dissipation Effects 0.000 title claims abstract description 15
- 239000010409 thin film Substances 0.000 claims abstract description 55
- 238000000034 method Methods 0.000 claims abstract description 31
- 239000012212 insulator Substances 0.000 claims description 32
- 239000000463 material Substances 0.000 claims description 25
- 238000003892 spreading Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 10
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 24
- 239000004020 conductor Substances 0.000 description 7
- 239000003989 dielectric material Substances 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000013461 design Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 239000010949 copper Substances 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000007795 chemical reaction product Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/08—Cooling, heating or ventilating arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/08—Cooling, heating or ventilating arrangements
- H01C1/084—Cooling, heating or ventilating arrangements using self-cooling, e.g. fins, heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/142—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
- H01C17/075—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thin film techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/006—Thin film resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/06—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material including means to minimise changes in resistance with changes in temperature
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本公开涉及半导体结构，更特别地，涉及散热结构及其制造方法。该结构包括：薄膜电阻器，其位于后段制程结构内；以及散热结构，其位于薄膜电阻器下方，该散热结构包括具有开槽配置并位于后段制程结构内的顶板。
Description
技术领域
本公开涉及半导体结构，更特别地，涉及散热结构及其制造方法。
背景技术
热设计是半导体器件中的重要考虑。器件的优化热设计可实现更好的功率水平、拓扑和应用。热设计通常包括使用散热器将热从热生成器件和/或结构中散发出去。
发明内容
在本公开的一方面，一种结构包括：薄膜电阻器，其位于后段制程结构内；以及位于所述薄膜电阻器下方的散热结构，其包括具有开槽配置并且位于所述后段制程结构内的顶板。
在本公开的一方面，一种结构包括：薄膜电阻器，其位于绝缘体材料内；散热板，其通过所述绝缘体材料与所述薄膜电阻器隔开；以及多个散热过孔连接，其从底表面接触所述散热板，所述多个散热过孔连接位于所述绝缘体材料中。
在本公开的一方面，一种方法包括：形成位于后段制程结构内的薄膜电阻器；以及形成位于所述薄膜电阻器下方的散热结构，所述散热结构包括具有开槽配置并且位于所述后段制程结构内的顶板。
附图说明
在下面的详细描述中，通过本公开的示例性实施例的非限制性示例，参考所提到的多个附图来描述本公开。
图1A示出了根据本公开的一些方面的除其他特征之外的散热结构的分解三维视图。
图1B示出了根据本公开的一些方面的除其他特征之外的图1A的散热结构的截面图。
图2A示出了根据本公开的附加方面的除其他特征之外的散热结构的分解三维视图。
图2B示出了根据本公开的附加方面的除其他特征之外的图2A的散热结构的截面图。
图3A-3E示出了用于制造图1A和1B所示的散热结构的各种制造步骤和相应的结构。
具体实施方式
本公开涉及半导体结构，更特别地，涉及散热结构及其制造方法。更具体地，本公开涉及与薄膜电阻器一起使用并用于散发由薄膜电阻器生成的热的散热结构。有利地，散热结构提供更有效的散热体，同时在大电流操作期间使薄膜电阻器中的薄层电阻(Rsh)偏移稳定(与常规结构相比)。散热结构还通过使用开槽设计消除了短路风险。
在更具体的实施例中，散热结构设置在薄膜电阻器下方，用于散发由薄膜电阻器生成的热。在实施例中，薄膜电阻器可以是SiCr薄膜电阻器，尽管本文设想了其他材料成分与散热结构一起使用。散热结构可以包括开槽设计，以避免薄膜电阻器的接触与下伏的散热结构中的金属结构之间的短路。散热结构可以包括一个或多个金属板(例如，层)和连接到这些板的大量过孔连接。金属板和过孔连接可以在集成电路(IC)芯片的后段制程(BEOL)工艺(例如，铜(Cu)或铝(Al)BEOL中的基于SiCr的薄膜电阻器)中形成。
本公开的散热结构可以使用多种不同的工具，以多种方式来制造。然而，通常，使用方法和工具形成具有微米和纳米级尺寸的结构。已经根据集成电路(IC)技术采用了用于制造本公开的散热结构的方法(即，技术)。例如，这些结构建立在晶片上，并在晶片顶部上借助光刻工艺图案化的材料膜中实现。特别地，散热结构的制造使用三个基本配置块：(i)在衬底上沉积材料薄膜；(ii)通过光刻成像在膜顶部上施加图案化掩模；以及(iii)对掩模有选择性地蚀刻膜。此外，如本领域已知的，可以使用预清洁工艺清洁任何污染物的蚀刻表面。此外，由于本领域已知的最小元素扩散，在必要时可以使用快速热退火工艺来提高材料利用和成分控制。
图1A示出了根据本公开的一些方面的散热结构的分解图，图1B示出了散热结构的截面图。更具体地，图1A和1B所示的结构10包括层间电介质材料12的堆叠，该堆叠包括交替的绝缘体材料层12a、12b。在实施例中，在后段制程结构中，绝缘体材料包括交替的氧化物材料层12a和氮化物材料层12b。
如图1A和1B进一步所示，可以在薄膜电阻器18下方设置散热结构15。在实施例中，薄膜电阻器18可以包括但不限于例如SiCr、TaN、TaNO、SiCr(O)、SiCr(O,N)、SiCr(O,N,B)、SiCrNi、NiCr或其他已知材料。此外，在实施例中，SiCr材料可以包括但不限于Si3Cr5或SiCr或Si2Cr或SiCr3等。在一个示例性示例中，薄膜电阻器18可以具有约
至/>
的厚度，且具有高电阻率，例如1K-ohm或更大。在其他实施例中，薄膜电阻器18的厚度可以等于或小于绝缘体层12b的厚度。
散热结构15包括通过多个散热过孔连接16连接在一起的多个散热板14a、14b。在实施例中，多个散热过孔连接16与底部散热板14a和顶部散热板14b直接接触。以此方式，多个散热板14a、14b和多个散热过孔连接16为单一结构，从而用作散热器以去除由薄膜电阻器18生成的热量。在实施例中，作为示例，顶部散热板14b和散热过孔连接16的组合可以是双镶嵌或单镶嵌结构。
底部散热板14a和顶部散热板14b可以是设置在层间电介质材料12的层12a、12b内的实心金属板。顶部散热板14b可以通过绝缘体层12b(例如，氮化物材料)与薄膜电阻器18隔开。此外，在实施例中，顶部散热板14b可以至少与薄膜电阻器18的尺寸相同，例如等于或大于薄膜电阻器18的占位面积。多个散热板14a、14b和多个散热过孔连接16可以由例如金属材料的散热材料构成。例如，多个散热板14a、14b和多个散热过孔连接16可以是Cu、W或Al或其组合以及其他散热材料。
此外，顶部散热板14b可以包括与连接到薄膜电阻器18的过孔连接20对齐的槽14c。在优选实施例中，薄膜电阻器18可以位于槽14c之间。过孔连接20用于偏置薄膜电阻器18。为此，过孔连接20接触薄膜电阻器18和上布线结构22。
在实施例中，槽14c可以是矩形、正方形、椭圆形、圆形或其他形状，且填充有层间电介质材料12。在其他实施例中，槽14c可以等于或大于过孔连接20的尺寸以确保过孔连接20不与顶部散热板14b接触或电短路。例如，在层间电介质材料12中形成过孔的蚀刻工艺期间，可能发生穿通(punch though)，从而导致暴露顶部散热板14b。存在这样的情况，沉积导电材料以形成过孔连接20可导致顶部散热板14b和过孔连接20之间的电接触，从而导致电短路。然而，由于顶部散热板14b的开槽配置，即使在制造工艺(例如，蚀刻工艺)期间发生穿通，过孔连接20也会落在绝缘体材料上并且顶部散热板14b将保持与过孔连接20隔离，从而防止电短路。
图2A示出了根据本公开的一些方面的散热结构的替代配置的分解图，图2B示出了散热结构的截面图。更具体地，图2A和2B所示的结构10a包括位于薄膜电阻器18下方的散热结构15a，其中顶部散热板14b’延伸超出或超过过孔连接20和上布线结构22。以此方式，能够提供直接到顶部散热板14b’的过孔连接20a(过孔)，其中连接到过孔连接20a的布线结构22a与布线结构22处于相同或不同层级。在实施例中，布线结构22a和过孔连接20a可以还提供附加金属以辅助从薄膜电阻器18散热。另外，布线结构22a和过孔连接20a可用于为散热结构15a提供背偏置(back bias)。其余特征与参考图1A和1B所描述的相同。
图3A-3E示出了用于制造图1A-1B的结构10的各种制造工艺和相应的结构。这些相同或相似的制造步骤可用于制造图2A-2B的结构10a。具体地，图3A示出了层间电介质材料12，其中底部散热板14a内嵌在上绝缘体层12a中。在实施例中，层间电介质材料12可以通过顺序地沉积不同的绝缘体层12a、12b(例如，氧化物和氮化物)来形成。沉积工艺可以是例如化学气相沉积(CVD)工艺。
可以使用本领域技术人员已知的常规光刻、蚀刻和沉积方法在层间电介质材料12的绝缘体层12a(氧化物)中形成底部散热板14a。例如，使形成在绝缘体层12a上方的抗蚀剂暴露于能量(光)下以形成图案(开口)。将使用具有选择性化学作用的蚀刻工艺(例如反应离子蚀刻(RIE))以将图案从图案化的光致抗蚀剂层转移到绝缘体层12a中，以在绝缘体层12a中形成沟槽。在通过常规氧灰化工艺或其他已知的剥离剂去除抗蚀剂之后，可以通过任何常规沉积工艺(例如化学气相沉积(CVD)、物理气相沉积(PVD)或电化学电镀(ECP)工艺)来沉积导电材料以形成底部散热板14a。绝缘体层12a表面上的任何残留导电材料可通过常规化学机械抛光(CMP)工艺去除。
在图3B中，可以在底部散热板14a之上沉积附加绝缘体层12b、12a、12b、12a。在实施例中，可以使用CVD工艺顺序地沉积附加绝缘体层12b、12a、12b、12a。通过使用常规的双镶嵌工艺(或两个单镶嵌工艺)，可以在下绝缘体层12b、12a中形成多个过孔24以暴露底部散热板14a的上表面。沟槽25可以形成在多个过孔24上方，延伸穿过上绝缘体层12b、12a。如本领域技术人员应当理解的，绝缘体层12b、12a中的沟槽25的图案化将导致形成槽14c，如图3C所示。
在图3C中，导电材料可以沉积在多个过孔24和沟槽25内。以此方式，导电材料将形成与底部散热板14a接触的散热过孔连接16和与散热过孔连接16接触的顶部散热板14b。可以使用化学机械平坦化(CMP)工艺来平坦化顶部散热板14b的上表面。
图3C还示出了沉积在顶部散热板14b上方的绝缘体层12b，随后形成薄膜电阻器18。薄膜电阻器18可以通过沉积用于薄膜电阻器18的材料然后进行使用本文已经描述的光刻和蚀刻工艺的常规图案化工艺来形成。
在图3D中，附加绝缘体层12a、12b、12a可以顺序地沉积在薄膜电阻器18上。与其他绝缘体层一样，附加绝缘体层12a、12b、12a通过CVD工艺顺序地沉积。通过使用常规的双镶嵌工艺(或两个单镶嵌工艺)，可以在附加绝缘体层12a、12b、12a中形成多个过孔26和沟槽28以暴露薄膜电阻器18的上表面。
如图3E所示，可以用导电材料填充多个过孔26和沟槽28以形成过孔连接20和布线结构22。以此方式，导电材料将形成与薄膜电阻器18接触的过孔连接20。可以使用化学机械平坦化(CMP)工艺来平坦化顶部散热板14b的上表面。
可以在片上系统(SoC)技术中利用散热结构。SoC是将电子系统的所有部件集成在单个芯片或衬底上的集成电路(也称为“芯片”)。由于部件集成在单个衬底上，因此与具有等效功能的多芯片设计相比，SoC消耗的功率少得多，占用的面积也小得多。因此，SoC正成为移动计算(例如智能手机)和边缘计算市场中的主导力量。SoC也用于嵌入式系统和物联网。
上述方法用于集成电路芯片的制造。所得到的集成电路芯片可以由制造商以原始晶片形式(即，作为具有多个未封装芯片的单个晶片)，作为裸芯或以封装形式分发。在后一种情况下，芯片以单芯片封装(例如塑料载体，其引线固定到主板或其它更高级别的载体)或多芯片封装(例如陶瓷载体，其具有表面互连或掩埋互连)的形式被安装。在任何情况下，芯片然后与其它芯片、分立电路元件和/或其它信号处理器件集成，作为(a)中间产品(例如主板)或(b)最终产品的一部分。最终产品可以是包括集成电路芯片的任何产品，从玩具和其它低端应用到具有显示器、键盘或其它输入设备以及中央处理器的高级计算机产品。
本公开的各种实施例的描述已经出于说明的目的给出，但并非旨在是穷举的或限于所公开的实施例。在不脱离所描述的实施例的范围和精神的情况下，许多修改和变化对于本领域普通技术人员将是显而易见的。本文中所用术语的选择旨在最好地解释各实施例的原理、实际应用或对市场中发现的技术的技术改进，或者使本技术领域的其他普通技术人员能够理解本文公开的实施例。
Claims (20)
1.一种结构，包括：
薄膜电阻器，其位于后段制程结构内；以及
位于所述薄膜电阻器下方的散热结构，其包括具有开槽配置并且位于所述后段制程结构内的顶板。
2.根据权利要求1所述的结构，其中，所述后段制程结构包括交替的绝缘体材料层，所述交替的绝缘体材料层中的至少一层将所述薄膜电阻器与所述散热结构隔开。
3.根据权利要求1所述的结构，其中，所述顶板包括等于或大于所述薄膜电阻器的占用面积。
4.根据权利要求1所述的结构，还包括：连接到所述薄膜电阻器的多个过孔连接，所述过孔连接与所述顶板的所述开槽配置的槽对齐。
5.根据权利要求4所述的结构，其中，所述顶板的所述槽大于所述多个过孔连接。
6.根据权利要求4所述的结构，其中，所述顶板的所述槽填充有绝缘体材料。
7.根据权利要求6所述的结构，其中，所述散热结构还包括从所述顶板的底侧延伸的附加过孔连接。
8.根据权利要求7所述的结构，其中，所述散热结构还包括接触所述附加过孔连接的底板。
9.根据权利要求1所述的结构，其中，所述顶板延伸超过所述薄膜电阻器的占用面积，并且过孔连接延伸到并接触超过所述薄膜电阻器的所述占用面积的所述顶板。
10.根据权利要求9所述的结构，其中，所述过孔连接设置在所述顶板的所述开槽配置的一侧，并且所述薄膜电阻器位于所述开槽配置的另一侧。
11.一种结构，包括：
薄膜电阻器，其位于绝缘体材料内；
散热板，其通过所述绝缘体材料与所述薄膜电阻器隔开；以及
多个散热过孔连接，其从底表面接触所述散热板，所述多个散热过孔连接位于所述绝缘体材料中。
12.根据权利要求11所述的结构，其中，所述散热板包括等于或大于所述薄膜电阻器的占用面积。
13.根据权利要求11所述的结构，还包括：底部散热板，其连接到所述多个散热过孔连接，以使得所述多个散热过孔连接、所述底部散热板和所述散热板包括单一结构。
14.根据权利要求13所述的结构，其中，所述散热板包括填充有所述绝缘体材料的槽。
15.根据权利要求14所述的结构，其中，所述槽与到所述薄膜电阻器的过孔连接对齐。
16.根据权利要求11所述的结构，其中，所述散热板延伸超过所述薄膜电阻器的占用面积。
17.根据权利要求16所述的结构，还包括：过孔连接，其与超过所述薄膜电阻器的所述占用面积的所述散热板接触。
18.根据权利要求17所述的结构，其中，所述过孔连接在所述槽的一侧连接到所述散热板。
19.根据权利要求18所述的结构，其中，所述薄膜电阻器位于所述槽之间。
20.一种方法，包括：
形成位于后段制程结构内的薄膜电阻器；以及
形成位于所述薄膜电阻器下方的散热结构，所述散热结构包括具有开槽配置并且位于所述后段制程结构内的顶板。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US17/554,337 US20230197320A1 (en) | 2021-12-17 | 2021-12-17 | Heat dissipating structures |
| US17/554337 | 2021-12-17 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116266493A true CN116266493A (zh) | 2023-06-20 |
Family
ID=86606786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211607439.1A Pending CN116266493A (zh) | 2021-12-17 | 2022-12-14 | 散热结构 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20230197320A1 (zh) |
| CN (1) | CN116266493A (zh) |
| DE (1) | DE102022129964A1 (zh) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8592947B2 (en) * | 2010-12-08 | 2013-11-26 | International Business Machines Corporation | Thermally controlled refractory metal resistor |
| TWI523050B (zh) * | 2011-11-18 | 2016-02-21 | Prosperity Dielectrics Co Ltd | Multi - layer co - fired laminated stacked chip resistors and manufacturing method thereof |
| JP6519417B2 (ja) * | 2014-10-07 | 2019-05-29 | 株式会社デンソー | 半導体装置およびその製造方法 |
-
2021
- 2021-12-17 US US17/554,337 patent/US20230197320A1/en active Pending
-
2022
- 2022-11-14 DE DE102022129964.3A patent/DE102022129964A1/de active Pending
- 2022-12-14 CN CN202211607439.1A patent/CN116266493A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| DE102022129964A1 (de) | 2023-06-22 |
| US20230197320A1 (en) | 2023-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20220208749A1 (en) | Semiconductor devices and methods of manufacture thereof | |
| CN102446830B (zh) | 形成低成本的tsv | |
| TWI646646B (zh) | 半導體元件及其製造方法 | |
| EP2250669B1 (en) | Method of forming a through substrate annular via including a plug filler | |
| US10636698B2 (en) | Skip via structures | |
| CN110176453B (zh) | 中段制程结构 | |
| CN110047829B (zh) | 中段制程结构 | |
| TWI655513B (zh) | 用於形成細間距特徵的光刻圖案 | |
| TWI708353B (zh) | 形成互連及形成半導體結構的方法 | |
| US20190362977A1 (en) | Semiconductor structures having low resistance paths throughout a wafer | |
| TW201931444A (zh) | 中段製程自對準直接圖案接觸窗 | |
| CN109768030B (zh) | 半导体装置结构 | |
| US11114338B2 (en) | Fully aligned via in ground rule region | |
| US11545486B2 (en) | Integrated thin film resistor and metal-insulator-metal capacitor | |
| CN116266493A (zh) | 散热结构 | |
| US10204861B2 (en) | Structure with local contact for shorting a gate electrode to a source/drain region | |
| US11742283B2 (en) | Integrated thin film resistor and memory device | |
| US20200152871A1 (en) | Multi function single via patterning | |
| CN116895414A (zh) | 薄膜电阻器 | |
| CN114220790A (zh) | 集成芯片 | |
| US20070032060A1 (en) | Method for forming conductive wiring and interconnects |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |