CN116895414A - 薄膜电阻器 - Google Patents

薄膜电阻器 Download PDF

Info

Publication number
CN116895414A
CN116895414A CN202310222152.5A CN202310222152A CN116895414A CN 116895414 A CN116895414 A CN 116895414A CN 202310222152 A CN202310222152 A CN 202310222152A CN 116895414 A CN116895414 A CN 116895414A
Authority
CN
China
Prior art keywords
thin film
film resistor
insulator material
contact
lower insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310222152.5A
Other languages
English (en)
Inventor
王川
薛振胜
Y·塞蒂亚万
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gemini Singapore Pte Ltd
Original Assignee
Gemini Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gemini Singapore Pte Ltd filed Critical Gemini Singapore Pte Ltd
Publication of CN116895414A publication Critical patent/CN116895414A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H01L28/24—Resistors with an active material comprising a refractory, transition or noble metal, metal compound or metal alloy, e.g. silicides, oxides, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/006—Thin film resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/075—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thin film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/075—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thin film techniques
    • H01C17/08—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thin film techniques by vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本公开涉及半导体结构，更具体地，涉及薄膜电阻器和制造方法。一种结构包括：薄膜电阻器，其具有开口并且位于上绝缘体材料和下绝缘体材料之间；以及接触，其延伸穿过薄膜电阻器中的开口并进入下绝缘体材料。

Description

薄膜电阻器
技术领域
本公开涉及半导体结构，更具体地，涉及薄膜电阻器和制造方法。
背景技术
电阻器是电路中使用的电气部件。在操作中，电阻器通过限制流过电路的电流量来向电路提供电阻。
电阻器可以使用厚膜材料或薄膜材料。薄膜电阻器在绝缘体材料的顶部上使用薄电阻层。电阻层可以是沉积在下伏绝缘体衬底上的金属层。使用常规光刻、蚀刻和沉积工艺形成到金属层的欧姆接触；然而，由于蚀刻工艺中的工艺变化，当器件向下缩放时，获得低电阻接触变得非常困难。此外，由于薄膜电阻器的金属层和接触之间的欧姆接触布局，常规结构通常表现出高接触电阻。当薄膜电阻器向下缩放时，工艺变化和增加的接触电阻变得更加明显。
发明内容
在本公开的一方面，一种结构包括：薄膜电阻器，其包括开口并且位于上绝缘体材料和下绝缘体材料之间；以及接触，其延伸穿过所述薄膜电阻器中的所述开口并进入所述下绝缘体材料。
在本公开的一方面，一种结构包括：下绝缘体材料，其包括凿孔；薄膜电阻器，其包括与所述下绝缘体材料中的所述凿孔对准的开口；上绝缘体材料，其包括与所述下绝缘体材料中的所述凿孔和所述薄膜电阻器的所述开口对准的开口；以及接触，其延伸穿过所述薄膜电阻器的所述开口、所述上绝缘体材料的所述开口和所述下绝缘体材料中的所述凿孔，所述接触在所述薄膜电阻器的所述开口内物理地接触所述薄膜电阻器的端部。
在本公开的一方面，一种方法包括：在下绝缘体材料上形成薄膜电阻器；在所述薄膜电阻器上形成上绝缘体材料；形成进入所述上绝缘体材料、穿过所述薄膜电阻器然后进入所述薄膜电阻器下方的所述下绝缘体材料的沟槽；在所述沟槽的侧壁上形成阻挡衬里，其中所述阻挡衬里接触所述薄膜电阻器的上表面和所述薄膜电阻器的端部。
附图说明
在随后的详细描述中借助本公开的示例性实施例的非限制性示例，参考所指出的多个附图描述了本公开。
图1示出了根据本公开的一些方面的薄膜电阻器和相应的制造工艺。
图2A-2D代表性地示出了根据本公开的一些方面的深凿挖(gouging)或蚀刻工艺。
图3示出了传统结构(使用常规工艺制造)和使用根据本公开的一些方面描述的工艺制造的薄膜电阻器的接触电阻的变化图。
具体实施方式
本公开涉及半导体结构，更具体地，涉及薄膜电阻器和制造方法。更具体地，本公开提供了一种具有降低的接触电阻的薄膜电阻器和制造方法。在实施例中，与传统的欧姆接触相比，通过形成(例如，穿通(punch through))穿过薄膜电阻器并进入下伏绝缘体材料的深凿挖(gouge)，可以降低薄膜电阻器(例如，薄电阻层)的接触电阻。有利地，本公开提供了可能由缩放效应(例如，工艺变化)造成的接触电阻的降低，并且进一步改善了制造产出。
本公开的薄膜电阻器可以使用多种不同的工具，以多种方式来制造。然而，一般地，使用方法和工具来形成具有微米和纳米级尺寸的结构。已经根据集成电路(IC)技术采用了用于制造本公开的薄膜电阻器的方法(即，技术)。例如，这些结构建立在晶圆上，并在晶圆顶部上借助光刻工艺而图案化的材料膜中实现。具体地，薄膜电阻器的制造使用三个基本构造块：(i)在衬底上沉积材料薄膜；(ii)通过光刻成像在膜顶部上施加图案化的掩模；以及(iii)对掩模选择性地蚀刻所述膜。此外，如本领域公知的，可以使用预清洁工艺来清洁蚀刻表面的任何污染物。此外，如本领域公知的，在必要时，可以使用快速热退火工艺来驱入掺杂物或材料层。
图1示出了根据本公开的一些方面的薄膜电阻器和相应的制造工艺。在实施例中，结构10包括位于绝缘体材料12a、12b之间的薄膜电阻器14。在实施例中，薄膜电阻器14可以是SiCr；尽管本文考虑了其他薄电阻材料。绝缘体材料12a、12b可以是层间电介质材料，例如SiO2。作为说明性的非限制性示例，薄膜电阻器14可以通过等离子体增强气相沉积工艺(例如，PEVD)沉积，而绝缘体材料12a、12b可以通过化学气相沉积(CVD)工艺沉积。
包括阻挡衬里16a的接触16可以物理地接触薄膜电阻器14并延伸到下伏绝缘体材料12a中。作为非限制性示例，接触16可以是铜，阻挡衬里16a可以是TaN、TiN或TaN/Ta。在替代实施例中，接触16和阻挡衬里16a可以是任何适当的后段制程(BEOL)材料。然而，需要注意，铜的使用是优选的，因为这种材料表现出低电阻特性。
在实施例中，接触16延伸到薄膜电阻器14下方，并进入下伏绝缘体材料12a，从而导致“铆接(riveting)”接触。例如，在实施例中，接触16(例如，阻挡衬里16a)的上部将位于薄膜电阻器14的顶表面上并物理地接触薄膜电阻器14的顶表面，而且具有比位于薄膜电阻器14下方的接触的下部的横截面区域“z”大的横截面区域“y”(例如，悬出部(overhang))。此外，在实施例中，接触16(例如，阻挡衬里16a)的侧壁将物理地接触薄膜电阻器14的端部14a。这种布局确保了无论器件的缩放和工艺变化(特别是蚀刻工艺)如何，都是只有接触16的一小部分(例如，在悬出部和位于悬出部下方的侧壁处)接触薄膜电阻器14，从而导致提供低电阻接触(与常规结构的欧姆接触相比)。
在实施例中，绝缘体材料12a所沉积的厚度可以是薄膜电阻器14的厚度的约50倍。例如，薄膜电阻器14可以沉积至约至/>的厚度，绝缘体材料12a可以沉积至例如约125nm至约150nm的厚度。在其他实施例中，进入绝缘体材料12a的接触16的最小深度“x”可以是薄膜电阻器14的厚度的约20倍。例如，深度“x”可以在薄膜电阻器14下方约50至60nm。在其他示例中，接触16的深度“x”可以是绝缘体材料12a的厚度的约最小40％至最大70％。深度“x”(例如，深凿挖)可以通过调整蚀刻特性来获得，如关于图2A-2D更详细描述的。
还应认识到，通过具有本文提供的尺寸(例如，深度“x”)，工艺变化导致的缩放效应可能会显著降低，从而导致薄膜电阻器14(例如，SiCr)和接触16(例如，顶部金属)之间持续较低的接触电阻。例如，深度“x”(例如，下伏绝缘体材料12a中的深凿挖)确保了穿通效果，并防止了传统的欧姆接触，这种欧姆接触的电阻明显高于本公开中提供的“铆接”接触。
图2A-2D代表性地示出了根据本公开的一些方面的深凿挖或蚀刻工艺。如图2A所示，在实施例中，提供穿过绝缘体材料12b并在薄膜电阻器14处停止的沟槽(例如，开口)18。在实施例中，使用本文所述的光刻和蚀刻工艺形成沟槽18。借助光刻和蚀刻工艺的示例，使形成在绝缘体材料12b上方的抗蚀剂暴露于能量(光)下，并利用常规抗蚀剂显影剂显影以形成图案(开口)。具有选择性化学作用的蚀刻工艺，例如反应离子蚀刻(RIE)，将用于将图案从图案化的抗蚀剂层转移到下伏绝缘体材料12b中，在薄膜电阻器14上停止。在实施例中，如在蚀刻剂到达薄膜电阻器14时接收的信号所确定的，在薄膜电阻器14处停止蚀刻。
在图2B中，阻挡衬里16a沉积在沟槽18内，更具体地，沉积在沟槽的侧壁和底表面上。在实施例中，阻挡衬里16a可以通过PEVD工艺沉积在沟槽18的侧壁和底表面上。如图2B所示，阻挡衬里16a在沟槽18的底部被直接沉积在薄膜电阻器14上。作为示例，阻挡衬里16a可以是TaN/Ta。
在图2C中，阻挡衬里16a和薄膜电阻器14在沟槽18的底部被回蚀刻，并且在绝缘体材料12a中形成深度为“x”的深凿孔18a。在实施例中，深凿孔18a与沟槽18自对准。蚀刻工艺包括到绝缘体材料12a中的故意(deliberate)过蚀刻。
在实施例中，过蚀刻工艺使用与常规工艺不同的参数，以确保沟槽(例如，深凿孔18a)延伸到位于薄膜电阻器14下方的下伏绝缘体材料12a中。在实施例中，使用例如具有偏置以轰击沟槽的底部来进行蚀刻工艺的Ta+等离子体在阻挡沉积室中原位(没有真空破坏)执行蚀刻工艺。这样，回蚀发生在沟槽底部，并且材料的沉积例如发生在结构的表面，例如在已经存在的阻挡衬里16a上。
例如，在蚀刻工艺期间，DC功率可降低至低于例如1kW(与具有通常为1kW至6kW的增加的功率的常规工艺相比)。附加的参数调整可以是将偏置功率增加到高于120V(例如，约500W，通常为500-1000W)。另一调整可以增加薄膜电阻器14的过蚀刻的蚀刻时间。作为示例，蚀刻时间将取决于薄膜电阻器14的厚度，并且可以由在蚀刻剂到达下伏绝缘体材料12a时接收的信号来确定。此外，RF线圈功率可以增加到约高于800W，通常约800-2000W。在实施例中，可以使用这些参数调整的任何组合来提供故意的深凿挖效果。在实施例中，可以在衬里沉积室(例如，阻挡衬里16a室)中原位执行回蚀刻工艺。
如图2D所示，在回蚀刻工艺之后，可以通过常规沉积工艺(例如，CVD)在沟槽18a中重新沉积阻挡衬里16a。在实施例中，除了对深凿孔18a的底部和侧壁进行加衬之外，阻挡衬里16a的沉积还可用于修复蚀刻工艺对衬里造成的任何损伤。
再次回到图1，然后，在阻挡衬里16a上方形成接触16。在实施例中，接触16可以是通过电化学电镀(ECP)工艺在深凿孔18内沉积的铜。以这种方式，接触16和阻挡衬里16a将延伸到绝缘体材料12a中，并且将在悬出部(例如，较大横截面区域“y”和较小横截面区域(z)之间的接合部)处与薄膜电阻器14的一小部分物理接触。这种布局将导致较低的接触电阻，因为只有接触16的一小部分物理地连接到薄膜电阻器14。
图3示出了传统薄膜电阻器结构(使用常规方法制造)和使用本文所述的工艺制造的薄膜电阻器结构的接触电阻的变化图。如图所示，“A”侧显示以常规方式制造的薄膜电阻器结构，“B”侧显示根据本文所述的工艺制造的薄膜电阻结构。
首先，值得注意的是，与“B”侧根据本文所述的工艺制造的结构相比，“A”侧所示结构的电阻变化明显更大。这是由常规制造工艺的工艺变化造成的，在器件向下缩放时特别明显。第二，不仅“B”侧的结构显示出较小的变化，而且重要的是，它们还显示出持续较低的接触电阻。因此，通过具有较小的接触电阻变化，可以改善产出，同时改善(例如，降低)接触电阻。
可以在片上系统(SoC)技术中利用薄膜电阻器。SoC是将电子系统的所有部件集成在单个芯片或衬底上的集成电路(也称为“芯片”)。由于部件被集成在单个衬底上，因此与具有等效功能的多芯片设计相比，SoC消耗的功率少得多，占用的面积也少得多。因此，SoC正成为移动计算(例如在智能手机中)和边缘计算市场中的主导力量。SoC也常用于嵌入式系统和物联网。
上述方法用于集成电路芯片的制造。所得到的集成电路芯片可以由制造商以原始晶圆形式(即，作为具有多个未封装芯片的单个晶圆)，作为裸芯或以封装形式分发。在后一种情况下，芯片以单芯片封装(例如塑料载体，其引线固定到主板或其它更高级别的载体)或多芯片封装(例如陶瓷载体，其具有表面互连和/或掩埋互连)的形式被安装。在任何情况下，芯片然后与其它芯片、分立电路元件和/或其它信号处理器件集成，作为(a)中间产品(例如主板)或(b)最终产品的一部分。最终产品可以是包括集成电路芯片的任何产品，从玩具和其它低端应用到具有显示器、键盘或其它输入设备以及中央处理器的高级计算机产品。
本公开的各种实施例的描述已经出于说明的目的给出，但并非旨在是穷举的或限于所公开的实施例。在不脱离所描述的实施例的范围和精神的情况下，许多修改和变化对于本领域普通技术人员将是显而易见的。本文中所用术语的选择旨在最好地解释各实施例的原理、实际应用或对市场中发现的技术的技术改进，或者使本技术领域的其他普通技术人员能够理解本文公开的实施例。

Claims (20)

1.一种结构，包括：
薄膜电阻器，其包括开口并且位于上绝缘体材料和下绝缘体材料之间；以及
接触，其延伸穿过所述薄膜电阻器中的所述开口并进入所述下绝缘体材料。
2.根据权利要求1所述的结构，其中，所述薄膜电阻器包括SiCr。
3.根据权利要求1所述的结构，其中，所述接触包括位于所述薄膜电阻器的上表面上的悬出部。
4.根据权利要求3所述的结构，其中，所述接触包括铆接布局。
5.根据权利要求4所述的结构，其中，所述接触包括比下横截面区域大的上横截面区域，所述上横截面区域和所述下横截面区域之间的接合部包括所述悬出部，并且所述下横截面区域延伸穿过所述开口并进入所述下绝缘体材料。
6.根据权利要求5所述的结构，其中，所述接触的侧壁在所述开口内物理地接触所述薄膜电阻器的端部。
7.根据权利要求1所述的结构，其中，进入所述下绝缘体材料中的所述接触的最小深度“x”是所述薄膜电阻器的厚度的约20倍。
8.根据权利要求1所述的结构，其中，延伸到所述下绝缘体材料中的所述接触的最小深度是所述下绝缘体材料的厚度的约40％。
9.根据权利要求1所述的结构，其中，延伸到所述下绝缘体材料中的所述接触的最大深度是所述下绝缘体材料的厚度的约70％。
10.一种结构，包括：
下绝缘体材料，其包括凿孔；
薄膜电阻器，其包括与所述下绝缘体材料中的所述凿孔对准的开口；
上绝缘体材料，其包括与所述下绝缘体材料中的所述凿孔和所述薄膜电阻器的所述开口对准的开口；以及
接触，其延伸穿过所述薄膜电阻器的所述开口、所述上绝缘体材料的所述开口和所述下绝缘体材料中的所述凿孔，所述接触在所述薄膜电阻器的所述开口内物理地接触所述薄膜电阻器的端部。
11.根据权利要求10所述的结构，其中，所述薄膜电阻器包括SiCr。
12.根据权利要求10所述的结构，其中，所述薄膜电阻器包括约至/>的厚度。
13.根据权利要求12所述的结构，其中，进入所述下绝缘体材料中的所述接触的最小深度是所述薄膜电阻器的厚度的约20倍。
14.根据权利要求12所述的结构，其中，所述下绝缘体材料的厚度是所述薄膜电阻器的厚度的约50倍。
15.根据权利要求14所述的结构，其中，延伸到所述下绝缘体材料中的所述接触的最小深度是所述下绝缘体材料的厚度的约40％。
16.根据权利要求14所述的结构，其中，进入所述下绝缘体材料中的所述接触的最大深度是所述下绝缘体材料的厚度的约70％。
17.根据权利要求10所述的结构，其中，所述接触包括铆接布局。
18.根据权利要求17所述的结构，其中，所述接触包括位于所述薄膜电阻器的上表面上的悬出部。
19.根据权利要求18所述的结构，其中，所述接触包括比下横截面区域大的上横截面区域，并且所述上横截面区域和所述下横截面区域之间的接合部包括所述悬出部。
20.一种方法，包括：
在下绝缘体材料上形成薄膜电阻器；
在所述薄膜电阻器上形成上绝缘体材料；
形成进入所述上绝缘体材料、穿过所述薄膜电阻器然后进入所述薄膜电阻器下方的所述下绝缘体材料的沟槽；
在所述沟槽的侧壁上形成阻挡衬里，其中所述阻挡衬里接触所述薄膜电阻器的上表面和所述薄膜电阻器的端部。
CN202310222152.5A 2022-04-08 2023-03-09 薄膜电阻器 Pending CN116895414A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/716276 2022-04-08
US17/716,276 US20230326634A1 (en) 2022-04-08 2022-04-08 Thin film resistor

Publications (1)

Publication Number Publication Date
CN116895414A true CN116895414A (zh) 2023-10-17

Family

ID=88094359

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310222152.5A Pending CN116895414A (zh) 2022-04-08 2023-03-09 薄膜电阻器

Country Status (3)

Country Link
US (1) US20230326634A1 (zh)
CN (1) CN116895414A (zh)
DE (1) DE102023104793A1 (zh)

Also Published As

Publication number Publication date
US20230326634A1 (en) 2023-10-12
DE102023104793A1 (de) 2023-10-12

Similar Documents

Publication Publication Date Title
US9530728B2 (en) Semiconductor devices and methods of manufacture thereof
CN110176453B (zh) 中段制程结构
TWI699865B (zh) 中段製程結構
US10224396B1 (en) Deep trench isolation structures
US20070046421A1 (en) Structure and method for forming thin film resistor with topography controlled resistance density
US20180130699A1 (en) Skip via structures
US6815820B2 (en) Method for forming a semiconductor interconnect with multiple thickness
CN116895414A (zh) 薄膜电阻器
CN112086433A (zh) 半导体元件及其制备方法
US11545486B2 (en) Integrated thin film resistor and metal-insulator-metal capacitor
KR20230098237A (ko) 자기-정렬된 상단 비아
US7157365B2 (en) Semiconductor device having a dummy conductive via and a method of manufacture therefor
US20230197320A1 (en) Heat dissipating structures
US20230402365A1 (en) Capacitor and airgap structure
US9780031B2 (en) Wiring structures
US7514356B2 (en) Ribs for line collapse prevention in damascene structures
US11488820B2 (en) Method of fabricating layered structure
US11742283B2 (en) Integrated thin film resistor and memory device
US20230136674A1 (en) Self-aligned double patterning (sadp) integration with wide line spacing
CN118016633A (zh) 具有金属填充物的电熔丝
CN115513175A (zh) 半导体结构及半导体结构的形成方法
KR100246192B1 (ko) 반도체소자의 금속배선 형성방법
KR100868634B1 (ko) 반도체 소자 및 반도체 소자의 제조 방법
US20090032491A1 (en) Conductive element forming using sacrificial layer patterned to form dielectric layer
KR100617044B1 (ko) 반도체 소자의 금속배선 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination