CN116259588A - 半导体封装件、半导体器件及其制造方法 - Google Patents

半导体封装件、半导体器件及其制造方法 Download PDF

Info

Publication number
CN116259588A
CN116259588A CN202310027796.9A CN202310027796A CN116259588A CN 116259588 A CN116259588 A CN 116259588A CN 202310027796 A CN202310027796 A CN 202310027796A CN 116259588 A CN116259588 A CN 116259588A
Authority
CN
China
Prior art keywords
wire
substrate
lateral direction
pdn
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310027796.9A
Other languages
English (en)
Inventor
张丰愿
林璟伊
黄博祥
余和哲
李志纯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN116259588A publication Critical patent/CN116259588A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

根据本申请的实施例，提供了半导体器件。半导体器件包括第一衬底。半导体器件包括形成在第一衬底上方的多个金属化层。半导体器件包括形成在多个金属化层上方的多个通孔结构。半导体器件包括通过多个通孔结构附接至第一衬底的第二衬底。半导体器件包括设置在多个金属化层的第一金属化层中的第一导线。沿着第一横向方向延伸的第一导线连接至多个通孔结构中的至少第一通孔结构和多个通孔结构中的至少第二通孔结构，第一通孔结构与第二衬底的第一贯通孔结构电接触，第二通孔结构从第一贯通孔结构横向偏移。根据本申请的其他实施例，还提供了半导体封装件和制造半导体器件的方法。

Description

半导体封装件、半导体器件及其制造方法
技术领域
本发明的实施例涉及半导体封装件、半导体器件及其制造方法。
背景技术
由于各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的不断改进，半导体工业经历了快速增长。在大多数情况下，集成密度的这种改进来自于最小部件尺寸的反复减小(例如，朝着亚纳米节点缩小半导体工艺节点)，这允许将更多的组件集成到给定的区域中。随着最近对小型化、更高速度和更大带宽以及更低功耗和延迟的需求的增长，对用于半导体管芯的更小和更具创造性的封装技术的需求也在增长。
发明内容
根据本申请的一个实施例，提供了一种半导体器件，包括：第一衬底；多个金属化层，形成在第一衬底上方；多个通孔结构，形成在多个金属化层上方；第二衬底，通过多个通孔结构附接至第一衬底；以及第一导线，设置在多个金属化层的第一金属化层中；其中，沿着第一横向方向延伸的第一导线连接至多个通孔结构的与第二衬底的第一贯通孔结构电接触的至少第一通孔结构，以及第一导线连接至多个通孔结构的从第一贯通孔结构横向偏移的至少第二通孔结构。
根据本申请的另一个实施例，提供了一种半导体封装件，包括：第一衬底；多个器件部件，沿着第一衬底的主表面形成；多个金属化层，形成在多个器件部件上方；第二衬底，第一衬底接合至第二衬底；多个贯通孔结构，延伸穿过第二衬底；多个第一通孔结构，设置在多个金属化层与第二衬底之间；以及第一导线，设置在多个金属化层的最顶部金属化层中，其中，第一导线配置为用于多个器件部件的电力输送网络的部分；其中，第一导线通过多个第一通孔结构与第二衬底热接触；并且其中，多个第一通孔结构的至少第一子集的每个与多个贯通孔结构中的相应一个贯通孔结构电接触，并且多个第一通孔结构的至少第二子集的每个与多个贯通孔结构电隔离。
根据本申请的又一个实施例，提供了一种用于制造半导体器件的方法，包括：沿着第一硅衬底的主表面形成多个器件部件；在多个器件部件上方形成多个金属化层，其中，设置在多个金属化层的最顶部金属化层中的至少第一导线配置为输送电源电压；形成与第一导线电接触的多个第一通孔结构；以及将第一硅衬底接合至第二硅衬底，其中，第二硅衬底具有延伸穿过第二硅衬底的贯通孔结构；其中，多个第一通孔结构中的至少一个与贯通孔结构电接触，多个第一通孔结构中的剩余第一通孔结构与贯通孔结构电隔离，但是与第二硅衬底热接触。
本申请的实施例涉及热察觉半导体封装件。
附图说明
当结合附图阅读时，从以下详细描述可以最佳理解本发明的各方面。应该注意，根据工业中的标准实践，各种部件未按比例绘制。实际上，为了讨论的清楚起见，可以任意地增大或减小各种部件的尺寸。
图1示出了根据一些实施例的半导体封装件的示意图。
图2示出了根据一些实施例的图1的半导体封装件的部分的截面图。
图3示出了根据一些实施例的图1的半导体封装件的多条PDN线的一个示例布置的顶视图。
图4示出了根据一些实施例的图1的半导体封装件的多条PDN线的另一示例布置的顶视图。
图5示出了根据一些实施例的图1的半导体封装件的多条PDN线的又一示例布置的顶视图。
图6示出了根据一些实施例的包括多个公开的热接合通孔的一个示例半导体封装件的截面图。
图7示出了根据一些实施例的包括多个公开的热接合通孔的另一示例半导体封装件的截面图。
图8示出了根据一些实施例的包括多个公开的热接合通孔的又一示例半导体封装件的截面图。
图9示出了根据一些实施例的包括多个公开的热接合通孔的又一示例半导体封装件的截面图。
图10示出了根据一些实施例的制造半导体封装件的示例方法的流程图。
图11示出了根据一些实施例的包括多个金属化层的半导体封装件的部分的截面图。
图12示出了根据一些实施例的图11的半导体封装件的第一对相邻金属化层的顶视图。
图13示出了根据一些实施例的图11的半导体封装件的第二对相邻金属化层的顶视图。
具体实施方式
以下公开提供了许多用于实现所提供主题的不同特征的不同的实施例或示例。下面描述了组件和布置的具体示例以简化本发明。当然，这些仅是示例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成附加部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可以在各个示例中重复参考数字和/或字母。该重复是用于简单和清楚的目的，并且其本身不指示讨论的实施例和/或配置之间的关系。
另外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…之上”、“上部”等的空间相对术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的空间相对描述符可以同样地作相应地解释。
随着半导体技术的进一步发展，封装的半导体器件(例如，三维集成电路(3DIC))已经作为进一步减小半导体器件的物理尺寸的有效替代出现。在封装的(例如，堆叠的)半导体器件中，在不同的半导体晶圆或管芯上制造诸如逻辑、存储器、处理器电路等的有源电路。两个或更多这些半导体管芯可以并排安装或堆叠在彼此的顶部上以进一步减小半导体器件的形状因数。
为了优化(例如，最小化)沿着电力分配/输送网络(PDN)的IR降，当两个或更多这样的半导体管芯堆叠在彼此的顶部上时，堆叠的半导体管芯的至少一个的相应PDN结构紧邻堆叠的半导体管芯中的另一个的(例如，半导体)衬底设置。在现有技术中，这些PDN结构通过多个通孔结构连接至一个或多个贯通孔结构。由于根据日益先进的技术节点和/或封装技术，这些堆叠的半导体管芯中的每个的(例如，电)性能可以随着时间而改进，因此它们的热性能可能会受到不利影响。例如，给定每个半导体管芯可以占据的相对紧凑的空间，插入在相邻半导体管芯之间的通孔结构的数量是有限的，这进而会降低PDN结构的有效热导率。由于这种较低的热导率，任何堆叠的半导体管芯的低效散热(或传播)可能形成堆叠的半导体管芯的整体性能的瓶颈。因此，现有的半导体封装件在许多方面并不能完全令人满意。
本发明提供了包括堆叠在彼此的顶部上的至少两个半导体管芯的半导体封装件及其形成方法的各个实施例。在各个实施例中，堆叠的半导体管芯的至少一个的PDN结构的每个具有连接至PDN结构的通孔结构(除了连接至贯通孔结构的相对有限数量的通孔结构之外)，以及配置为用于进一步附加通孔结构的接合的一个或多个导电结构。例如，如本文所公开的，半导体管芯的PDN结构可以沿着第一横向方向延伸相对较长的长度，并且PDN结构可以包括或连接至沿着相同的第一横向方向延伸的一个或多个相对较短的导电结构。这样，例如，通过包括更多的导热材料，PDN结构的整体热导率可以显著增大。这种短的导电结构可以允许附加通孔结构接合在该导电结构上，这可以进一步增大PDN结构的热导率。更进一步地，除了(例如，可操作地)连接至相应的贯通孔结构的通孔结构之外，PDN结构可以连接至一个或多个附加通孔结构，该一个或多个附加通孔结构不必连接至贯通孔结构。即使这种通孔结构在某些情况下可能不被可操作地配置(例如，以输送电力)，使这些通孔结构连接至PDN结构可以进一步有利地增大PDN结构的热导率。
图1示出了根据各个实施例的包括多个半导体管芯(或芯片)102、104和106的半导体封装件100的示意图。如图所示，三个半导体管芯102至106彼此集成为(例如，三维(3D))系统封装件，例如，集成芯片上系统(SoIC)。然而，应该理解，半导体封装件100可以包括任何数量的集成半导体管芯，并且那些半导体管芯可以集成为任何各种其他布置，同时保持在本发明的范围内。
在各个实施例中，半导体管芯102至106中的每个可以配置为具有特定功能的分区系统(例如，片上系统(SoC))。另外，通过使用各种先进的互连技术(例如，图1的110)，半导体管芯102至106可以分别具有不同的芯片尺寸，分别具有不同的功能和/或分别用不同的技术节点制造，这有利地允许半导体封装件100具有超低链路延迟和超低能耗。例如，半导体管芯102可以用作逻辑系统，而半导体管芯104和106可以分别用作存储器系统和传感器系统。在另一示例中，半导体管芯102可以用作逻辑系统，而半导体管芯104和106可以分别用作第一存储器系统和第二存储器系统。
图2示出了根据各个实施例的图1所示的半导体封装件100的部分(此后为“封装件100A”)的截面图。应该理解，图2的说明性实施例仅是示例，并不旨在限制本发明的范围。因此，图2的说明性实施例可以包括各种其他组件(例如，中介层、再分布结构、一个或多个凸块、底部填充材料、密封剂材料等)，同时保持在本发明的范围内。如图2的截面图所示，封装件100A包括半导体管芯200、230和260，它们中的每个可以是半导体管芯102至106中任一个的实施方式。
半导体管芯200包括衬底202、沿着衬底202的主表面形成的多个单元(例如，204A、204B、204C)的有源器件部件(例如，晶体管)以及形成在单元204A-204C上方的多个互连结构206。单元204A-204C的每个包括一组晶体管，该组晶体管可操作地彼此耦接(通过相应组的互连结构206)以提供功能(例如，布尔逻辑功能)。互连结构206还可以包括多条导线(或引线)208-0、208-1A、208-1B、208-2、208-3A、208-3B等，它们有时统称为导线208。导线208可以分别设置在多个金属化层(或层级)中，并且不同金属化层中的导线208可以通过多个导电通孔210中的相应一个彼此耦接。在一些实施例中，每条导线208形成为沿着横向方向(例如，X方向或Y方向)延伸的金属结构，并且导电通孔210形成为沿着垂直方向(例如，Z方向)延伸的金属结构。
如图所示，导线208跨越四个金属化层M0、M1、M2和M3设置。然而，应该理解，半导体管芯200可以包括形成在器件部件之上的任何数量的金属化层，同时保持在本发明的范围内。通常地，单元204A至204C中的每个通过相应数量的导电通孔210与相应数量的导线208电接触，从而实现单元的相应功能并且进一步允许不同的单元彼此电耦接。另外，单元204A至204C中的每个可以与配置为提供电源电压的导线208中的至少一条电接触。电源电压(例如，VDD、VSS等)可以为相应的单元供电。在各个实施例中，这样的导线是电力输送/分配网络(PDN)的部分，并且可以设置在最顶部的一个金属化层中。此后，配置为提供电源电压的导线有时称为PDN线或PDN引线。例如，在图2中，导线208-3A是PDN线的实施方式。如以下将进一步详细讨论的，根据各个实施例，PDN线208-3A可以包括连接至PDN线208-3A的多个平行段/部分(填充有菱形图案的部分)。这种段最初可以配置为相应(例如，最顶部)金属化层中的伪导线，由于制造良率(例如，相应抛光工艺的良率)而形成伪导线。换句话说，该伪导线可能不配置为输送电力或甚至信号。在最顶部金属化层中，半导体管芯200还可以包括配置为在相同单元内或跨越不同单元传播信号的多条导线，每条导线有时称为信号线或信号引线。例如，在图2中，导线208-3B是信号线的实施方式。
半导体管芯230包括衬底232和设置在衬底232之上的多个相应组件。这样的组件包括单元和互连结构，它们可以分别类似于半导体管芯200的单元204A-204B和互连结构206。为清楚起见，这些组件在图2的示例中共同示出为框234，并且重复说明将不再赘述。在各个实施例中，半导体管芯230通过各种凸块结构或通过无凸块接合而集成(例如，接合)到半导体管芯200。接合可以是混合接合、熔融接合、直接接合、介电接合、金属接合、焊料接头(例如，微凸块)等。例如，半导体管芯200和2305是面对面(F2F)接合的。在这样的实施例中，框234可以包括设置在衬底232之上的多个互连结构以及进一步位于互连结构之上的多个单元。在另一示例中，半导体管芯200和230是面对背(F2B)接合的。在这样的实施例中，框234可以包括设置在衬底232之上的多个单元以及进一步位于单元之上的多个互连结构。
0在本发明的各个实施例中，半导体管芯230可以通过多个互连结构接合至半导体管芯200。例如，在图2中，半导体管芯200和230使用多个硅/衬底通孔(TSV)结构240A和240B彼此接合。TSV结构240A-240B中的每个延伸穿过衬底232。TSV结构240A通过第一接合通孔242连接至
电源线208-3A，并且TSV结构240B通过第二接合通孔244连接至信号线5 208-3B。在一些实施例中，TSV结构240A可以将半导体管芯200的PDN线208-3A耦接至半导体管芯230的一条或多条PDN线，并且TSV结构240B可以将信号线208-3B耦接至半导体管芯230的一个或多条信号线。另外，在一些实施例中，TSV结构240A和240B可以将半导体管芯200的PDN
线208-3A和信号线208-3B分别耦接至形成在半导体管芯230的另一(例0如，相对)侧上的一个或多个导电连接件。这种导电连接件可以是球栅阵列(BGA)连接件、焊球、金属柱、可控塌陷芯片连接(C4)凸块、微凸块、化学镀镍化学镀钯浸金技术(ENEPIG)形成的凸块等。
另外，根据各个实施例，封装件100A可以包括物理连接至PDN线208-3A的多个热接合通孔，例如246A、246B、246C和246D。虽然示出5了四个热接合通孔，但是封装件100A可以包括连接至PDN线208-3A的任何数量的热接合通孔，同时保持在本发明的范围内。热接合通孔246A-246D可以不将PDN线208-3A电耦接至其他操作组件(例如，另一条PDN线)。例如，热接合通孔246A-246D通过从TSV结构横向偏移而均不连接至半导体管芯230的任何TSV结构(或延伸穿过衬底232的任何TSV结构)。
然而，由于那些热接合通孔246A-246D物理地(并且因此热)连接至PDN线208-3A，所以可以显著增大穿过PDN线208-3A的热传播路径的热导率。这样的热传播路径通常从单元204A-204C中的至少一个(作为热源)行进，通过一些互连结构206、接合通孔242和热接合通孔246A-246D，并且至TSV结构240A。通过这种增大的热导率，沿着路径生成的附加热量可以更有效和更快地消散。虽然未示出，但是应该理解，封装件100A可以包括设置在衬底232的下表面与接合通孔242-244和热接合通孔246A-246D中的每个之间的(例如，金属)接合焊盘，同时保持在本发明的范围内。
除了形成在PDN线208-3A(形成在最顶部金属化层中)之上的热接合通孔246A-246D之外，封装件100A可以包括形成在最顶部金属化层下方的多个附加热通孔。例如，在图2中，封装件100A包括热通孔246E、246F、246G等，热通孔246E、246F、246G的每个与PDN线208-3A热耦接并且插入在任何相邻的金属化层之间。例如，热通孔246E插入金属化层M2和M3(的导线)之间；热通孔246F插入在金属化层M2和M1(的导线)之间；并且热通孔246G插入在金属化层M1和M0(的导线)之间。不同于热接合通孔246A-246D，这种热通孔246E-246G可以不配置为将一个管芯接合至另一个管芯。在一些实施例中，这样的热通孔246E-246G可以不操作地连接至任何单元204A-204C。例如，热通孔246E-246G可以不配置为将任何电源电压或信号输送到单元。然而，将这些热通孔中的一个或多个耦接至PDN线208-3A，可以进一步增大相应的热传播路径的热导率。
仍然参考图2，封装件100A还可以包括接合至半导体管芯230的一个或多个伪半导体管芯260。伪半导体管芯260包括衬底262，并且可以不包括形成在衬底262上方的任何有源器件部件。换句话说，伪半导体管芯260可能不向封装件100A提供有源操作功能。然而，在一些实施例中，可以考虑整个封装件100的制造良率(例如，为其他并排设置的半导体管芯提供机械支撑)而形成这种伪半导体管芯260。伪半导体管芯260可以通过一个或多个(例如，氧化物)接合层264接合至半导体管芯230(例如，半导体管芯230的衬底232)。在各个实施例中，封装件100A可以包括延伸穿过接合层264的多个接合热通孔246H、246I和246J。
图3、图4和图5示出了根据各个实施例的公开的PDN线(例如，图2的208-3A)的多个示例布置和轮廓的相应顶视图。虽然以下讨论将集中在通常形成在半导体管芯的最顶部金属化层中的PDN线，但是应该理解，根据本发明的各个实施例，可以在所讨论的布置和轮廓中实现任何其他(例如，下部)金属化层中的导线(为PDN的部分)(即与PDN线电接触)。
首先参考图3，描绘了第一PDN线302和第二PDN线304。PDN线302和304彼此平行(即，沿着相同的横向方向延伸)。在一些实施例中，PDN线302和304可以输送相同或分别不同的电源电压。根据相应的技术节点，PDN线302和304彼此间隔开一定距离(有时称为节距)。作为非限制性示例，这样的距离可以等于约5微米(μm)。
在PDN线302和304之间可以形成信号线306。信号线306可以与PDN线302和304平行布置，但是具有更窄的宽度。例如，在图3中，PDN线302和304的每条具有宽度(W1)，并且信号线306具有宽度(W2)，其中宽度W1基本上大于宽度W2。根据各个实施例，在信号线306和PDN线302-304中的每个之间，每条PDN线具有连接至PDN线的至少一个平行段。例如，PDN线302通过多条导线313连接至段312，并且PDN线304通过多条导线315连接至段314。导线313和315的每条可以沿着与PDN线的纵向方向垂直的另一个横向方向延伸。在各个实施例中，考虑到制造良率，这样的段最初可以形成为伪导线，同时形成相对较窄的导线(例如，信号线306)。由此，段312-314可以具有与信号线306类似的宽度，即宽度W2。
接下来参考图4，描绘了第一PDN线402和第二PDN线404。PDN线402和404彼此平行(即，沿着相同的横向方向延伸)。在一些实施例中，PDN线402和404可以输送相同或分别不同的电源电压。根据相应的技术节点，PDN线402和404彼此间隔开一定距离(有时称为节距)。作为非限制性示例，这样的距离可以等于或大于约5微米(μm)。
在PDN线402和404之间可以形成信号线406。信号线406可以与PDN线402和404平行布置，但是具有更窄的宽度。例如，在图4中，PDN线402和404的每条具有宽度(W1)，并且信号线406具有宽度(W2)，其中宽度W1基本上大于宽度W2。根据各个实施例，在信号线406和PDN线402-404中的每条之间，每条PDN线具有连接至PDN线的多个平行段。例如，PDN线402通过多条导线413连接至段412A和412B，并且PDN线404通过多条导线415连接至段414A和414B。导线413和415的每条可以沿着与PDN线的纵向方向垂直的另一横向方向延伸。在各个实施例中，考虑到制造良率，这样的段最初可以形成为伪导线，同时形成相对较窄的导线(例如，信号线406)。由此，段412A-412B和414A-414B可以具有与信号线406类似的宽度，即宽度W2。
然后参考图5，描绘了第一PDN线502和第二PDN线504。PDN线502和504彼此平行(即，沿着相同的横向方向延伸)。在一些实施例中，PDN线502和504可以输送相同或分别不同的电源电压。根据相应的技术节点，PDN线502和504彼此间隔开一定距离(有时称为节距)。作为非限制性示例，这样的距离可以等于或大于约5微米(μm)。
在PDN线502和504之间，可能没有形成信号线。取而代之的是，多条伪导线(或段)520插入在它们之间。伪导线520的每条可以与PDN线502和504平行布置，但是具有更窄的宽度。例如，在图5中，PDN线502和504的每条具有宽度(W1)，并且伪导线520的每条具有宽度(W2)，其中宽度W1基本上大于宽度W2。根据各个实施例，PDN线502-504中的至少一条连接至伪导线520中的至少一条。例如，PDN线502通过导线523连接至段522。导线523可以沿着与PDN线的纵向方向垂直的另一个横向方向延伸。
为了增大PDN线302、304、402、404、502和504(及其相应的热传播路径)中的每个的热导率，段312、314、412A、412B、414A、414B和522分别物理连接至PDN线。通过使更多的金属材料(与围绕PDN线的介电材料相比，它通常具有相对较高的热导率)连接至每条PDN线，可以显著提高每条PDN线的热导率。另外，可以在不违反任何原始设计规则的情况下形成那些段，因为段最初配置为形成为在抛光(例如，CMP)工艺期间为相对较细的信号线提供机械支撑。因此，包括所公开的PDN线的半导体封装件的热性能可以大大改进，同时保持原始的电性能
利用连接至PDN线的一个或多个段(伪导线)，每条PDN线具有增大的占位面积以连接至一个或多个热通孔，这可以进一步增大相应的热导率。再次分别参考图3、图4和图5，段312允许至少一个热通孔350连接至段312；段412A允许至少一个热通孔450A连接至段412A；段412B允许至少一个热通孔450B连接至段412B；并且段522允许至少一个热通孔550连接至段522。在各个实施例中，这样的热通孔可以设置在PDN线之上或下方。在热通孔形成在PDN线之上的示例中，该热通孔还可以用作热接合通孔(例如，类似于图2的通孔246A-246D)。在热通孔形成在PDN线下方的另一个示例中，该热通孔可以配置为连接至更多下部(例如，伪)导线(例如，类似于图2的通孔246E-246G)。
图6、图7、图8和图9分别示出了根据各个实施例的包括一个或多个所公开的热通孔的多个示例半导体封装件600、700、800和900的截面图。半导体封装件600至900中的每个具有以与关于图2讨论的封装件100A(例如，SoIC封装件)基本类似的方式彼此集成的多个半导体管芯。然而，应该理解，所公开的热通孔可以在任何各种封装件中实现(衬底上晶圆上芯片(CoWoS)封装件、集成扇出(InFo)封装件等)，同时保持在本发明的范围内。
在图6中，封装件600包括接合至第四半导体管芯630的第一半导体管芯602、第二半导体管芯610、第三半导体管芯620。半导体管芯610和620的每个可以用作伪半导体管芯，而半导体管芯602和630的每个可以用作有源半导体管芯(例如，逻辑管芯、存储器管芯)。半导体管芯602具有耦接至TSV结构632(延伸穿过半导体管芯630的衬底)的PDN线604。PDN线604通过接合通孔634和接合焊盘636耦接至TSV结构632。在各个实施例中，封装件600还可以包括分别耦接至接合焊盘648、650和652的多个热接合通孔638、640和642。更进一步地，封装件600可以包括多个热接合通孔654和656，热接合通孔654和656分别将伪半导体管芯610和620热接合至半导体管芯630。
在半导体管芯602、610和620的相对侧上，封装件600可以包括附接至封装件600的散热器660。散热器可以配置为消散在封装件600的操作期间生成的至少一些热量。在半导体管芯630的相对侧上，封装件600可以可选地包括再分布结构670，该再分布结构670配置为重新路由或再分布封装件600的互连结构。这种重新路由的互连结构可以耦接至封装件600的多个导电连接件680。
在图7中，封装件700包括接合至第四半导体管芯780的第一半导体管芯702、第二半导体管芯710、第三半导体管芯720。封装件700还包括分别接合至半导体管芯702、710和720的第五半导体管芯722、第六半导体管芯730和第七半导体管芯740。半导体管芯710、720、730和740的每个可以用作伪半导体管芯，而半导体管芯702、722和780的每个可以用作有源半导体管芯(例如，逻辑管芯、存储器管芯)。半导体管芯702具有耦接至TSV结构732(延伸穿过半导体管芯780的衬底)的PDN线704。PDN线704通过接合通孔734和接合焊盘736耦接至TSV结构732。在各个实施例中，封装件700还可以包括分别耦接至接合焊盘748、750和752的多个热接合通孔738、740和742。更进一步地，封装件700可以包括多个热接合通孔754和756，热接合通孔754和756分别将伪半导体管芯710和720热接合至半导体管芯780。类似地，半导体管芯722具有通过接合通孔758耦接至(半导体管芯702的)接合焊盘760的PDN线724。在各个实施例中，封装件700还可以包括分别耦接至(半导体管芯702的)接合焊盘768、770和772的多个热接合通孔762、764和766。
在半导体管芯722、730和740的相对侧上，封装件700可以包括附接至封装件700的散热器782。散热器可以配置为消散在封装件700的操作期间生成的至少一些热量。在半导体管芯780的相对侧上，封装件700可以可选地包括再分布结构790，再分布结构790配置为重新路由或再分布封装件700的互连结构。这种重新路由的互连结构可以耦接至封装件700的多个导电连接件792。
在图8中，封装件800包括接合至第四半导体管芯880的第一半导体管芯802、第二半导体管芯810、第三半导体管芯820。封装件800还包括分别接合至半导体管芯802、810和820的第五半导体管芯822、第六半导体管芯830和第七半导体管芯840。半导体管芯810、820、830和840的每个可以用作伪半导体管芯，而半导体管芯802、822和880的每个可以用作有源半导体管芯(例如，逻辑管芯、存储器管芯)。半导体管芯802具有耦接至TSV结构832(延伸穿过半导体管芯880的衬底)的PDN线804。PDN线804通过接合通孔834和接合焊盘836耦接至TSV结构832。在各个实施例中，封装件800还可以包括分别耦接至接合焊盘848、850和852的多个热接合通孔838、840和842。更进一步地，封装件800可以包括多个热接合通孔854和856，热接合通孔854和856分别将伪半导体管芯810和820热接合至半导体管芯880。类似地，半导体管芯822具有通过接合通孔858耦接至(半导体管芯802的)接合焊盘860的PDN线824。在各个实施例中，封装件800还可以包括分别耦接至(半导体管芯802的)接合焊盘868、870和872的多个热接合通孔862、864和866。封装件800可以包括多个热接合通孔874和876，热接合通孔874和876分别将伪半导体管芯830和840热接合至半导体管芯810和820。
在半导体管芯822、830和840的相对侧上，封装件800可以包括附接至封装件800的散热器882。散热器可以配置为消散在封装件800的操作期间生成的至少一些热量。在半导体管芯880的相对侧上，封装件800可以可选地包括再分布结构890，再分布结构890配置为重新路由或再分布封装件800的互连结构。这种重新路由的互连结构可以耦接至封装件800的多个导电连接件892。
在图9中，封装件900包括接合至第四半导体管芯980的第一半导体管芯902、第二半导体管芯910、第三半导体管芯920。封装件900还包括接合至半导体管芯902、910和920的第五半导体管芯922。半导体管芯910、920和922的每个可以用作伪半导体管芯，而半导体管芯902和980的每个可以用作有源半导体管芯(例如，逻辑管芯、存储器管芯)。半导体管芯902具有耦接至TSV结构932(延伸穿过半导体管芯980的衬底)的PDN线904。PDN线904通过接合通孔934和接合焊盘936耦接至TSV结构932。在各个实施例中，封装件900还可以包括分别耦接至接合焊盘948、950和952的多个热接合通孔938、940和942。更进一步地，封装件900可以包括多个热接合通孔954和956，热接合通孔954和956分别将伪半导体管芯910和920热接合至半导体管芯980。在半导体管芯922的相对侧上，封装件900可以包括附接至封装件900的散热器982。散热器可以配置为消散在封装件900的操作期间生成的至少一些热量
在半导体管芯980的相对侧上，封装件900可以可选地包括再分布结构990，再分布结构990配置为重新路由或再分布封装件900的互连结构。这种重新路由的互连结构可以耦接至封装件900的多个导电连接件992。
图10示出了根据一些实施例的用于形成半导体封装件的至少部分的示例方法1000的流程图。应该注意，方法1000仅为示例，并不旨在限制本发明。因此，应该理解，图10的方法1000的操作的顺序可以改变，可以在图10的方法1000之前、期间和之后提供附加操作，并且可以在本文中简要描述一些其他操作。
通过方法1000制造的这种半导体封装件可以包括彼此可操作地和物理地耦接(例如，接合)的至少两个半导体(例如，电、光子或它们的组合)管芯。另外，半导体管芯的至少一个的PDN线连接至一个或多个导电段(例如，伪导线)，并且连接至一个或多个热接合通孔。例如，半导体封装件可以包括如上讨论的半导体封装件100、600、700、800和900的部分。因此，方法1000的操作有时可以结合关于以上附图讨论的组件来讨论。
方法1000开始于操作1002，在第一(例如，硅)衬底上形成多个器件部件。器件部件可以部分地形成多个单元(例如，图2的204A-204C)。沿着第一衬底(例如，图2的202)的主表面形成这样的单元。
方法1000进行到操作1004，在器件部件上方形成多个金属化层。金属化层(例如，图2的M0、M1、M2、M3)的每个包括多条导线(例如，图2的208)，并且不同金属化层的导线可以通过一个或多个通孔(例如，图2的210)彼此连接。特别地，在最顶部的一个金属化层中，导线的至少一条可以配置为PDN线(例如，图2的208-3A)以将电源电压(例如，VDD、VSS)输送至一个或多个相应的单元。根据各个实施例，PDN线物理地连接至多条伪导线，每条伪导线与PDN线平行。在一些实施例中，伪导线可以以比PDN线的宽度窄的宽度为特征。
方法1000进行到操作1006，形成多个第一通孔结构。可以在PDN线上方(例如，在最顶部金属化层之上)形成第一通孔结构(例如，图2的242、246A-246D)。在各个实施例中，第一通孔结构与PDN线电接触。例如，第一通孔结构中的一些连接至PDN线(并且设置在PDN线之上)，并且第一通孔结构中的一些连接至连接的伪导线(并且设置在该伪导线之上)。另外，在各个实施例中，至少一个第一通孔结构与待接合的第二(例如，硅)衬底的贯通孔结构电接触，其中剩余的第一通孔结构与贯通孔结构电隔离，但是与第二衬底热接触。
方法1000进行到操作1008，基于贯通孔结构将第二衬底接合至第一衬底。例如，在图2中，第二衬底(例如，图2的232)包括多个贯通孔结构或TSV(例如，图2的240A)，贯通孔结构或TSV配置为允许第二衬底232通过至少一个第一通孔结构(例如，242)接合至第一衬底202。这种通孔结构242可以将形成在第一衬底上方的PDN线208-3A电和物理地接合至延伸穿过第二衬底232的TSV240A。在各个实施例中，其余的第一通孔结构(例如，246A-246D)可以不连接至TSV240A，但是与第二衬底232热接触。由此，这些第一通孔结构246A-246D可以帮助消散通过PDN线208-3A生成的热量。
方法1000进行到操作1010，在第三(例如，硅)衬底上方形成多个第二通孔结构。在一些实施例中，第三衬底(例如，图2的262)上可以没有形成有源器件部件。在一些实施例中，第二通孔结构(例如，图2的246H-246J)沿着第三衬底262的主表面形成，并且与第三衬底热接触。
方法1000进行到操作1012，将第三衬底接合至第二衬底。在一些实施例中，第三衬底262通过无凸块接合而接合至第二衬底232，例如，通过一个或多个氧化物层，其中在氧化物层之间未插入有凸块结构。然而，当第二衬底232和第三衬底262彼此接合时，第二通孔结构246H-246J可以将第三衬底262热耦接至第二衬底232。由此，这些第二通孔结构246H-246J可以帮助散热通过第三衬底262生成的热量。
图11示出了根据一些实施例的包括多个金属化层M0、M1、M2…Mx和形成在相邻金属化层之间的多个通孔VIA的半导体封装件的部分的截面图。金属化层M0至Mx可以垂直布置在彼此的顶部上，其中金属化层M0和Mx分别设置为最底部金属化层和最顶部金属化层。每个金属化层具有至少一条导线，此后称为导线M0、M1、M2…Mx。在一些实施例中，这些导线的每条可以配置为将电源电压输送至一个或多个相应的单元(例如，形成在最底部金属化层M0下方)。
图12和图13分别示出了两对相邻导线的顶视图。例如，图12示出了导线M0和M1的顶视图，并且图13示出了导线M1和M2的顶视图。如图所示，导线M0可以沿着第一横向方向延伸，导线M1(设置在导线M0之上)可以沿着与第一横向方向垂直的第二横向方向延伸，并且导线M2(设置在导线M1之上)可以沿着第一横向方向延伸，从而形成网格。
首先参考图12，一些导线M0配置为输送第一电源电压，例如，VDD(此后为VDDM0)。通过沿着每个VDDM0形成以较小节距等间距间隔开的多个通孔(标记为“x”)，可以在VDDM0上形成至少总共六个通孔，这允许形成也承载VDD的三条导线(此后为VDDM1)。例如，可以在一对相邻的VDDM1之间形成附加VDDM1。接下来参考图13，其中多个通孔(标记为“x”)沿着每个VDDM1以较小节距等间距间隔开，在VDDM1上可以形成至少总共九个通孔，这允许形成也承载VDD的三条导线(此后为VDDM2)。应该理解，相同配置的导线可以用于承载其他电源电压，例如，VSS。由此，承载特定电源电压的导线的网格可以形成在相对紧凑的区域中，同时保持它们之间连接的大量通孔。
在本发明的一个方面中，公开了一种半导体器件。半导体器件包括第一衬底。半导体器件包括形成在第一衬底上方的多个金属化层。半导体器件包括形成在多个金属化层上方的多个通孔结构。半导体器件包括通过多个通孔结构附接至第一衬底的第二衬底。半导体器件包括设置在多个金属化层的第一金属化层中的第一导线。沿着第一横向方向延伸的第一导线连接至多个通孔结构的与第二衬底的第一贯通孔结构电接触的至少第一通孔结构，以及第一导线连接至多个通孔结构的从第一贯通孔结构横向偏移的至少第二通孔结构。
在上述半导体器件中，其中，所述第一导线配置为输送电源电压。
在上述半导体器件中，其中，所述第二通孔结构与所述第二衬底的任何贯通孔结构电隔离。
在上述半导体器件中，半导体器件还包括：第二导线，设置在第一金属化层中并且沿着第一横向方向延伸；以及第三导线，设置在第一金属化层中，并且沿着与第一横向方向垂直的第二横向方向延伸，第三导线连接至第二导线；其中，第一导线在第一横向方向上具有第一长度，并且第二导线在第一横向方向上具有第二长度，第二长度比第一长度短。
在上述半导体器件中，半导体器件还包括：第二导线，设置在第一金属化层中并且沿着第一横向方向延伸；以及第三导线，设置在第一金属化层中，并且沿着与第一横向方向垂直的第二横向方向延伸，第三导线连接至第二导线；其中，第一导线在第一横向方向上具有第一长度，并且第二导线在第一横向方向上具有第二长度，第二长度基本上比第一长度短，第一导线在第二横向方向上具有第一宽度，并且第二导线在第二横向方向上具有第二宽度，并且其中，第一宽度基本上大于第二宽度。
在上述半导体器件中，半导体器件还包括：第四导线，设置在第一金属化层中并且沿着第一横向方向延伸；第五导线，设置在第一金属化层中并且沿着第一横向方向延伸；以及第六导线，设置在第一金属化层中，并且沿着与第一横向方向垂直的第二横向方向延伸，第六导线连接至第四导线和第五导线；其中，第一导线在第一横向方向上具有第一长度，并且第五导线和第六导线的每条在第一横向方向上具有第二长度，第二长度比第一长度短。
在上述半导体器件中，半导体器件还包括：第七导线，设置在第一金属化层中并且沿着第一横向方向延伸；其中，第一导线和第七导线在第一横向方向上具有相同的长度。
在上述半导体器件中，半导体器件还包括：第七导线，设置在第一金属化层中并且沿着第一横向方向延伸；其中，第一导线和第七导线在第一横向方向上具有相同的长度，其中，第一导线沿着与所述第一横向方向垂直的第二横向方向与第七导线间隔开，并且其中，第一导线配置为输送第一电源电压，并且第七导线配置为输送第二电源电压。
在上述半导体器件中，半导体器件还包括：第七导线，设置在第一金属化层中并且沿着第一横向方向延伸；其中，第一导线和第七导线在第一横向方向上具有相同的长度，其中，第一导线沿着与所述第一横向方向垂直的第二横向方向与第七导线间隔开，并且其中，第一导线配置为输送第一电源电压，并且第七导线配置为输送第二电源电压，第一电源电压为VDD，并且第二电源电压为VSS。
在本发明的另一方面中，公开了一种半导体封装件。半导体封装件包括第一衬底。半导体封装件包括沿着第一衬底的主表面形成的多个器件部件。半导体封装件包括形成在多个器件部件上方的多个金属化层。半导体封装件包括第二衬底，第一衬底接合至第二衬底。半导体封装件包括延伸穿过第二衬底的多个贯通孔结构。半导体封装件包括设置在多个金属化层和第二衬底之间的多个第一通孔结构。半导体封装件包括设置在多个金属化层的最顶部的一个中的第一导线，其中第一导线配置为用于多个器件部件的电力输送网络的部分。第一导线通过多个第一通孔结构与第二衬底热接触。多个第一通孔结构的至少第一子集的每个与多个贯通孔结构中的相应一个电接触，并且多个第一通孔结构的至少第二子集的每个与多个贯通孔结构电隔离。
在上述半导体封装件中，其中，第一导线还与第二衬底热接触。
在上述半导体封装件中，半导体封装件还包括：第二导线，设置在最顶部金属化层中，第二导线也是电力输送网络的部分。
在上述半导体封装件中，半导体封装件还包括：第二导线，设置在最顶部金属化层中，第二导线也是电力输送网络的部分，其中，第一导线配置为输送第一电源电压，并且第二导线配置为输送第二电源电压，并且其中，第一导线和第二导线设置为彼此平行。
在上述半导体封装件中，半导体封装件还包括：第二导线，设置在最顶部金属化层中，第二导线也是电力输送网络的部分，其中，第一导线配置为输送第一电源电压，并且第二导线配置为输送第二电源电压，并且其中，第一导线和第二导线设置为彼此平行，半导体封装件还包括多条第三导线，每条第三导线与第一导线和第二导线平行设置，并且插入在第一导线和第二导线之间。
在上述半导体封装件中，半导体封装件还包括：第二导线，设置在最顶部金属化层中，第二导线也是电力输送网络的部分，其中，第一导线配置为输送第一电源电压，并且第二导线配置为输送第二电源电压，并且其中，第一导线和第二导线设置为彼此平行，半导体封装件还包括多条第三导线，每条第三导线与第一导线和第二导线平行设置，并且插入在第一导线和第二导线之间；多条第四导线，每条第四导线与第一导线和第二导线垂直设置，并且连接至第一导线或第二导线中的一条。
在上述半导体封装件中，半导体封装件还包括：第三衬底，也接合至第二衬底，其中，第三衬底与第一衬底横向间隔开并且沿着第三衬底的主表面未形成有器件部件；以及多个第二通孔结构，设置在第三衬底与第二衬底之间，其中，第三衬底通过多个第二通孔结构与第二衬底热接触。
在本发明的又一方面中，公开了一种用于制造半导体器件的方法。该方法包括沿着第一硅衬底的主表面形成多个器件部件。该方法包括在多个器件部件上方形成多个金属化层。设置在多个金属化层的最顶部金属化层中的至少第一导线配置为输送电源电压。该方法包括形成与第一导线电接触的多个第一通孔结构。该方法包括将第一硅衬底接合至第二硅衬底。第二硅衬底具有延伸穿过第二硅衬底的贯通孔结构。多个第一通孔结构中的至少一个与贯通孔结构电接触，其中多个第一通孔结构中的剩余第一通孔结构与贯通孔结构电隔离，但是与第二硅衬底热接触。
在上述方法中，方法还包括：形成至少第二导线和至少第三导线，第二导线和第三导线设置在最顶部金属化层中；其中，第二导线与第一导线平行设置，并且第三导线与第一导线垂直设置；并且其中，第三导线将第一导线连接至第二导线。
在上述方法中，方法还包括：在第三硅衬底上方形成多个第二通孔结构，其中，第三硅衬底沿着第三硅衬底的主表面未形成有器件部件；以及将第三硅衬底接合至第二硅衬底，多个第二通孔结构插入在第三硅衬底和第二硅衬底之间。
如本文所用的，术语“约”和“近似”通常是指所述值的正负10％。例如，约0.5将包括0.45和0.55，约10将包括9至11，约1000将包括900至1100。
前面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，它们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同构造不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。

Claims (10)

1.一种半导体器件，包括：
第一衬底；
多个金属化层，形成在所述第一衬底上方；
多个通孔结构，形成在所述多个金属化层上方；
第二衬底，通过所述多个通孔结构附接至所述第一衬底；以及
第一导线，设置在所述多个金属化层的第一金属化层中；
其中，沿着第一横向方向延伸的所述第一导线连接至所述多个通孔结构的与所述第二衬底的第一贯通孔结构电接触的至少第一通孔结构，以及所述第一导线连接至所述多个通孔结构的从所述第一贯通孔结构横向偏移的至少第二通孔结构。
2.根据权利要求1所述的半导体器件，其中，所述第一导线配置为输送电源电压。
3.根据权利要求1所述的半导体器件，其中，所述第二通孔结构与所述第二衬底的任何贯通孔结构电隔离。
4.根据权利要求1所述的半导体器件，还包括：
第二导线，设置在所述第一金属化层中并且沿着所述第一横向方向延伸；以及
第三导线，设置在所述第一金属化层中，并且沿着与所述第一横向方向垂直的第二横向方向延伸，所述第三导线连接至所述第二导线；
其中，所述第一导线在所述第一横向方向上具有第一长度，并且所述第二导线在所述第一横向方向上具有第二长度，所述第二长度基本上比所述第一长度短。
5.根据权利要求4所述的半导体器件，其中，所述第一导线在所述第二横向方向上具有第一宽度，并且所述第二导线在所述第二横向方向上具有第二宽度，并且其中，所述第一宽度基本上大于所述第二宽度。
6.根据权利要求1所述的半导体器件，还包括：
第四导线，设置在所述第一金属化层中并且沿着所述第一横向方向延伸；
第五导线，设置在所述第一金属化层中并且沿着所述第一横向方向延伸；以及
第六导线，设置在所述第一金属化层中，并且沿着与所述第一横向方向垂直的第二横向方向延伸，所述第六导线连接至所述第四导线和所述第五导线；
其中，所述第一导线在所述第一横向方向上具有第一长度，并且所述第五导线和所述第六导线的每条在所述第一横向方向上具有第二长度，所述第二长度基本上比所述第一长度短。
7.根据权利要求1所述的半导体器件，还包括：
第七导线，设置在所述第一金属化层中并且沿着所述第一横向方向延伸；
其中，所述第一导线和所述第七导线在所述第一横向方向上具有相同的长度。
8.根据权利要求7所述的半导体器件，其中，所述第一导线沿着与所述第一横向方向垂直的第二横向方向与所述第七导线间隔开，并且其中，所述第一导线配置为输送第一电源电压，并且所述第七导线配置为输送第二电源电压。
9.一种半导体封装件，包括：
第一衬底；
多个器件部件，沿着所述第一衬底的主表面形成；
多个金属化层，形成在所述多个器件部件上方；
第二衬底，所述第一衬底接合至所述第二衬底；
多个贯通孔结构，延伸穿过所述第二衬底；
多个第一通孔结构，设置在所述多个金属化层与所述第二衬底之间；以及
第一导线，设置在所述多个金属化层的最顶部金属化层中，其中，所述第一导线配置为用于所述多个器件部件的电力输送网络的部分；
其中，所述第一导线通过所述多个第一通孔结构与所述第二衬底热接触；并且
其中，所述多个第一通孔结构的至少第一子集的每个与所述多个贯通孔结构中的相应一个贯通孔结构电接触，并且所述多个第一通孔结构的至少第二子集的每个与所述多个贯通孔结构电隔离。
10.一种用于制造半导体器件的方法，包括：
沿着第一硅衬底的主表面形成多个器件部件；
在所述多个器件部件上方形成多个金属化层，其中，设置在所述多个金属化层的最顶部金属化层中的至少第一导线配置为输送电源电压；
形成与所述第一导线电接触的多个第一通孔结构；以及
将所述第一硅衬底接合至第二硅衬底，其中，所述第二硅衬底具有延伸穿过所述第二硅衬底的贯通孔结构；
其中，所述多个第一通孔结构中的至少一个与所述贯通孔结构电接触，所述多个第一通孔结构中的剩余第一通孔结构与所述贯通孔结构电隔离，但是与所述第二硅衬底热接触。
CN202310027796.9A 2022-01-12 2023-01-09 半导体封装件、半导体器件及其制造方法 Pending CN116259588A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202263298899P 2022-01-12 2022-01-12
US63/298,899 2022-01-12
US17/827,287 2022-05-27
US17/827,287 US20230223379A1 (en) 2022-01-12 2022-05-27 Thermally-aware semiconductor packages

Publications (1)

Publication Number Publication Date
CN116259588A true CN116259588A (zh) 2023-06-13

Family

ID=86687244

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310027796.9A Pending CN116259588A (zh) 2022-01-12 2023-01-09 半导体封装件、半导体器件及其制造方法

Country Status (3)

Country Link
US (1) US20230223379A1 (zh)
CN (1) CN116259588A (zh)
TW (1) TWI836843B (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101190744B1 (ko) * 2010-05-27 2012-10-12 에스케이하이닉스 주식회사 멀티칩 구조를 가지는 반도체 집적 회로
US9537199B2 (en) * 2015-03-19 2017-01-03 International Business Machines Corporation Package structure having an integrated waveguide configured to communicate between first and second integrated circuit chips
US11081426B2 (en) * 2018-07-31 2021-08-03 Taiwan Semiconductor Manufacturing Company, Ltd. 3D IC power grid

Also Published As

Publication number Publication date
US20230223379A1 (en) 2023-07-13
TWI836843B (zh) 2024-03-21
TW202331954A (zh) 2023-08-01

Similar Documents

Publication Publication Date Title
US20210028147A1 (en) Multi-Die Package Structures Including Redistribution Layers
US9391013B2 (en) 3D integrated circuit package with window interposer
CN102931173B (zh) 多芯片晶圆级封装
US9704766B2 (en) Interposers of 3-dimensional integrated circuit package systems and methods of designing the same
US8237274B1 (en) Integrated circuit package with redundant micro-bumps
TWI629762B (zh) 具有ｔｓｖ互連的半導體封裝元件
TW202040777A (zh) 積體電路封裝及其形成方法
US8779303B2 (en) Hybrid package
US12020952B2 (en) Method of fabricating semiconductor device having dummy micro bumps between stacking dies
US11923271B2 (en) 3D IC power grid
CN113410223B (zh) 芯片组及其制造方法
US9105610B2 (en) Methods and arrangements relating to semiconductor packages including multi-memory dies
US20230378148A1 (en) Semiconductor packages and methods for forming the same
KR101780145B1 (ko) 시스템 온 칩 상의 컴포넌트 파티션 방법 및 이의 디바이스
US20210202354A1 (en) Memory device and manufacturing method thereof
JP5940578B2 (ja) チップ装置
CN116259588A (zh) 半导体封装件、半导体器件及其制造方法
TW202201740A (zh) 半導體封裝
US20240063074A1 (en) Semiconductor packages and methods of manufacturing thereof
Wu et al. Stress Analysis and Layout Optimization of Nano-TSV in an Advanced Packaging
US20240213121A1 (en) 3d ic power grid
US12033982B2 (en) Fully interconnected heterogeneous multi-layer reconstructed silicon device
WO2024031745A1 (zh) 一种半导体封装结构及其制备方法
WO2024031740A1 (zh) 一种半导体封装结构及其制备方法
US20220359347A1 (en) Memory device and manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination