CN116259277A - 选通驱动电路和包括其的显示装置 - Google Patents

选通驱动电路和包括其的显示装置 Download PDF

Info

Publication number
CN116259277A
CN116259277A CN202211355263.5A CN202211355263A CN116259277A CN 116259277 A CN116259277 A CN 116259277A CN 202211355263 A CN202211355263 A CN 202211355263A CN 116259277 A CN116259277 A CN 116259277A
Authority
CN
China
Prior art keywords
scan
output
node
signal
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211355263.5A
Other languages
English (en)
Inventor
张永仁
徐大荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN116259277A publication Critical patent/CN116259277A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本公开涉及选通驱动电路和包括其的显示装置。公开了一种选通驱动电路，该选通驱动电路包括：多个级电路，其彼此依赖地连接并且被配置为输出“j”个输出信号，其中，“j”是2或更大的整数，其中，多个级电路中的每一个包括用于控制第一节点和第二节点中的每一个的电压的逻辑控制器以及响应于第一节点的电压输出“j”个时钟信号中的每一个作为“j”个输出信号的输出电路单元，其中，输出电路单元包括响应于第一节点的电压通过输出节点输出“j”个时钟信号中的每一个作为“j”个输出信号的“j”个输出缓冲器以及在第一节点与“j”个输出缓冲器中的一些的输出节点之间制备的电容器。

Description

选通驱动电路和包括其的显示装置
技术领域
本公开涉及一种选通驱动电路和包括其的显示装置。
背景技术
随着信息技术发展，与用户和信息之间的联系媒介对应的显示装置的市场增加。除了用户之间的文本信息传递之外，各种形式的通信是活跃的。随着信息的类型改变，显示装置的性能也发展。因此，诸如有机发光显示器OLED、液晶显示器LCD、微型发光二极管微型LED显示器和量子点显示器QD的各种类型的显示装置的使用可增加。
显示装置包括：显示面板，其包括具有与多条选通线和多条数据线连接的薄膜晶体管的多个像素；数据驱动电路，其用于向数据线供应数据电压；以及选通驱动电路，其包括具有用于向选通线供应选通信号的多个级的移位寄存器。
选通驱动电路可在制造显示面板的数据线和选通线以及各个像素的薄膜晶体管的工艺中同时形成在显示面板的非显示区域上。即，应用用于将选通驱动电路直接集成到显示面板中的面板内选通GIP方法。
发明内容
为了实现窄边框，发明人对具有能够利用实现于其中以减小边框宽度的单级驱动多条选通线的新结构的选通驱动电路以及包括其的显示装置进行了各种实验。根据各种实验过程，当一个级依次输出多个扫描信号时，出现各个扫描信号的输出偏差。因此，根据各种实验结果，本公开涉及一种具有能够减小从一个级输出的多个扫描信号的输出偏差的新结构的选通驱动电路以及包括其的显示装置。
鉴于上述问题而进行了本公开，本公开的技术益处在于提供一种能够减小从一个级输出的多个扫描信号的输出偏差并减小其尺寸的选通驱动电路以及包括其的显示装置。
根据本公开的一方面，以上和其它技术益处可通过提供一种选通驱动电路来实现，该选通驱动电路包括彼此依赖地连接并且被配置为输出“j”个输出信号(“j”是大于或等于2的整数)的多个级电路，其中，多个级电路中的每一个包括用于控制第一节点的第一电压和第二节点的第二电压的逻辑控制器以及响应于第一节点的电压而输出“j”个时钟信号中的每一个作为“j”个输出信号的输出电路，其中，输出电路包括响应于第一节点的第一电压通过输出节点输出“j”个时钟信号中的每一个作为“j”个输出信号中的相应输出信号的“j”个输出缓冲器以及连接在第一节点与“j”个输出缓冲器中的一些的输出节点之间的多个电容器。
根据本公开的另一方面，提供了一种显示装置，该显示装置包括：显示面板，其包括多条数据线、与多条数据线交叉的多条选通线以及连接到相邻对数据线和选通线的多个子像素；选通驱动电路，其包括用于基于预定或所选顺序以多条选通线当中的“j”条选通线为一组输出扫描信号的多个级电路；数据驱动电路，其连接到多条数据线中的每一条；以及定时控制器，其用于控制选通驱动电路和数据驱动电路中的每一个的驱动定时，其中，选通驱动电路包括选通驱动器，选通驱动器包括彼此依赖地连接并且被配置为输出“j”个输出信号(“j”是2或更大的整数)的多个级电路，其中，多个级电路中的每一个包括用于控制第一节点和第二节点中的每一个的电压的逻辑控制器以及响应于第一节点的电压而输出“j”个时钟信号中的每一个作为“j”个输出信号的输出电路，其中，输出电路包括响应于第一节点的电压通过相应输出节点输出“j”个时钟信号中的每一个作为“j”个输出信号中的相应输出信号的“j”个输出缓冲器以及连接在第一节点与“j”个输出缓冲器中的一些的输出节点之间的电容器。
附图说明
本公开的以上和其它技术益处、特征和其它优点将从以下结合附图进行的详细描述更清楚地理解，附图中：
图1是根据本公开的各种实施方式的显示装置的框图；
图2示意性地示出根据本公开的各种实施方式的构成选通驱动电路的级电路；
图3示出根据本公开的各种实施方式的选通驱动电路；
图4示出根据本公开的各种实施方式的选通驱动电路的级电路；
图5是根据本公开的一个实施方式的输出电路单元的电路图；
图6是示出施加到图5所示的输出电路单元的扫描时钟信号、从输出电路单元输出的扫描信号和第一节点的电压波形的波形图；
图7是根据本公开的第一实施方式的输出电路单元的电路图；
图8是示出施加到图7所示的输出电路单元的扫描时钟信号、从图7所示的输出电路单元输出的扫描信号和第一节点的波形图；
图9是根据本公开的第二实施方式的输出电路单元的电路图；
图10是示出施加到图9所示的输出电路单元的扫描时钟信号、从图9所示的输出电路单元输出的扫描信号和第一节点的波形图；
图11是根据本公开的第三实施方式的输出电路单元的电路图；
图12是示出施加到图11所示的输出电路单元的扫描时钟信号、从图11所示的输出电路单元输出的扫描信号和第一节点的波形图；
图13是根据本公开的第四实施方式的输出电路单元的电路图；
图14是示出施加到图13所示的输出电路单元的扫描时钟信号、从图13所示的输出电路单元输出的扫描信号和第一节点的波形图；
图15是根据本公开的第五实施方式的输出电路单元的电路图；
图16是示出施加到图15所示的输出电路单元的扫描时钟信号、从图15所示的输出电路单元输出的扫描信号和第一节点的波形图；以及
图17和图18是示出根据一个示例和本公开的第一实施方式的扫描信号和第一节点的输出波形的图。
具体实施方式
本公开的优点和特征及其实现方法将通过参照附图描述的以下实施方式来阐明。然而，本公开可按不同的形式具体实现，不应被解释为限于本文所阐述的实施方式。相反，提供这些实施方式以使得本公开将彻底和完整，并且将向本领域技术人员充分传达本公开的范围。
为了描述本公开的实施方式而在附图中公开的形状、尺寸、比率、角度和数量仅是示例，因此，本公开不限于所示细节。贯穿说明书，相似的标号表示相似的元件。在以下描述中，当相关已知功能或配置的详细描述被确定为不必要地模糊本公开的重点时，将省略详细描述。
在使用本说明书中描述的“包括”、“具有”和“包含”的情况下，除非使用“仅～”，否则可添加另一部分。除非相反指示，否则单数形式的术语可包括复数形式。
在解释元件时，尽管没有明确描述，但元件被解释为包括误差范围。
在描述位置关系时，例如，当位置关系被描述为“在～上”、“在～上方”、“在～下方”和“在～旁边”时，除非使用“恰好”或“直接”，否则一个或更多个部分可布置在两个其它部分之间。
在描述时间关系时，例如，当时间顺序被描述为“在…之后”、“随后”、“接下来”和“在…之前”时，除非使用“刚刚”或“直接”，否则可包括不连续的情况。
将理解，尽管本文中可使用术语“第一”、“第二”等来描述各种元件，但这些元件不应受这些术语限制。这些术语仅用于将一个元件与另一元件区分。例如，在不脱离本公开的范围的情况下，第一元件可被称为第二元件，类似地，第二元件可被称为第一元件。
术语“第一水平轴方向”、“第二水平轴方向”和“垂直轴方向”不应仅基于各个方向彼此垂直的几何关系来解释，而是可在本公开的组件可功能上操作的范围内意指具有更宽方向性的方向。
术语“至少一个”应该被理解为包括一个或更多个相关所列项的任何和所有组合。例如，“第一项目、第二项目和第三项目中的至少一个”的含义表示从第一项目、第二项目和第三项目中的两个或更多个提出的所有项目组合以及第一项目、第二项目或第三项目。
本公开的各种实施方式的特征可彼此部分或全部联接或组合，并且可彼此不同地互操作并且技术上如本领域技术人员可充分理解那样驱动。本公开的实施方式可彼此独立地实施，或者可按照相互依赖的关系一起实施。
在本公开中，形成在显示面板的基板上的像素电路和选通驱动电路可利用N型或P型晶体管来实现。例如，晶体管可被实现为具有N型或P型金属氧化物半导体场效应晶体管MOSFET晶体管结构的薄膜晶体管。薄膜晶体管是包括栅极、源极和漏极的3电极器件。在薄膜晶体管中，载流子可从源极流向漏极。在N型薄膜晶体管的情况下，由于载流子是电子，所以源极电压相对低于漏极电压，以使得电子可从从源极流向漏极。在N型薄膜晶体管中，电子从源极流向漏极，由此电流方向从漏极流向源极。在P型薄膜晶体管的情况下，由于载流子是空穴，所以源极电压相对高于漏极电压，以使得空穴从源极流向漏极。在P型薄膜晶体管中，空穴从源极流向漏极，由此电流方向从源极流向漏极。在MOSFET晶体管结构的薄膜晶体管中，源极和漏极不固定，而是根据所施加的电压而改变。因此，在本公开的描述中，源极和漏极中的任一个将被描述为第一源/漏电极，剩余一个将被描述为第二源/漏电极。
以下，将参照附图详细描述根据本公开的选通驱动电路和包括其的显示装置的优选实施方式。只要可能，贯穿附图将使用相同的标号来表示相同或相似的部分。由于为了描述方便，附图中所示的各个元件的比例不同于实际比例，所以本公开不限于所示的比例。
图1是根据本公开的各种实施方式的显示装置的框图。
参照图1，根据本公开的各种实施方式的显示装置100可包括：显示面板110，其具有多条数据线DL和多条选通线GL以及连接到多条数据线DL和多条选通线GL的多个像素PX；以及驱动电路，其用于向显示面板110提供驱动信号。
在附图中，多个像素PX按矩阵形式布置并且被配置为构成像素阵列。然而，不限于此。多个像素PX可按各种形式布置而不限于此。
驱动电路可包括：数据驱动电路120，其用于向多条数据线DL提供数据信号；选通驱动电路GD，其用于向多条选通线GL提供选通信号；以及定时控制器130，其用于控制数据驱动电路120和选通驱动电路GD。
显示面板110可包括显示图像的显示区域DA和设置在显示区域DA的周边的非显示区域NDA。在显示区域DA中，存在多个像素PX、用于向多个像素PX提供数据信号的数据线DL以及用于向多个像素PX提供选通信号的选通线GL。
设置在显示区域DA中的多条选通线GL可延伸到非显示区域NDA，并且可电连接到选通驱动电路GD。选通线GL将设置在第一方向(或水平方向)上的多个像素PX与选通驱动电路GD电连接。另外，在非显示区域中，可设置与选通驱动有关的布线以驱动多个像素PX或生成用于选通驱动电路GD的各种选通信号。例如，与选通驱动有关的布线可包括用于向选通驱动电路GD供应高电平选通电压的一条或更多条高电平选通电压线、用于向选通驱动电路GD供应低电平选通电压的一条或更多条低电平选通电压线、用于向选通驱动电路GD供应多个时钟信号的多条时钟线以及用于向选通驱动电路GD供应一个或更多个起始信号的一条或更多条起动线。
设置在显示区域DA中的多条数据线DL可延伸到非显示区域NDA，并且可电连接到数据驱动电路120。数据线DL将设置在与第一方向交叉的第二方向(或垂直方向)上的多个像素PX与数据驱动电路120电连接，或者可被实现为单条引线，或者可通过使用链接线通过接触孔将多条引线连接来实现。
在显示面板110中，多条数据线DL和多条选通线GL与像素阵列一起设置。如上所述，多条数据线DL和多条选通线GL可水平或垂直设置。为了说明方便，假设多条数据线DL垂直布置，并且多条选通线GL水平布置，但不限于这种结构。
定时控制器130根据各个帧中实现的定时来开始扫描数据信号，根据数据驱动电路120中使用的数据信号格式来转换从外部输入的输入图像数据，输出所转换的图像数据，并且根据扫描在适当时间控制数据驱动电路120。
定时控制器130从外部与输入图像数据一起接收包括垂直同步信号、水平同步信号、输入数据使能信号和时钟信号的定时信号。接收到定时信号的定时控制器130生成并输出用于控制数据驱动电路120和选通驱动电路GD的控制信号。
例如，定时控制器130输出包括源极起始脉冲、源极采样时钟和源极输出使能信号的各种数据控制信号以控制数据驱动电路120。源极起始脉冲控制构成数据驱动电路120的一个或更多个数据信号生成电路的数据采样起始定时。源极采样时钟是用于控制各个数据信号生成电路中的数据的采样定时的时钟信号。源极输出使能信号控制数据驱动电路120的输出定时。
另外，定时控制器130输出包括选通起始脉冲、选通移位时钟、选通输出使能信号等的选通控制信号以控制选通驱动电路GD。选通起始脉冲控制构成选通驱动电路GD的一个或更多个选通信号生成电路的操作起始定时。选通移位时钟是共同输入到一个或更多个选通信号生成电路的时钟信号，并且控制扫描信号的移位定时。选通输出使能信号指定一个或更多个选通信号生成电路的定时信息。
定时控制器130可以是传统显示装置中使用的定时控制器或者能够进一步执行其它控制功能(包括定时控制器)的控制装置。
定时控制器130可被实现为与数据驱动电路120分离的组件，并且可与数据驱动电路120集成以被实现为一个集成电路。
数据驱动电路120可包括一个或更多个数据信号生成电路。数据信号生成电路可包括移位寄存器、锁存电路、数模转换器、输出缓冲器等。数据信号生成电路还可包括模数转换器。
数据信号生成电路可通过载带自动接合TAB方法、玻璃上芯片COG方法或面板上芯片COP方法连接到显示面板110的接合焊盘，可直接设置在显示面板110上，或者可被集成到显示面板110中。另外，多个数据信号生成电路可按照安装在连接到显示面板110的源极电路膜上的膜上芯片COF方法来实现。
选通驱动电路GD依次向多条选通线GL供应选通信号，从而驱动连接到多条选通线GL的多个像素PX。选通驱动电路GD可包括移位寄存器、电平移位器等。
选通驱动电路GD可通过载带自动接合TAB方法、玻璃上芯片COG方法或面板上芯片COP方法连接到显示面板110的接合焊盘，或者可按照面板内选通GIP方法实现并直接设置在显示面板110上。另外，多个选通信号生成电路可安装在连接到显示面板110的栅极电路膜上，并且可按照膜上芯片COF方法实现。选通驱动电路GD包括多个选通信号生成电路，并且多个选通信号生成电路可按照GIP型实现并且可设置在显示面板110的非显示区域NDA中。
选通驱动电路GD根据定时控制器130的控制依次供应具有使晶体管导通或截止的第一电压电平的选通高电压VGH的选通信号或者具有使晶体管导通或截止的第二电压电平的选通低电压VGL的选通信号。当选通驱动电路GD将信号提供给特定选通线时，数据驱动电路120将从定时控制器130接收的图像数据转换为模拟数据信号并且将模拟数据信号供应给多条数据线DL。
数据驱动电路120可设置在显示面板110的一侧。例如，选通驱动电路GD可设置在显示面板110的上侧、下侧、左侧或右侧。另外，数据驱动电路120可根据驱动方法、面板设计方法等设置在显示面板110的两侧。例如，数据驱动电路120可设置在显示面板110的上侧和下侧或左侧和右侧。
选通驱动电路GD可设置在显示面板110的一侧。例如，选通驱动电路GD可设置在显示面板110的上侧、下侧、左侧或右侧。另外，选通驱动电路GD可根据驱动方法、面板设计方法等设置在显示面板110的两侧。例如，选通驱动电路GD可设置在显示面板110的上侧和下侧或左侧和右侧。选通驱动电路GD可与制造像素PX的薄膜晶体管的工艺一起形成在基板的左和/或右非显示区域NDA中，并且可根据单馈送方法操作以向多条选通线GL中的每一条供应选通信号。另选地，选通驱动电路GD可形成在基板的左和右非显示区域NDA上，并且可根据双馈送方法操作以向多条选通线GL中的每一条供应选通信号。另选地，选通驱动电路GD可形成在基板的左和右非显示区域NDA中，并且可根据双馈送方法的交织方法操作以向多条选通线GL中的每一条供应选通信号。
选通驱动电路GD可包括多个级电路，多个级电路彼此依赖地连接以依次向多条选通线GL中的每一条供应选通信号。
图2示意性地示出根据本公开的各种实施方式的选通驱动电路的级电路。
参照图2，选通驱动电路GD可包括多个级电路ST以驱动多条选通线GL。
多个级电路ST中的每一个可包括至少一个逻辑控制器200和至少一个输出电路单元300。输出电路单元300可以是输出电路300，并且可以被称为输出电路300。
各个输出电路单元300可包括导通操作交替的上拉晶体管Tu和下拉晶体管Td。上拉晶体管Tu和下拉晶体管Td可被表示为输出输出信号的输出缓冲器。
时钟信号CLK被施加到上拉晶体管Tu的漏极节点(或源极节点)，上拉晶体管Tu的源极节点(或漏极节点)电连接到输出节点Nout，上拉晶体管Tu的栅极节点可以是由逻辑控制器200控制的第一节点Q。
选通低电位电压VSS(例如，低电位电压、选通低电压等)被施加到下拉晶体管Td的漏极节点(或源极节点)，下拉晶体管Td的源极节点(或漏极节点)电连接到输出节点Nout，下拉晶体管Td的栅极节点可以是由逻辑控制器200控制的第二节点QB。
第一节点Q和第二节点QB可具有彼此相反的电压状态。例如，如果第一节点Q处于高电压电平，则第二节点QB可为低电压电平。如果第一节点Q处于低电压电平，则第二节点QB可为高电压电平。
当上拉晶体管Tu根据第一节点Q的高电压电平(或低电压电平)导通时，下拉晶体管Td根据第二节点QB的低电压电平(或高电压电平)截止。当上拉晶体管Tu根据第一节点Q的低电压电平(或高电压电平)截止时，下拉晶体管Td根据第二节点QB的高电压电平(或低电压电平)导通。
输出节点Nout可电连接到多条选通线GL当中的扫描控制线、感测控制线和发射控制线之一。
当上拉晶体管Tu导通时，施加到上拉晶体管Tu的时钟信号CLK通过输出节点Nout输出作为输出信号。输出到输出节点Nout的输出信号可以是具有导通电压电平(或第一电压电平)的扫描信号、感测信号和发射信号EM之一。
当下拉晶体管Td处于导通状态时，施加到下拉晶体管Td的选通低电位电压VSS(例如，低电位电压、选通低电压等)通过输出节点Nout输出作为输出信号。输出到输出节点Nout的输出信号可以是具有截止电压电平(或第二电压电平)的扫描信号、感测信号和发射信号EM之一。
逻辑控制器200是用于控制第一节点Q和第二节点QB中的每一个的电压的电路，并且可包括两个或更多个晶体管(开关元件)。逻辑控制器200可接收设定信号VST并设定对应级电路ST的操作，并且可接收重置信号VRST并重置对应级电路ST的操作。逻辑控制器200可接收单独的电压以控制第一节点Q和第二节点QB中的每一个的电压。
然而，如果各个级电路ST一一对应地连接到多条选通线GL当中的扫描控制线、感测控制线和发射控制线之一，则难以满足需要高分辨率和窄边框的新设计。
本公开的发明人提出了一种能够输出“j”(“j”是2或更大的整数)个输出信号的选通驱动电路以及包括其的显示装置。
图3示出根据本公开的各种实施方式的选通驱动电路，图4示出根据本公开的各种实施方式的选通驱动电路的级电路。
参照图3，根据本公开的各种实施方式的选通驱动电路GD可包括彼此依赖地连接的多个级电路ST1、ST2、ST3和ST4。选通驱动电路GD还可包括设置在第一级电路ST1的前端的虚设级电路DST。此外，虚设级电路DST可设置在多个级电路ST1、ST2、ST3和ST4的末端。应该理解，“彼此依赖地连接”的电路包括一些或所有电路的操作依赖于来自另一电路的一个或更多个输出的含义。例如，多个级电路ST1、ST2、ST3、ST4可按菊花链彼此电连接，其中级电路ST4的操作由级电路ST3的输出触发，级电路ST3的操作由级电路ST2的输出触发，级电路ST2的操作由级电路ST1的输出触发。
多个时钟信号CRCLKs和SCCLKs、选通高电压VGH(或选通高电位电压、高电位电压等)、多个选通低电压VGLs(或选通低电位电压、低电位电压等)和选通起始信号VST(或设定信号)可从定时控制器130施加到选通驱动电路GD。
多个时钟信号CRCLKs和SCCLKs可包括扫描时钟信号SCCLKs和进位时钟信号CRCLKs。
多个级电路ST1、ST2、ST3和ST4中的每一个可输出“j”(“j”是2或更大的整数)个输出信号。级电路ST1、ST2、ST3和ST4中的每一个可连接到”j”条选通线GL，并且可根据从定时控制器130施加的时钟信号CRCLKs和SCCLKs依次向“j”条选通线GL中的每一个输出“j”个输出信号。例如，多个扫描时钟信号SCCLKs可依次施加到级电路ST1、ST2、ST3和ST4中的每一个，并且级电路ST1、ST2、ST3和ST4中的每一个可依次输出多个扫描时钟信号SCCLKs中的每一个作为“j”个扫描信号SC。另外，各个级电路ST1、ST2、ST3和ST4可接收一个进位时钟信号CRCLK并输出进位时钟信号CRCLK作为进位信号CR。提供从级电路ST1、ST2、ST3和ST4中的每一个输出的“j”个扫描信号SC以依次驱动对应选通线GL。从级电路ST1、ST2、ST3和ST4中的每一个输出的进位信号CR可作为前一进位信号(或选通起始信号、设定信号)供应给下一级电路当中的任一个，或者可作为下一进位信号(或重置信号)供应给前一级电路当中的任一个。
选通驱动电路GD可接收从定时控制器130供应的选通起始信号VST。例如，选通起始信号VST可被施加到虚设级电路DST。
选通起始信号VST是用于控制各个帧的图像显示区段和黑色显示区段中的每一个中的起始时间点的信号，并且可紧接在图像显示区段和黑色显示区段中的每一个的起始时间点之前生成。例如，选通起始信号VST可每帧生成两次。
选通驱动电路GD可接收从定时控制器130供应的多个时钟信号CRCLKs和SCCLKs。多个时钟信号CRCLKs和SCCLKs可包括扫描时钟信号SCCLKs和进位时钟信号CRCLKs。例如，进位时钟信号CRCLKs可以是移位预定或所选时段的3相时钟信号，扫描时钟信号SCCLKs可以是移位预定或所选时段的12相时钟信号，但不限于此。
选通驱动电路GD可从电源(未示出)接收具有不同电压电平的选通驱动电压VGH和VGLs。选通驱动电压VGH和VGLs可包括选通高电压VGH(或选通高电位电压、高电位电压等)和多个选通低电压VGLs(或选通低电位电压、低电位电压等)。
虚设级电路DST可设置在第一级电路ST1的前端。虚设级电路DST可响应于从定时控制器130供应的选通起始信号VST而生成虚设进位信号CR[d]，并且可将虚设进位信号CR[d]作为前一进位信号或选通起始信号供应给级电路ST1、ST2、ST3和ST4当中的任一个。另外，虚设级电路DST设置在级电路ST1、ST2、ST3和ST4的末端。虚设级电路DST可生成虚设进位信号CR[d]并且可将虚设进位信号CR[d]作为下一进位信号(或重置信号)供应给级电路ST1、ST2、ST3和ST4当中的任一个。
多个级电路ST1、ST2、ST3和ST4可彼此依赖地连接。多个级电路ST1、ST2、ST3和ST4中的每一个可依次生成“j”(“j”是2或更大的整数)个扫描信号SC[1]～SC[j]、SC[j+1]～SC[2j]、SC[2j+1]～SC[3j]和SC[3j+1]～SC[4j]，并且可将扫描信号供应给设置在显示面板110上的对应选通线GL。另外，多个级电路ST1、ST2、ST3和ST4中的每一个可生成进位信号CR[1]、CR[2]、CR[3]和CR[4]，并且可将所生成的进位信号作为前一进位信号(或选通起始信号、设定信号)供应给下一级电路中的任一个，或者可将所生成的进位信号作为下一进位信号(或重置信号)供应给前一级电路中的任一个。
参照图4，级电路ST[1]可包括逻辑控制器200和输出电路单元300。
逻辑控制器200是用于控制第一节点Q和第二节点QB中的每一个中的电压的电路，并且可包括两个或更多个晶体管(开关元件)。逻辑控制器200接收设定信号VST并设定对应级电路ST[1]的操作，并且接收重置信号VRST并重置对应级电路ST[1]的操作。设定信号VST可以是从前一级电路输出的前一进位信号，重置信号VRST可以是从下一级电路输出的下一进位信号。
输出电路单元300可根据由逻辑控制器200控制的第一节点Q或第二节点QB的电压来输出输出信号。输出电路单元300可接收多个扫描时钟信号SCCLKs当中的“j”个扫描时钟信号SCCLKs和多个进位时钟信号CRCLKs当中的一个进位时钟信号CRCLK，并且可根据由逻辑控制器200控制的第一节点Q或第二节点QB的电压来输出“j”个扫描信号SC[1]～SC[j]和一个进位信号CR[1]。
图5是根据本公开的一个实施方式的输出电路单元的电路图，图6是示出施加到图5所示的输出电路单元的扫描时钟信号、从输出电路单元输出的扫描信号和第一节点的电压波形的波形图。
参照图5，根据本公开的一个实施方式的输出电路单元300可包括扫描输出电路单元310和进位输出电路单元320。扫描输出电路单元310和进位输出电路单元320可分别是扫描输出电路310和进位输出电路320，并且可被称为扫描输出电路310和进位输出电路320。
进位输出电路单元320可根据第一节点Q或第二节点QB的电压电平来输出进位时钟信号CRCLK[n]作为进位信号CR[n]。进位输出电路单元320可包括进位信号输出缓冲器，进位信号输出缓冲器包括进位上拉晶体管Tuc和进位下拉晶体管Tdc。进位输出电路单元320可以是用于输出多个进位时钟信号CRCLKs当中的一个进位时钟信号CRCLK[n]作为进位信号CR[n]的单个进位信号输出缓冲器。
进位上拉晶体管Tuc和进位下拉晶体管Tdc可串联连接在施加有进位时钟信号CRCLK[n]的端子与施加有第一选通低电压VGL1的端子之间，并且进位上拉晶体管Tuc可通过连接在进位上拉晶体管Tuc和进位下拉晶体管Tdc之间的进位输出节点来输出进位信号CR[n]。
进位上拉晶体管Tuc可响应于第一节点Q的电压而输出具有与进位时钟信号CRCLK[n]对应的第一电压电平的进位信号CR[n]。进位信号CR[n]可被供应给下一级电路中的任一个作为前一进位信号(或选通起始信号、设定信号等)。例如，进位上拉晶体管Tuc可包括连接到第一节点Q的栅电极、连接到进位输出节点的第一源/漏电极以及连接到施加有进位时钟信号CRCLK[n]的端子的第二源/漏电极。
进位下拉晶体管Tdc可根据第二节点QB的电压来输出具有与第一选通低电压VGL1(或选通低电位电压、低电位电压等)对应的第二电压电平的进位信号CR[n]。进位信号CR[n]可被供应给下一级电路中的任一个作为下一进位信号(或重置信号)。例如，进位下拉晶体管Tdc可包括连接到第二节点QB的栅电极、连接到进位输出节点的第一源/漏电极以及连接到施加有第一选通低电压VGL1的端子的第二源/漏电极。
扫描输出电路单元310可根据第一节点Q或第二节点QB的电压电平来根据“j”个扫描时钟信号SCCLK[n]至SCCLK[n+3](“j”是2或更大的整数)中的每一个的预定顺序输出“j”个扫描信号SC[n]至SC[n+3]。
如图5所示，当“j”为4时，扫描输出电路单元310可包括第一扫描信号输出缓冲器311、第二扫描信号输出缓冲器312、第三扫描信号输出缓冲器313和第四扫描信号输出缓冲器314，其分别用于输出多个扫描时钟信号SCCLKs当中的第(n)扫描时钟信号SCCLK[n]至第(n+3)扫描时钟信号SCCLK[n+3]的四个扫描时钟信号作为第(n)扫描信号SC[n]至第(n+3)扫描信号SC[n+3]。
第一扫描信号输出缓冲器311可包括第一扫描上拉晶体管Tu1、第一扫描下拉晶体管Td1和第一电容器C1。第二扫描信号输出缓冲器312可包括第二扫描上拉晶体管Tu2、第二扫描下拉晶体管Td2和第二电容器C2。第三扫描信号输出缓冲器313可包括第三扫描上拉晶体管Tu3、第三扫描下拉晶体管Td3和第三电容器C3。第四扫描信号输出缓冲器314可包括第四扫描上拉晶体管Tu4、第四扫描下拉晶体管Td4和第四电容器C4。
第一至第四扫描上拉晶体管Tu1、Tu2、Tu3和Tu4中的每一个和第一至第四扫描下拉晶体管Td1、Td2、Td3和Td4中的每一个可共同串联连接在施加有各个扫描时钟信号SCCLK[n]至SCCLK[N+3]的端子与施加有第二选通低电压VGL2的端子之间。第一至第四电容器C1、C2、C3、C4中的每一个可连接在相应第一至第四扫描上拉晶体管Tu1、Tu2、Tu3和Tu4的栅电极与相应第一至第四扫描上拉晶体管Tu1、Tu2、Tu3和Tu4和相应第一至第四扫描下拉晶体管Td1、Td2、Td3和Td4之间的相应扫描输出节点之间。第一至第四电容器C1、C2、C3和C4可以是具有相同电容的电容器。例如，第一至第四电容器C1、C2、C3和C4可全部具有2.5皮法(pF)的电容。
参照图6，根据本公开的一个实施方式的施加到扫描输出电路单元310的第(n)扫描时钟信号SCCLK[n]至第(n+3)扫描时钟信号SCCLK[n+3]中的每一个可在第一电压电平(或选通高电压)和第二电压电平(或选通低电压)之间摆动，并且可包括将第一电压电平维持预定或所选水平时段的脉冲时段。例如，第(n)扫描时钟信号SCCLK[n]至第(n+3)扫描时钟信号SCCLK[n+3]中的每一个的脉冲时段可维持两个水平时段2H，并且各个脉冲时段的上升时间点和下降时间点可彼此不同。第(n)扫描时钟信号SCCLK[n]至第(n+3)扫描时钟信号SCCLK[n+3]中的每一个可依次移位预定或所选时段并且可在两个水平时段2H内具有第一电压电平，并且相邻扫描时钟信号可在比两个水平时段2H短的时段内彼此交叠。例如，相邻扫描时钟信号可在一个水平时段1H内彼此交叠。应该理解，“依次移位”的信号包括这样的含义：序列中较早的信号的脉冲时段在序列中较晚的信号的脉冲时段之前开始，使得邻近对信号中的较晚信号在邻近对中的较早信号之后上升。例如，如图6所示，第(n)扫描时钟信号SCCLK[n]的脉冲时段的上升沿出现在第(n+1)扫描时钟信号SCCLK[n+1]的脉冲时段的上升沿之前，第(n+1)扫描时钟信号SCCLK[n+1]的脉冲时段的上升沿出现在第(n+2)扫描时钟信号SCCLK[n+2]的脉冲时段的上升沿之前，依此类推。尽管图6所示的脉冲时段相同(即，2H)，但是“依次移位”不要求脉冲时段相同。
参照图5和图6，在扫描输出电路单元310中，第一扫描上拉晶体管Tu1可响应于第一节点Q的电压通过扫描输出节点输出第(n)扫描时钟信号SCCLK[n]作为第(n)扫描信号SC[n]。此时，第一节点Q的电压通过形成在第一扫描上拉晶体管Tu1的栅电极和扫描输出节点之间的第一电容器C1而自举。
第二扫描上拉晶体管Tu2可响应于通过第一电容器C1升压的第一节点Q的电压通过扫描输出节点输出第(n+1)扫描时钟信号SCCLK[n+1]作为第(n+1)扫描信号SC[n+1]。此时，升压的第一节点Q的电压再次通过形成在第二扫描上拉晶体管Tu2的栅电极与扫描输出节点之间的第二电容器C2自举。
随后，第三扫描上拉晶体管Tu3可响应于通过第二电容器C2再次升压的第一节点Q的电压通过扫描输出节点输出第(n+2)扫描时钟信号SCCLK[n+2]作为第(n+2)扫描信号SC[n+2]。此时，第(n+2)扫描时钟信号SCCLK[n+2]的上升时间点与第(n)扫描时钟信号SCCLK[n]的下降时间点重合，并且形成在第三扫描上拉晶体管Tu3的栅电极与扫描输出节点之间的第三电容器C3与第一电容器C1相对于彼此偏移，以使得不通过第三电容器C3另外增加第一节点Q的电压并且通过第二电容器C2维持升压电压。
第四扫描上拉晶体管Tu4可响应于通过第三电容器C3维持的第一节点Q的电压通过扫描输出节点输出第(n+3)扫描时钟信号SCCLK[n+3]作为第(n+3)扫描信号SC[n+3]。此时，第(n+3)扫描时钟信号SCCLK[n+3]的上升时间点与第(n+1)扫描时钟信号SCCLK[n+1]的下降时间点重合，并且形成在第四扫描上拉晶体管Tu4的栅电极和扫描输出节点之间的第四电容器C4与第二电容器C2相对于彼此偏移，以使得不通过第四电容器C4另外增加第一节点Q的电压，并且通过第三电容器C3维持升压电压并且通过第(n+2)扫描时钟信号SCCLK[n+2]的下降和第(n+3)扫描时钟信号SCCLK[n+3]的下降连续地降低第一节点Q的电压。
如图5和图6所示，在根据本公开的一个实施方式的扫描输出电路单元310中，提出了一种为各个第一至第四扫描信号输出缓冲器311、312、313和314布置相同电容的电容器C1、C2、C3和C4的方法。
因此，由于第一扫描信号输出缓冲器311对第一节点Q的影响较小，并且第一扫描信号输出缓冲器311的第一电容器C1和第二扫描信号输出缓冲器312的第二电容器C2充当保持电容器，所以出现第一节点Q的升压电平的偏差Δq。因此，可出现从第一扫描信号输出缓冲器311输出的第(n)扫描信号SC[n]与从第二扫描信号输出缓冲器312输出的第(n+1)扫描信号SC[n+1]之间的偏差ΔV，由此可在显示在显示面板110上的图像上生成周期性亮度偏差。另外，从第一扫描信号输出缓冲器311输出的第(n)扫描信号SC[n]的上升时间可延迟。
因此，为了实现窄边框，本公开的发明人提出了一种具有新结构的选通驱动电路和包括其的显示装置，其能够输出“j”(j是2或更大的整数)个输出信号，并且当从一个级电路依次输出多个扫描信号时减小各个扫描信号的输出偏差。
第一实施方式
图7是根据本公开的第一实施方式的输出电路单元的电路图，图8是示出施加到图7所示的输出电路单元的扫描时钟信号、从图7所示的输出电路单元输出的扫描信号和第一节点的波形图。
参照图7，根据本公开的第一实施方式的输出电路单元300可包括扫描输出电路单元310和进位输出电路单元320。根据本公开的第一实施方式的输出电路单元300实现扫描输出电路单元310以输出四个扫描信号。例如，当显示面板110的像素PX具有四个子像素时，根据本公开的第一实施方式的输出电路单元300可通过由各个子像素将四个扫描信号依次供应给对应选通线GL来驱动各个子像素。另选地，根据本公开的第一实施方式的输出电路单元300可通过将四个扫描信号依次供应给显示面板110中与四条水平线对应的选通线GL来驱动与四条水平线对应的像素PX。然而，本公开的输出电路单元300不限于仅输出扫描信号，可被实现为提供感测信号SENSE或发射信号EM。
进位输出电路单元320可根据第一节点Q或第二节点QB的电压电平输出进位时钟信号CRCLK[n]作为进位信号CR[n]。进位输出电路单元320可包括进位信号输出缓冲器，进位信号输出缓冲器包括进位上拉晶体管Tuc和进位下拉晶体管Tdc。进位输出电路单元320可以是单个进位信号输出缓冲器以用于输出多个进位时钟信号CRCLKs当中的一个进位时钟信号CRCLK[n]作为进位信号CR[n]。
进位上拉晶体管Tuc和进位下拉晶体管Tdc可串联连接在施加有进位时钟信号CRCLK[n]的端子与施加有第一选通低电压VGL1的端子之间，并且可通过连接在进位上拉晶体管Tuc和进位下拉晶体管Tdc之间的进位输出节点输出进位信号CR[n]。
进位上拉晶体管Tuc可响应于第一节点Q的电压而输出具有与进位时钟信号CRCLK[n]对应的第一电压电平的进位信号CR[n]。进位信号CR[n]可被供应给下一级电路中的任一个作为前一进位信号(或选通起始信号、设定信号等)。例如，进位上拉晶体管Tuc可包括连接到第一节点Q的栅电极、连接到进位输出节点的第一源/漏电极以及连接到施加有进位时钟信号CRCLK[n]的端子的第二源/漏电极。
进位下拉晶体管Tdc可根据第二节点QB的电压来输出具有与第一选通低电压VGL1(或选通低电位电压、低电位电压等)对应的第二电压电平的进位信号CR[n]。进位信号CR[n]可被供应给下一级电路中的任一个作为下一进位信号(或重置信号)。例如，进位下拉晶体管Tdc可包括连接到第二节点QB的栅电极、连接到进位输出节点的第一源/漏电极以及连接到施加有第一选通低电压VGL1的端子的第二源/漏电极。
根据本公开的第一实施方式的扫描输出电路单元310可包括第一至第四扫描信号输出缓冲器311、312、313和314以分别用于输出多个扫描时钟信号SCCLKs当中的第(n)扫描时钟信号SCCLK[n]至第(n+3)扫描时钟信号SCCLK[n+3]的四个扫描时钟信号作为第(n)扫描信号SC[n]至第(n+3)扫描信号SC[n+3]。
第一扫描信号输出缓冲器311可包括第一扫描上拉晶体管Tu1、第一扫描下拉晶体管Td1和第一升压电容器Cb1。第二扫描信号输出缓冲器312可包括第二扫描上拉晶体管Tu2和第二扫描下拉晶体管Td2。第三扫描信号输出缓冲器313可包括第三扫描上拉晶体管Tu3、第三扫描下拉晶体管Td3和第二升压电容器Cb2。第四扫描信号输出缓冲器314可包括第四扫描上拉晶体管Tu4和第四扫描下拉晶体管Td4。
第一至第四扫描上拉晶体管Tu1、Tu2、Tu3和Tu4中的每一个和第一至第四扫描下拉晶体管Td1、Td2、Td3和Td4中的每一个可共同串联连接在施加有各个扫描时钟信号SCCLK[n]至SCCLK[n+3]的端子与施加有第二选通低电压VGL2的端子之间。第一升压电容器Cb1可连接在第一扫描上拉晶体管Tu1的栅电极与第一扫描上拉晶体管Tu1和第一扫描下拉晶体管Td1之间的输出节点之间，并且第二升压电容器Cb2可连接在第三扫描上拉晶体管Tu3的栅电极与第三扫描上拉晶体管Tu3和第三扫描下拉晶体管Td3之间的输出节点之间。第一升压电容器Cb1和第二升压电容器Cb2可具有彼此不同的电容。例如，第一升压电容器Cb1可具有比第二升压电容器Cb2更大的电容。例如，第一升压电容器Cb1可具有大于第二升压电容器Cb2的电容，并且可具有等于或小于第二升压电容器Cb2的电容的两倍的电容。例如，第一升压电容器Cb1可设定为5pF，第二升压电容器Cb2可设定为2.5pF。
参照图8，根据本公开的第一实施方式的施加到扫描输出电路单元310的第(n)扫描时钟信号SCCLK[n]至第(n+3)扫描时钟信号SCCLK[n+3]中的每一个可在第一电压电平(或选通高电压)和第二电压电平(或选通低电压)之间摆动，并且可包括将第一电压电平维持预定或所选水平时段的脉冲时段。例如，第(n)扫描时钟信号SCCLK[n]至第(n+3)扫描时钟信号SCCLK[n+3]中的每一个的脉冲时段可被维持两个水平时段2H，并且各个脉冲时段的上升时间点和下降时间点可彼此不同。第(n)扫描时钟信号SCCLK[n]至第(n+3)扫描时钟信号SCCLK[n+3]中的每一个可依次移位预定或所选时段并且可在两个水平时段2H内具有第一电压电平，并且相邻扫描时钟信号可在比两个水平时段2H短的时段内彼此交叠。例如，相邻扫描时钟信号可在一个水平时段1H内彼此交叠。另外，第(n)扫描时钟信号SCCLK[n]至第(n+3)扫描时钟信号SCCLK[n+3]当中的任一个扫描时钟信号的上升时间点可与另一扫描时钟信号的下降时间点重合。例如，第(n)扫描时钟信号SCCLK[n]的下降时间点可与第(n+2)扫描时钟信号SCCLK[n+2]的上升时间点重合，第(n+1)扫描时钟信号SCCLK[n+1]的下降时间点可与第(n+3)扫描时钟信号SCCLK[n+3]的上升时间点重合。
参照图7和图8，在根据本公开的第一实施方式的扫描输出电路单元310中，第一扫描信号输出缓冲器311可通过扫描输出节点输出第(n)扫描时钟信号SCCLK[n]至第(n+3)扫描时钟信号SCCLK[n+3]当中首先施加的第(n)扫描时钟信号SCCLK[n]作为第(n)扫描信号SC[n]。在第一扫描信号输出缓冲器311的情况下，第一升压电容器Cb1可设置在第一扫描上拉晶体管Tu1的栅电极和扫描输出节点之间。第一扫描信号输出缓冲器311可被表示为用于通过第一升压电容器Cb1对第一节点Q的电压进行升压的升压扫描信号输出缓冲器。
第一扫描信号输出缓冲器311的第一扫描上拉晶体管Tu1可包括连接到第一节点Q的栅电极、连接到扫描输出节点的第一源/漏电极以及连接到首先施加的第(n)扫描时钟信号SCCLK[n]的端子的第二源/漏电极。第一扫描上拉晶体管Tu1可被表示为升压扫描上拉晶体管，其根据第一节点Q电压而开关以通过扫描输出节点输出第(n)扫描时钟信号SCCLK[n]作为具有第一电压电平的第(n)扫描信号SC[n]。
第一扫描信号输出缓冲器311的第一扫描下拉晶体管Td1可包括连接到第二节点QB的栅电极、连接到扫描输出节点的第一源/漏电极以及连接到施加有第二选通低电压VGL2的端子的第二源/漏电极。第一扫描下拉晶体管Td1可由升压扫描下拉晶体管表示，其根据第二节点QB的电压而开关并且通过扫描输出节点输出第二选通低电压VGL2作为具有第二电压电平的第(n)扫描信号SC[n]。
第一扫描信号输出缓冲器311的第一升压电容器Cb1可实现于第一节点Q和扫描输出节点之间。第一升压电容器Cb1可根据首先施加的第(n)扫描时钟信号SCCLK[n]的相位转变(或脉冲时段的上升)在第一节点Q中生成自举。由于第一升压电容器Cb1不受进位时钟信号CRCLK[n]影响，所以第一节点Q的升压电压可增加。第一升压电容器Cb1可被设定为具有足够的电容以增加第一节点Q的自举时间，以便改进从扫描输出电路单元310首先输出的第(n)扫描信号SC[n]的上升时间。
第二扫描信号输出缓冲器312可通过扫描输出节点输出第(n+1)扫描时钟信号SCCLK[n+1]作为第(n+1)扫描信号SC[n+1]。第二扫描信号输出缓冲器312可被表示为不设置电容器的正常扫描信号输出缓冲器。
第二扫描信号输出缓冲器312的第二扫描上拉晶体管Tu2可包括连接到第一节点Q的栅电极、连接到扫描输出节点的第一源/漏电极以及连接到第(n+1)扫描时钟信号SCCLK[n+1]的端子的第二源/漏电极。第二扫描上拉晶体管Tu2可被表示为正常扫描上拉晶体管，其根据通过第一升压电容器Cb1升压的第一节点Q的电压而开关以通过扫描输出节点输出第(n+1)扫描时钟信号SCCLK[n+1]作为具有第一电压电平的第(n+1)扫描信号SC[n+1]。此时，由于第(n+1)扫描时钟信号SCCLK[n+1]在一个水平时段1H内与对应于前一信号的第(n)扫描时钟信号SCCLK[n]交叠，所以脉冲时段的上升时间不与另一扫描时钟信号的下降时间重合。因此，第二扫描信号输出缓冲器312不受第(n)扫描时钟信号SCCLK[n]影响，即，不产生增强或偏移，由此通过第一升压电容器Cb1维持升压电压。
第二扫描信号输出缓冲器312的第二扫描下拉晶体管Td2可包括连接到第二节点QB的栅电极、连接到扫描输出节点的第一源/漏电极以及连接到施加有第二选通低电压VGL2的端子的第二源/漏电极。第二扫描下拉晶体管Td2可被表示为正常扫描下拉晶体管，其根据第二节点QB的电压而开关并且通过扫描输出节点输出第二选通低电压VGL2作为具有第二电压电平的第(n+1)扫描信号SC[n+1]。
第三扫描信号输出缓冲器313可通过扫描输出节点输出第(n+2)扫描时钟信号SCCLK[n+2]作为第(n+2)扫描信号SC[n+2]。此时，第(n+2)扫描时钟信号SCCLK[n+2]可上升以与对应于前一信号的第(n)扫描时钟信号SCCLK[n]的下降时间点重合。在第三扫描信号输出缓冲器313的情况下，第二升压电容器Cb2可设置在第三扫描上拉晶体管Tu3的栅电极与扫描输出节点之间。第三扫描信号输出缓冲器313可被表示为用于通过第二升压电容器Cb2对第一节点Q的电压进行升压的升压扫描信号输出缓冲器。
第三扫描信号输出缓冲器313的第三扫描上拉晶体管Tu3可包括连接到第一节点Q的栅电极、连接到扫描输出节点的第一源/漏电极以及连接到第(n+2)扫描时钟信号SCCLK[n+2]的端子的第二源/漏电极。第三扫描上拉晶体管Tu3可被表示为升压扫描上拉晶体管，其根据第一节点Q的电压而开关以通过扫描输出节点输出第(n+2)扫描时钟信号SCCLK[n+2]作为具有第一电压电平的第(n+2)扫描信号SC[n+2]。
第三扫描信号输出缓冲器313的第三扫描下拉晶体管Td3可包括连接到第二节点QB的栅电极、连接到扫描输出节点的第一源/漏电极以及连接到施加有第二选通低电压VGL2的端子的第二源/漏电极。第三扫描下拉晶体管Td3可被表示为升压扫描下拉晶体管，其根据第二节点QB的电压而开关并通过扫描输出节点输出第二选通低电压VGL2作为具有第二电压电平的第(n+2)扫描信号SC[n+2]。
第三扫描信号输出缓冲器313的第二升压电容器Cb2可实现于第一节点Q和扫描输出节点之间。第二升压电容器Cb2可根据第(n+2)扫描时钟信号SCCLK[n+2]的相位转变(或脉冲时段的上升)在第一节点Q中生成自举。根据第(n+2)扫描时钟信号SCCLK[n+2]可上升以与对应于前一信号的第(n)扫描时钟信号SCCLK[n]的下降时间重合，并且可被影响以偏移，第二升压电容器Cb2可对第一节点Q的电压进行升压以防止第(n+2)扫描信号SC[n+2]的输出偏差。如果第二升压电容器Cb2可仅生成足以维持第一节点Q的升压电压的自举电平，则第二升压电容器Cb2的电容可被设定为小于第一升压电容器Cb1的电容。
第四扫描信号输出缓冲器314可通过扫描输出节点输出第(n+3)扫描时钟信号SCCLK[n+3]作为第(n+3)扫描信号SC[n+3]。第四扫描信号输出缓冲器314可被表示为不设置电容器的正常扫描信号输出缓冲器。
第四扫描信号输出缓冲器314的第四扫描上拉晶体管Tu4可包括连接到第一节点Q的栅电极、连接到扫描输出节点的第一源/漏电极以及连接到第(n+3)扫描时钟信号SCCLK[n+3]的端子的第二源/漏电极。第四扫描上拉晶体管Tu4可被表示为正常扫描上拉晶体管，其根据通过第二升压电容器Cb2升压的第一节点Q的电压而开关以通过扫描输出节点输出第(n+3)扫描时钟信号SCCLK[n+3]作为具有第一电压电平的第(n+3)扫描信号SC[n+3]。此时，由于第(n+3)扫描时钟信号SCCLK[n+3]可上升以与对应于前一信号的第(n)扫描时钟信号SCCLK[n]的下降时间点重合。然而，由于在第二扫描信号输出缓冲器312中未设置电容器，所以没有任何影响地不产生增强或偏移，由此通过第二升压电容器Cb2维持升压电压。
第四扫描信号输出缓冲器314的第四扫描下拉晶体管Td4可包括连接到第二节点QB的栅电极、连接到扫描输出节点的第一源/漏电极以及连接到施加有第二选通低电压VGL2的端子的第二源/漏电极。第四扫描下拉晶体管Td4可被表示为正常扫描下拉晶体管，其根据第二节点QB的电压而开关并通过扫描输出节点输出第二选通低电压VGL2作为具有第二电压电平的第(n+3)扫描信号SC[n+3]。
如图7和图8所示，在根据本公开的第一实施方式的扫描输出电路单元310中，升压电容器Cb1和Cb2仅设置在用于首先输出第(n)扫描信号SC[n]的第一扫描信号输出缓冲器311和受施加到第一扫描信号输出缓冲器311的第(n)扫描时钟信号SCCLK[n]影响的第三扫描信号输出缓冲器313中。
因此，第一节点Q的电压在扫描输出电路单元310首先输出第(n)扫描信号SC[n]的定时被充分自举，由此第(n)扫描信号SC[n]的上升时间可改进，并且第(n)扫描信号SC[n]与接下来第(n+1)扫描信号SC[n+1]至第(n+3)扫描信号SC[n+3]之间的输出偏差可减小。另外，升压电容器Cb1和Cb2可仅布置在扫描输出电路单元310的一些扫描信号输出缓冲器311和313中，以使得可减小选通驱动电路GD的尺寸，因此轻松实现窄边框。
第二实施方式
图9是根据本公开的第二实施方式的输出电路单元的电路图，图10是示出施加到图9所示的输出电路单元的扫描时钟信号、从图9所示的输出电路单元输出的扫描信号和第一节点的波形图。在第二实施方式的描述中，将省略与第一实施方式相同的配置的描述。
参照图9和图10，根据本公开的第二实施方式的输出电路单元300实现扫描输出电路单元310以输出两个扫描信号。例如，当显示面板110的像素PX具有四个子像素时，根据本公开的第二实施方式的输出电路单元300可通过依次向与四个子像素中的两个子像素对应的选通线GL供应两个扫描信号来驱动各个子像素。另选地，根据本公开的第二实施方式的输出电路单元300可通过依次向与显示面板110的两条水平线对应的选通线GL供应两个扫描信号来驱动与两条水平线对应的像素PX。然而，根据本公开的输出电路单元300不限于仅输出扫描信号，可被实现为提供感测信号SENSE或发射信号EM。
根据本公开的第二实施方式的扫描输出电路单元310可包括第一扫描信号输出缓冲器311和第二扫描信号输出缓冲器312以用于分别输出多个扫描时钟信号SCCLKs当中的第(n)扫描时钟信号SCCLK[n]和第(n+1)扫描时钟信号SCCLK[n+1]作为第(n)扫描信号SC[n]和第(n+1)扫描信号SC[n+1]。
第一扫描信号输出缓冲器311可包括第一扫描上拉晶体管Tu1、第一扫描下拉晶体管Td1和第一升压电容器Cb1，第二扫描信号输出缓冲器312可包括第二扫描上拉晶体管Tu2和第二扫描下拉晶体管Td2。
第一扫描上拉晶体管Tu1和第二扫描上拉晶体管Tu2以及第一扫描下拉晶体管Td1和第二扫描下拉晶体管Td2可共同串联连接在施加有扫描时钟信号SCCLK[n]和SCCLK[n+1]的端子与施加有第二选通低电压VGL2的端子之间，第一升压电容器Cb1可连接在第一扫描上拉晶体管Tu1的栅电极与第一扫描上拉晶体管Tu1和第一扫描下拉晶体管Td1之间的输出节点之间。
参照图10，根据本公开的第二实施方式的施加到扫描输出电路单元310的第(n)扫描时钟信号SCCLK[n]和第(n+1)扫描时钟信号SCCLK[n+1]可包括在第一电压电平(或选通高电压)和第二电压电平(或选通低电压)之间摆动的脉冲时段并且在预定或所选水平时段内维持在第一电压电平。例如，第(n)扫描时钟信号SCCLK[n]和第(n+1)扫描时钟信号SCCLK[n+1]的脉冲时段可维持两个水平时段2H，并且各个脉冲时段的上升时间点和下降时间点可彼此不同。第(n)扫描时钟信号SCCLK[n]和第(n+1)扫描时钟信号SCCLK[n+1]依次移位预定或所选时段并且在两个水平时段内具有第一电压电平，并且相邻扫描时钟信号可在比两个水平时段2H短的时段内彼此交叠。例如，相邻扫描时钟信号可在一个水平时段1H期间彼此交叠。另外，第(n)扫描时钟信号SCCLK[n]和第(n+1)扫描时钟信号SCCLK[n+1]中的每一个中的上升时间点和下降时间点可彼此不重合。
参照图9和图10，在根据本公开的第二实施方式的扫描输出电路单元310中，第一扫描信号输出缓冲器311可通过扫描输出节点输出首先施加的第(n)扫描时钟信号SCCLK[n]作为第(n)扫描信号SC[n]。在第一扫描信号输出缓冲器311中，第一升压电容器Cb1可设置在第一扫描上拉晶体管Tu1的栅电极和扫描输出节点之间。第一扫描信号输出缓冲器311可被表示为用于通过第一升压电容器Cb1对第一节点Q的电压进行升压的升压扫描信号输出缓冲器。
第一扫描信号输出缓冲器311的第一扫描上拉晶体管Tu1可包括连接到第一节点Q的栅电极、连接到扫描输出节点的第一源/漏电极以及连接到首先施加的第(n)扫描时钟信号SCCLK[n]的端子的第二源/漏电极。第一扫描上拉晶体管Tu1可被表示为升压扫描上拉晶体管，其根据第一节点Q电压而开关以通过扫描输出节点输出第(n)扫描时钟信号SCCLK[n]作为具有第一电压电平的第(n)扫描信号SC[n]。
第一扫描信号输出缓冲器311的第一扫描下拉晶体管Td1可包括连接到第二节点QB的栅电极、连接到扫描输出节点的第一源/漏电极以及连接到施加有第二选通低电压VGL2的端子的第二源/漏电极。第一扫描下拉晶体管Td1可由升压扫描下拉晶体管表示，其根据第二节点QB的电压而开关并且通过扫描输出节点输出第二选通低电压VGL2作为具有第二电压电平的第(n)扫描信号SC[n]。
第一扫描信号输出缓冲器311的第一升压电容器Cb1可实现于第一节点Q和扫描输出节点之间。第一升压电容器Cb1可根据首先施加的第(n)扫描时钟信号SCCLK[n]的相位转变(或脉冲时段的上升)在第一节点Q中生成自举。由于第一升压电容器Cb1不受进位时钟信号CRCLK[n]影响，所以第一节点Q的升压电压可增加。第一升压电容器Cb1可被设定为具有足够的电容以增加第一节点Q的自举时间，以便改进从扫描输出电路单元310首先输出的第(n)扫描信号SC[n]的上升时间。
第二扫描信号输出缓冲器312可通过扫描输出节点输出第(n+1)扫描时钟信号SCCLK[n+1]作为第(n+1)扫描信号SC[n+1]。第二扫描信号输出缓冲器312可被表示为不设置电容器的正常扫描信号输出缓冲器。
第二扫描信号输出缓冲器312的第二扫描上拉晶体管Tu2可包括连接到第一节点Q的栅电极、连接到扫描输出节点的第一源/漏电极以及连接到第(n+1)扫描时钟信号SCCLK[n+1]的端子的第二源/漏电极。第二扫描上拉晶体管Tu2可被表示为正常扫描上拉晶体管，其根据通过第一升压电容器Cb1升压的第一节点Q的电压而开关以通过扫描输出节点输出第(n+1)扫描时钟信号SCCLK[n+1]作为具有第一电压电平的第(n+1)扫描信号SC[n+1]。此时，由于第(n+1)扫描时钟信号SCCLK[n+1]在一个水平时段1H内与对应于前一信号的第(n)扫描时钟信号SCCLK[n]交叠，所以脉冲时段的上升时间不与另一扫描时钟信号的下降时间重合。因此，第二扫描信号输出缓冲器312不受第(n)扫描时钟信号SCCLK[n]影响，即，不产生增强或偏移，由此通过第一升压电容器Cb1维持升压电压。
第二扫描信号输出缓冲器312的第二扫描下拉晶体管Td2可包括连接到第二节点QB的栅电极、连接到扫描输出节点的第一源/漏电极以及连接到施加有第二选通低电压VGL2的端子的第二源/漏电极。第二扫描下拉晶体管Td2可被表示为正常扫描下拉晶体管，其根据第二节点QB的电压而开关并通过扫描输出节点输出第二选通低电压VGL2作为具有第二电压电平的第(n+1)扫描信号SC[n+1]。
第三实施方式
图11是根据本公开的第三实施方式的输出电路单元的电路图，图12是示出施加到图11所示的输出电路单元的扫描时钟信号、从图11所示的输出电路单元输出的扫描信号和第一节点的波形图。在第三实施方式的描述中，将省略与第一实施方式和第二实施方式相同的配置的描述。
参照图11和图12，根据本公开的第三实施方式的输出电路单元300实现扫描输出电路单元310以输出三个扫描信号。例如，当显示面板110的像素PX具有三个子像素时，根据本公开的第三实施方式的输出电路单元300可通过依次向与三个子像素对应的选通线GL供应三个扫描信号来驱动各个子像素。另选地，根据本公开的第三实施方式的输出电路单元300可通过依次向与显示面板110的三条水平线对应的选通线GL供应三个扫描信号来驱动与三条水平线对应的像素PX。然而，根据本公开的输出电路单元300不限于仅输出扫描信号，可被实现为提供感测信号SENSE或发射信号EM。
根据本公开的第三实施方式的扫描输出电路单元310可包括第一至第三扫描信号输出缓冲器311、312和313以分别用于输出多个扫描时钟信号SCCLKs当中的第(n)扫描时钟信号SCCLK[n]至第(n+2)扫描时钟信号SCCLK[n+2]作为第(n)扫描信号SC[n]至第(n+2)扫描信号SC[n+2]。
第一扫描信号输出缓冲器311可包括第一扫描上拉晶体管Tu1、第一扫描下拉晶体管Td1和第一升压电容器Cb1，第二扫描信号输出缓冲器312可包括第二扫描上拉晶体管Tu2和第二扫描下拉晶体管Td2，第三扫描信号输出缓冲器313可包括第三扫描上拉晶体管Tu3、第三扫描下拉晶体管Td3和第二升压电容器Cb2。
第一至第三扫描上拉晶体管Tu1、Tu2和Tu3和第一至第三扫描下拉晶体管Td1、Td2和Td3可共同串联连接在施加有扫描时钟信号SCCLK[n]至SCCLK[N+2]的端子与施加有第二选通低电压VGL2的端子之间。第一升压电容器Cb1可连接在第一扫描上拉晶体管Tu1的栅电极与第一扫描上拉晶体管Tu1和第一扫描下拉晶体管Td1之间的输出节点之间，并且第二升压电容器Cb2可连接在第三扫描上拉晶体管Tu3的栅电极与第三扫描上拉晶体管Tu3和第三扫描下拉晶体管Td3之间的输出节点之间。第一升压电容器Cb1和第二升压电容器Cb2可具有彼此不同的电容。例如，第一升压电容器Cb1可具有比第二升压电容器Cb2更大的电容。例如，第一升压电容器Cb1可具有大于第二升压电容器Cb2的电容，并且可具有等于或小于第二升压电容器Cb2的电容的两倍的电容。
参照图11，根据本公开的第三实施方式的施加到扫描输出电路单元310的第(n)扫描时钟信号SCCLK[n]至第(n+2)扫描时钟信号SCCLK[n+2]中的每一个可包括在第一电压电平(或选通高电压)和第二电压电平(或选通低电压)之间摆动的脉冲时段，并且在预定或所选水平时段内维持在第一电压电平。例如，第(n)扫描时钟信号SCCLK[n]至第(n+2)扫描时钟信号SCCLK[n+2]中的每一个的脉冲时段可被维持两个水平时段2H，并且各个脉冲时段的上升时间点和下降时间点可彼此不同。第(n)扫描时钟信号SCCLK[n]至第(n+2)扫描时钟信号SCCLK[n+2]中的每一个可依次移位预定或所选时段并且可在两个水平时段2H内具有第一电压电平，并且相邻扫描时钟信号可在比两个水平时段2H短的时段内彼此交叠。例如，相邻扫描时钟信号可在一个水平时段1H期间彼此交叠。另外，第(n)扫描时钟信号SCCLK[n]至第(n+2)扫描时钟信号SCCLK[n+2]中的任一个扫描时钟信号的上升时间点可与另一扫描时钟信号的下降时间重合。例如，第(n)扫描时钟信号SCCLK[n]的下降时间点可与第(n+2)扫描时钟信号SCCLK[n+2]的上升时间重合。
参照图11和图12，在根据本公开的第三实施方式的扫描输出电路单元310中，第一扫描信号输出缓冲器311可通过扫描输出节点输出第(n)扫描时钟信号SCCLK[n]至第(n+2)扫描时钟信号SCCLK[n+2]中首先施加的第(n)扫描时钟信号SCCLK[n]作为第(n)扫描信号SC[n]。在第一扫描信号输出缓冲器311中，第一升压电容器Cb1可设置在第一扫描上拉晶体管Tu1的栅电极和扫描输出节点之间。第一扫描信号输出缓冲器311可被表示为用于通过第一升压电容器Cb1对第一节点Q的电压进行升压的升压扫描信号输出缓冲器。
第一扫描信号输出缓冲器311的第一扫描上拉晶体管Tu1可包括连接到第一节点Q的栅电极、连接到扫描输出节点的第一源/漏电极以及连接到首先施加的第(n)扫描时钟信号SCCLK[n]的端子的第二源/漏电极。第一扫描上拉晶体管Tu1可被表示为升压扫描上拉晶体管，其根据第一节点Q的电压而开关以通过扫描输出节点输出第(n)扫描时钟信号SCCLK[n]作为具有第一电压电平的第(n)扫描信号SC[n]。
第一扫描信号输出缓冲器311的第一扫描下拉晶体管Td1可包括连接到第二节点QB的栅电极、连接到扫描输出节点的第一源/漏电极以及连接到施加有第二选通低电压VGL2的端子的第二源/漏电极。第一扫描下拉晶体管Td1可由升压扫描下拉晶体管表示，其根据第二节点QB的电压而开关并且通过扫描输出节点输出第二选通低电压VGL2作为具有第二电压电平的第(n)扫描信号SC[n]。
第一扫描信号输出缓冲器311的第一升压电容器Cb1可实现于第一节点Q和扫描输出节点之间。第一升压电容器Cb1可根据首先施加的第(n)扫描时钟信号SCCLK[n]的相位转变(或脉冲时段的上升)在第一节点Q中生成自举。由于第一升压电容器Cb1不受进位时钟信号CRCLK[n]影响，所以第一节点Q的升压电压可增加。第一升压电容器Cb1可被设定为具有足够的电容以增加第一节点Q的自举时间，以便改进从扫描输出电路单元310首先输出的第(n)扫描信号SC[n]的上升时间。
第二扫描信号输出缓冲器312可通过扫描输出节点输出第(n+1)扫描时钟信号SCCLK[n+1]作为第(n+1)扫描信号SC[n+1]。第二扫描信号输出缓冲器312可被表示为不设置电容器的正常扫描信号输出缓冲器。
第二扫描信号输出缓冲器312的第二扫描上拉晶体管Tu2可包括连接到第一节点Q的栅电极、连接到扫描输出节点的第一源/漏电极以及连接到第(n+1)扫描时钟信号SCCLK[n+1]的端子的第二源/漏电极。第二扫描上拉晶体管Tu2可被表示为正常扫描上拉晶体管，其根据通过第一升压电容器Cb1升压的第一节点Q的电压而开关以通过扫描输出节点输出第(n+1)扫描时钟信号SCCLK[n+1]作为具有第一电压电平的第(n+1)扫描信号SC[n+1]。此时，由于第(n+1)扫描时钟信号SCCLK[n+1]在一个水平时段1H内与对应于前一信号的第(n)扫描时钟信号SCCLK[n]交叠，所以脉冲时段的上升时间不与另一扫描时钟信号的下降时间重合。因此，第二扫描信号输出缓冲器312不受第(n)扫描时钟信号SCCLK[n]影响，即，不产生增强或偏移，由此通过第一升压电容器Cb1维持升压电压。
第二扫描信号输出缓冲器312的第二扫描下拉晶体管Td2可包括连接到第二节点QB的栅电极、连接到扫描输出节点的第一源/漏电极以及连接到施加有第二选通低电压VGL2的端子的第二源/漏电极。第二扫描下拉晶体管Td2可被表示为正常扫描下拉晶体管，其根据第二节点QB的电压而开关并通过扫描输出节点输出第二选通低电压VGL2作为具有第二电压电平的第(n+1)扫描信号SC[n+1]。
第三扫描信号输出缓冲器313可通过扫描输出节点输出第(n+2)扫描时钟信号SCCLK[n+2]作为第(n+2)扫描信号SC[n+2]。此时，第(n+2)扫描时钟信号SCCLK[n+2]可上升以与对应于前一信号的第(n)扫描时钟信号SCCLK[n]的下降时间点重合。在第三扫描信号输出缓冲器313的情况下，第二升压电容器Cb2可设置在第三扫描上拉晶体管Tu3的栅电极与扫描输出节点之间。第三扫描信号输出缓冲器313可被表示为用于通过第二升压电容器Cb2对第一节点Q的电压进行升压的升压扫描信号输出缓冲器。
第三扫描信号输出缓冲器313的第三扫描上拉晶体管Tu3可包括连接到第一节点Q的栅电极、连接到扫描输出节点的第一源/漏电极以及连接到第(n+2)扫描时钟信号SCCLK[n+2]的端子的第二源/漏电极。第三扫描上拉晶体管Tu3可被表示为升压扫描上拉晶体管，其根据第一节点Q的电压而开关并通过扫描输出节点输出第(n+2)扫描时钟信号SCCLK[n+2]作为具有第一电压电平的第(n+2)扫描信号SC[n+2]。
第三扫描信号输出缓冲器313的第三扫描下拉晶体管Td3可包括连接到第二节点QB的栅电极、连接到扫描输出节点的第一源/漏电极以及连接到施加有第二选通低电压VGL2的端子的第二源/漏电极。第三扫描下拉晶体管Td3可被表示为升压扫描下拉晶体管，其根据第二节点QB的电压而开关并通过扫描输出节点输出第二选通低电压VGL2作为具有第二电压电平的第(n+2)扫描信号SC[n+2]。
第三扫描信号输出缓冲器313的第二升压电容器Cb2可实现于第一节点Q和扫描输出节点之间。第二升压电容器Cb2可根据第(n+2)扫描时钟信号SCCLK[n+2]的相位转变(或脉冲时段的上升)在第一节点Q中生成自举。根据第(n+2)扫描时钟信号SCCLK[n+2]可上升以与对应于前一信号的第(n)扫描时钟信号SCCLK[n]的下降时间重合并且可被影响以偏移，第二升压电容器Cb2可对第一节点Q的电压进行升压以防止第(n+2)扫描信号SC[n+2]的输出偏差。如果第二升压电容器Cb2可仅生成足以维持第一节点Q的升压电压的自举电平，则第二升压电容器Cb2可被设定为具有小于第一升压电容器Cb1的电容。
第四实施方式
图13是根据本公开的第四实施方式的输出电路单元的电路图，图14是示出施加到图13所示的输出电路单元的扫描时钟信号、从图13所示的输出电路单元输出的扫描信号和第一节点的波形图。在第三实施方式的描述中，将省略与第一至第三实施方式相同的配置的描述。
参照图13和图14，根据本公开的第四实施方式的输出电路单元300实现扫描输出电路单元310以输出五个扫描信号。例如，当显示面板110的像素PX具有三个或四个子像素时，根据本公开的第四实施方式的输出电路单元300可通过依次向与五个子像素对应的选通线GL供应五个扫描信号来驱动各个子像素。另选地，根据本公开的第四实施方式的输出电路单元300可通过依次向与显示面板110的五条水平线对应的选通线GL供应五个扫描信号来驱动与五条水平线对应的像素PX。然而，根据本公开的输出电路单元300不限于仅输出扫描信号，可被实现为提供感测信号SENSE或发射信号EM。
根据本公开的第四实施方式的扫描输出电路单元310可包括第一至第五扫描信号输出缓冲器311、312、313、314和315以分别用于输出多个扫描时钟信号SCCLKs当中的第(n)扫描时钟信号SCCLK[n]至第(n+4)扫描时钟信号SCCLK[n+4]作为第(n)扫描信号SC[n]至第(n+4)扫描信号SC[n+4]。
第一扫描信号输出缓冲器311可包括第一扫描上拉晶体管Tu1、第一扫描下拉晶体管Td1和第一升压电容器Cb1，第二扫描信号输出缓冲器312可包括第二扫描上拉晶体管Tu2和第二扫描下拉晶体管Td2，第三扫描信号输出缓冲器313可包括第三扫描上拉晶体管Tu3、第三扫描下拉晶体管Td3和第二升压电容器Cb2。第四扫描信号输出缓冲器314可包括第四扫描上拉晶体管Tu4和第四扫描下拉晶体管Td4，第五扫描信号输出缓冲器315可包括第五扫描上拉晶体管Tu5、第五扫描下拉晶体管Td5和第三升压电容器Cb3。
第一至第五扫描上拉晶体管Tu1、Tu2、Tu3、Tu4和Tu5和第一至第五扫描下拉晶体管Td1、Td2、Td3、Td4和Td5可共同串联连接在施加有扫描时钟信号SCCLK[n]至SCCLK[n+4]的端子与施加有第二选通低电压VGL2的端子之间。第一升压电容器Cb1可连接在第一扫描上拉晶体管Tu1的栅电极与第一扫描上拉晶体管Tu1和第一扫描下拉晶体管Td1之间的输出节点之间，第二升压电容器Cb2可连接在第三扫描上拉晶体管Tu3的栅电极与第三扫描上拉晶体管Tu3和第三扫描下拉晶体管Td3之间的输出节点之间，第三升压电容器Cb3可连接在第五扫描上拉晶体管Tu5的栅电极与第五扫描上拉晶体管Tu5和第五扫描下拉晶体管Td5之间的输出节点之间。第一升压电容器Cb1的电容可大于第二升压电容器Cb2和第三升压电容器Cb3中的每一个的电容。另外，第二升压电容器Cb2和第三升压电容器Cb3可具有相同的电容或不同的电容。另外，第一升压电容器Cb的电容可等于或小于第二升压电容器Cb2和第三升压电容器Cb3的总电容。例如，第一升压电容器Cb1可具有比第二升压电容器Cb2和第三升压电容器Cb3中的每一个更大的电容。另外，第一升压电容器Cb1可具有大于第二升压电容器Cb2的电容，并且可具有等于或小于第二升压电容器Cb2的电容的两倍的电容。另外，第一升压电容器Cb1可具有大于第三升压电容器Cb3的电容，并且可具有等于或小于第三升压电容器Cb3的电容的两倍的电容。另外，第一升压电容器Cb1的电容的两倍可具有等于或小于第二升压电容器Cb2和第三升压电容器Cb3的电容和的两倍的电容。
参照图14，根据本公开的第四实施方式的施加到扫描输出电路单元310的第(n)扫描时钟信号SCCLK[n]至第(n+4)扫描时钟信号SCCLK[n+4]可包括在第一电压电平(或选通高电压)和第二电压电平(或选通低电压)之间摆动的脉冲时段，并且在预定或所选水平时段内维持在第一电压电平。例如，第(n)扫描时钟信号SCCLK[n]至第(n+4)扫描时钟信号SCCLK[n+4]中的每一个的脉冲时段可被维持两个水平时段2H，并且各个脉冲时段的上升时间点和下降时间点可彼此不同。第(n)扫描时钟信号SCCLK[n]至第(n+4)扫描时钟信号SCCLK[n+4]中的每一个可依次移位预定或所选时段并且在两个水平时段2H内具有第一电压电平，并且相邻扫描时钟信号可在比两个水平时段2H短的时段内彼此交叠。例如，相邻扫描时钟信号可在一个水平时段1H期间彼此交叠。另外，第(n)扫描时钟信号SCCLK[n]至第(n+4)扫描时钟信号SCCLK[n+4]中的任一个扫描时钟信号的上升时间点可与另一扫描时钟信号的下降时间重合。例如，第(n)扫描时钟信号SCCLK[n]的下降时间点可与第(n+2)扫描时钟信号SCCLK[n+2]的上升时间重合，第(n+1)扫描时钟信号SCCLK[n+1]的下降时间点可与第(n+3)扫描时钟信号SCCLK[n+3]的上升时间重合，第(n+2)扫描时钟信号SCCLK[n+2]的下降时间点可与第(n+4)扫描时钟信号SCCLK[n+4]的上升时间重合。
参照图13和图14，在根据本公开的第四实施方式的扫描输出电路单元310中，第一扫描信号输出缓冲器311可通过扫描输出节点输出第(n)扫描时钟信号SCCLK[n]至第(n+4)扫描时钟信号SCCLK[n+4]中首先施加的第(n)扫描时钟信号SCCLK[n]作为第(n)扫描信号SC[n]。在第一扫描信号输出缓冲器311中，第一升压电容器Cb1可设置在第一扫描上拉晶体管Tu1的栅电极和扫描输出节点之间。第一扫描信号输出缓冲器311可被表示为用于通过第一升压电容器Cb1对第一节点Q的电压进行升压的升压扫描信号输出缓冲器。
第一扫描信号输出缓冲器311的第一扫描上拉晶体管Tu1可包括连接到第一节点Q的栅电极、连接到扫描输出节点的第一源/漏电极以及连接到首先施加的第(n)扫描时钟信号SCCLK[n]的端子的第二源/漏电极。第一扫描上拉晶体管Tu1可被表示为升压扫描上拉晶体管，其根据第一节点Q的电压而开关以通过扫描输出节点输出第(n)扫描时钟信号SCCLK[n]作为具有第一电压电平的第(n)扫描信号SC[n]。
第一扫描信号输出缓冲器311的第一扫描下拉晶体管Td1可包括连接到第二节点QB的栅电极、连接到扫描输出节点的第一源/漏电极以及连接到施加有第二选通低电压VGL2的端子的第二源/漏电极。第一扫描下拉晶体管Td1可由升压扫描下拉晶体管表示，其根据第二节点QB的电压而开关并且通过扫描输出节点输出第二选通低电压VGL2作为具有第二电压电平的第(n)扫描信号SC[n]。
第一扫描信号输出缓冲器311的第一升压电容器Cb1可实现于第一节点Q和扫描输出节点之间。第一升压电容器Cb1可根据首先施加的第(n)扫描时钟信号SCCLK[n]的相位转变(或脉冲时段的上升)在第一节点Q中生成自举。由于第一升压电容器Cb1不受进位时钟信号CRCLK[n]影响，所以第一节点Q的升压电压可增加。第一升压电容器Cb1可被设定为具有足够的电容以增加第一节点Q的自举时间，以便改进从扫描输出电路单元310首先输出的第(n)扫描信号SC[n]的上升时间。
第二扫描信号输出缓冲器312可通过扫描输出节点输出第(n+1)扫描时钟信号SCCLK[n+1]作为第(n+1)扫描信号SC[n+1]。第二扫描信号输出缓冲器312可被表示为不设置电容器的正常扫描信号输出缓冲器。
第二扫描信号输出缓冲器312的第二扫描上拉晶体管Tu2可包括连接到第一节点Q的栅电极、连接到扫描输出节点的第一源/漏电极以及连接到第(n+1)扫描时钟信号SCCLK[n+1]的端子的第二源/漏电极。第二扫描上拉晶体管Tu2可被表示为正常扫描上拉晶体管，其根据通过第一升压电容器Cb1升压的第一节点Q的电压而开关以通过扫描输出节点输出第(n+1)扫描时钟信号SCCLK[n+1]作为具有第一电压电平的第(n+1)扫描信号SC[n+1]。此时，由于第(n+1)扫描时钟信号SCCLK[n+1]在一个水平时段1H内与对应于前一信号的第(n)扫描时钟信号SCCLK[n]交叠，所以脉冲时段的上升时间不与另一扫描时钟信号的下降时间重合。因此，第二扫描信号输出缓冲器312不受第(n)扫描时钟信号SCCLK[n]影响，即，不产生增强或偏移，由此通过第一升压电容器Cb1维持升压电压。
第二扫描信号输出缓冲器312的第二扫描下拉晶体管Td2可包括连接到第二节点QB的栅电极、连接到扫描输出节点的第一源/漏电极以及连接到施加有第二选通低电压VGL2的端子的第二源/漏电极。第二扫描下拉晶体管Td2可被表示为正常扫描下拉晶体管，其根据第二节点QB的电压而开关并且通过扫描输出节点输出第二选通低电压VGL2作为具有第二电压电平的第(n+1)扫描信号SC[n+1]。
第三扫描信号输出缓冲器313可通过扫描输出节点输出第(n+2)扫描时钟信号SCCLK[n+2]作为第(n+2)扫描信号SC[n+2]。此时，第(n+2)扫描时钟信号SCCLK[n+2]可上升以与对应于前一信号的第(n)扫描时钟信号SCCLK[n]的下降时间点重合。在第三扫描信号输出缓冲器313的情况下，第二升压电容器Cb2可设置在第三扫描上拉晶体管Tu3的栅电极与扫描输出节点之间。第三扫描信号输出缓冲器313可被表示为用于通过第二升压电容器Cb2对第一节点Q的电压进行升压的升压扫描信号输出缓冲器。
第三扫描信号输出缓冲器313的第三扫描上拉晶体管Tu3可包括连接到第一节点Q的栅电极、连接到扫描输出节点的第一源/漏电极以及连接到第(n+2)扫描时钟信号SCCLK[n+2]的端子的第二源/漏电极。第三扫描上拉晶体管Tu3可被表示为升压扫描上拉晶体管，其根据第一节点Q的电压而开关以通过扫描输出节点输出第(n+2)扫描时钟信号SCCLK[n+2]作为具有第一电压电平的第(n+2)扫描信号SC[n+2]。
第三扫描信号输出缓冲器313的第三扫描下拉晶体管Td3可包括连接到第二节点QB的栅电极、连接到扫描输出节点的第一源/漏电极以及连接到施加有第二选通低电压VGL2的端子的第二源/漏电极。第三扫描下拉晶体管Td3可被表示为升压扫描下拉晶体管，其根据第二节点QB的电压而开关并通过扫描输出节点输出第二选通低电压VGL2作为具有第二电压电平的第(n+2)扫描信号SC[n+2]。
第三扫描信号输出缓冲器313的第二升压电容器Cb2可实现于第一节点Q和扫描输出节点之间。第二升压电容器Cb2可根据第(n+2)扫描时钟信号SCCLK[n+2]的相位转变(或脉冲时段的上升)在第一节点Q中生成自举。根据第(n+2)扫描时钟信号SCCLK[n+2]可上升以与对应于前一信号的第(n)扫描时钟信号SCCLK[n]的下降时间重合，并且可被影响以偏移，第二升压电容器Cb2可对第一节点Q的电压进行升压以防止第(n+2)扫描信号SC[n+2]的输出偏差。如果第二升压电容器Cb2可仅生成足以维持第一节点Q的升压电压的自举电平，则第二升压电容器Cb2可被设定为具有小于第一升压电容器Cb1的电容。
第四扫描信号输出缓冲器343可通过扫描输出节点输出第(n+3)扫描时钟信号SCCLK[n+3]作为第(n+3)扫描信号SC[n+3]。第四扫描信号输出缓冲器314可被表示为不设置电容器的正常扫描信号输出缓冲器。
第四扫描信号输出缓冲器314的第四扫描上拉晶体管Tu4可包括连接到第一节点Q的栅电极、连接到扫描输出节点的第一源/漏电极以及连接到第(n+3)扫描时钟信号SCCLK[n+3]的端子的第二源/漏电极。第四扫描上拉晶体管Tu4可被表示为正常扫描上拉晶体管，其根据通过第二升压电容器Cb2升压的第一节点Q的电压而开关并且通过扫描输出节点输出第(n+3)扫描时钟信号SCCLK[n+3]作为具有第一电压电平的第(n+3)扫描信号SC[n+3]。此时，第(n+3)扫描时钟信号SCCLK[n+3]可上升以与对应于前一信号的第(n+1)扫描时钟信号SCCLK[n+1]的下降时间点重合。然而，由于在第二扫描信号输出缓冲器312中未设置电容器，所以不产生增强或偏移，由此通过第二升压电容器Cb2维持升压电压。
第四扫描信号输出缓冲器312的第四扫描下拉晶体管Td4可包括连接到第二节点QB的栅电极、连接到扫描输出节点的第一源/漏电极以及连接到施加有第二选通低电压VGL2的端子的第二源/漏电极。第四扫描下拉晶体管Td4可被表示为正常扫描下拉晶体管，其根据第二节点QB的电压而开关并通过扫描输出节点输出第二选通低电压VGL2作为具有第二电压电平的第(n+3)扫描信号SC[n+3]。
第五扫描信号输出缓冲器315可通过扫描输出节点输出第(n+4)扫描时钟信号SCCLK[n+4]作为第(n+4)扫描信号SC[n+4]。此时，第(n+4)扫描时钟信号SCCLK[n+4]可上升以与对应于前一信号的第(n+2)扫描时钟信号SCCLK[n+2]的下降时间点重合。在第五扫描信号输出缓冲器315的情况下，第三升压电容器Cb3可设置在第五扫描上拉晶体管Tu5的栅电极和扫描输出节点之间。第五扫描信号输出缓冲器315可被表示为用于通过第三升压电容器Cb3对第一节点Q的电压进行升压的升压扫描信号输出缓冲器。
第五扫描信号输出缓冲器315的第五扫描上拉晶体管Tu5可包括连接到第一节点Q的栅电极、连接到扫描输出节点的第一源/漏电极以及连接到第(n+4)扫描时钟信号SCCLK[n+4]的端子的第二源/漏电极。第五扫描上拉晶体管Tu5可被表示为升压扫描上拉晶体管，其根据第一节点Q的电压而开关以通过扫描输出节点输出第(n+4)扫描时钟信号SCCLK[n+4]作为具有第一电压电平的第(n+4)扫描信号SC[n+4]。
第五扫描信号输出缓冲器315的第五扫描下拉晶体管Td5可包括连接到第二节点QB的栅电极、连接到扫描输出节点的第一源/漏电极以及连接到施加有第二选通低电压VGL2的端子的第二源/漏电极。第五扫描下拉晶体管Td5可被表示为升压扫描下拉晶体管，其根据第二节点QB的电压而开关并通过扫描输出节点输出第二选通低电压VGL2作为具有第二电压电平的第(n+4)扫描信号SC[n+4]。
第五扫描信号输出缓冲器315的第三升压电容器Cb3可实现于第一节点Q和扫描输出节点之间。第三升压电容器Cb3可根据第(n+4)扫描时钟信号SCCLK[n+4]的相位转变(或脉冲时段的上升)在第一节点Q中生成自举。根据第(n+4)扫描时钟信号SCCLK[n+4]可上升以与对应于前一信号的第(n+2)扫描时钟信号SCCLK[n+2]的下降时间重合并且可被影响以偏移，第三升压电容器Cb3可对第一节点Q的电压进行升压以防止第(n+4)扫描信号SC[n+4]的输出偏差。如果第三升压电容器Cb3可仅生成足以维持第一节点Q的升压电压的自举电平，则第三升压电容器Cb3可被设定为具有小于第一升压电容器Cb1的电容。另外，第二升压电容器Cb2和第三升压电容器Cb3可具有相同的电容或不同的电容。另外，第一升压电容器Cb的电容可等于或小于与第二升压电容器Cb2和第三升压电容器Cb3之和对应的总电容。例如，第一升压电容器Cb1可具有大于第二升压电容器Cb2和第三升压电容器Cb3中的每一个的电容。另外，第一升压电容器Cb1可具有大于第二升压电容器Cb2的电容并且可具有等于或小于第二升压电容器Cb2的电容的两倍的电容。另外，第一升压电容器Cb1可具有大于第三升压电容器Cb3的电容并且可具有等于或小于第三升压电容器Cb3的电容的两倍的电容。另外，第一升压电容器Cb1的电容的两倍可具有等于或小于第二升压电容器Cb2和第三升压电容器Cb3的电容和的两倍的电容。
第五实施方式
图15是根据本公开的第五实施方式的输出电路单元的电路图，图16是示出施加到图15所示的输出电路单元的扫描时钟信号、从图15所示的输出电路单元输出的扫描信号和第一节点的波形图。在第三实施方式的描述中，将省略与第一实施方式和第二实施方式相同的配置的描述。
参照图15和图16，根据本公开的第五实施方式的输出电路单元300实现扫描输出电路单元310以输出四个扫描信号。另外，各个扫描时钟信号的脉冲时段可维持三个水平时段3H。例如，当显示面板110的像素PX具有四个子像素时，根据本公开的第五实施方式的输出电路单元300可通过由各个子像素依次向对应选通线GL供应四个扫描信号来驱动各个子像素。另选地，根据本公开的第五实施方式的输出电路单元300可通过依次向与显示面板110的四条水平线对应的选通线GL供应四个扫描信号来驱动与四条水平线对应的像素PX。然而，根据本公开的输出电路单元300不限于仅输出扫描信号，可被实现为提供感测信号SENSE或发射信号EM。
根据本公开的第五实施方式的扫描输出电路单元310可包括第一至第四扫描信号输出缓冲器311、312、313和314以分别用于输出多个扫描时钟信号SCCLKs当中的第(n)扫描时钟信号SCCLK[n]至第(n+3)扫描时钟信号SCCLK[n+3]作为第(n)扫描信号SC[n]至第(n+3)扫描信号SC[n+3]。
第一扫描信号输出缓冲器311可包括第一扫描上拉晶体管Tu1、第一扫描下拉晶体管Td1和第一升压电容器Cb1，第二扫描信号输出缓冲器312可包括第二扫描上拉晶体管Tu2和第二扫描下拉晶体管Td2，第三扫描信号输出缓冲器313可包括第三扫描上拉晶体管Tu3和第三扫描下拉晶体管Td3，第四扫描信号输出缓冲器314可包括第四扫描上拉晶体管Tu4、第四扫描下拉晶体管Td4和第二升压电容器Cb2。
第一至第四扫描上拉晶体管Tu1、Tu2、Tu3和Tu4和第一至第四扫描下拉晶体管Td1、Td2、Td3和Td4可共同串联连接在施加有扫描时钟信号SCCLK[n]至SCCLK[n+3]的端子与施加有第二选通低电压VGL2的端子之间。第一升压电容器Cb1可连接在第一扫描上拉晶体管Tu1的栅电极与第一扫描上拉晶体管Tu1和第一扫描下拉晶体管Td1之间的输出节点之间，第二升压电容器Cb2可连接在第四扫描上拉晶体管Tu4的栅电极与第四扫描上拉晶体管Tu4和第四扫描下拉晶体管Td4之间的输出节点之间。第一升压电容器Cb1可具有大于第二升压电容器Cb2的电容。
参照图16，根据本公开的第五实施方式的施加到扫描输出电路单元310的第(n)扫描时钟信号SCCLK[n]至第(n+3)扫描时钟信号SCCLK[n+3]可包括在第一电压电平(或选通高电压)和第二电压电平(或选通低电压)之间摆动的脉冲时段，并且在预定或所选水平时段内维持在第一电压电平。例如，第(n)扫描时钟信号SCCLK[n]至第(n+3)扫描时钟信号SCCLK[n+3]中的每一个的脉冲时段可被维持三个水平时段3H，并且各个脉冲时段的上升时间点和下降时间点可彼此不同。第(n)扫描时钟信号SCCLK[n]至第(n+3)扫描时钟信号SCCLK[n+3]中的每一个可依次移位预定或所选时段并且在三个水平时段3H内具有第一电压电平，并且相邻扫描时钟信号可在比三个水平时段3H短的时段内彼此交叠。例如，相邻扫描时钟信号可在两个水平时段2H期间彼此交叠。另外，第(n)扫描时钟信号SCCLK[n]至第(n+3)扫描时钟信号SCCLK[n+3]中的任一个扫描时钟信号的上升时间点可与另一扫描时钟信号的下降时间重合。例如，第(n)扫描时钟信号SCCLK[n]的下降时间点可与第(n+3)扫描时钟信号SCCLK[n+3]的上升时间重合。
参照图15和图16，在根据本公开的第五实施方式的扫描输出电路单元310中，第一扫描信号输出缓冲器311可通过扫描输出节点输出第(n)扫描时钟信号SCCLK[n]至第(n+3)扫描时钟信号SCCLK[n+3]中首先施加的第(n)扫描时钟信号SCCLK[n]作为第(n)扫描信号SC[n]。在第一扫描信号输出缓冲器311中，第一升压电容器Cb1可设置在第一扫描上拉晶体管Tu1的栅电极和扫描输出节点之间。第一扫描信号输出缓冲器311可被表示为用于通过第一升压电容器Cb1对第一节点Q的电压进行升压的升压扫描信号输出缓冲器。
第一扫描信号输出缓冲器311的第一扫描上拉晶体管Tu1可包括连接到第一节点Q的栅电极、连接到扫描输出节点的第一源/漏电极以及连接到首先施加的第(n)扫描时钟信号SCCLK[n]的端子的第二源/漏电极。第一扫描上拉晶体管Tu1可被表示为升压扫描上拉晶体管，其根据第一节点Q电压而开关以通过扫描输出节点输出第(n)扫描时钟信号SCCLK[n]作为具有第一电压电平的第(n)扫描信号SC[n]。
第一扫描信号输出缓冲器311的第一扫描下拉晶体管Td1可包括连接到第二节点QB的栅电极、连接到扫描输出节点的第一源/漏电极以及连接到施加有第二选通低电压VGL2的端子的第二源/漏电极。第一扫描下拉晶体管Td1可由升压扫描下拉晶体管表示，其根据第二节点QB的电压而开关并且通过扫描输出节点输出第二选通低电压VGL2作为具有第二电压电平的第(n)扫描信号SC[n]。
第一扫描信号输出缓冲器311的第一升压电容器Cb1可实现于第一节点Q和扫描输出节点之间。第一升压电容器Cb1可根据首先施加的第(n)扫描时钟信号SCCLK[n]的相位转变(或脉冲时段的上升)在第一节点Q中生成自举。由于第一升压电容器Cb1不受进位时钟信号CRCLK[n]影响，所以第一节点Q的升压电压可增加。第一升压电容器Cb1可被设定为具有足够的电容以增加第一节点Q的自举时间，以便改进从扫描输出电路单元310首先输出的第(n)扫描信号SC[n]的上升时间。
第二扫描信号输出缓冲器312可通过扫描输出节点输出第(n+1)扫描时钟信号SCCLK[n+1]作为第(n+1)扫描信号SC[n+1]。第二扫描信号输出缓冲器312可被表示为不设置电容器的正常扫描信号输出缓冲器。
第二扫描信号输出缓冲器312的第二扫描上拉晶体管Tu2可包括连接到第一节点Q的栅电极、连接到扫描输出节点的第一源/漏电极以及连接到第(n+1)扫描时钟信号SCCLK[n+1]的端子的第二源/漏电极。第二扫描上拉晶体管Tu2可被表示为正常扫描上拉晶体管，其根据通过第一升压电容器Cb1升压的第一节点Q的电压而开关以通过扫描输出节点输出第(n+1)扫描时钟信号SCCLK[n+1]作为具有第一电压电平的第(n+1)扫描信号SC[n+1]。此时，由于第(n+1)扫描时钟信号SCCLK[n+1]在一个水平时段1H内与对应于前一信号的第(n)扫描时钟信号SCCLK[n]交叠，所以脉冲时段的上升时间不与另一扫描时钟信号的下降时间重合。因此，第二扫描信号输出缓冲器312不受第(n)扫描时钟信号SCCLK[n]影响，即，不产生增强或偏移，由此通过第一升压电容器Cb1维持升压电压。
第二扫描信号输出缓冲器312的第二扫描下拉晶体管Td2可包括连接到第二节点QB的栅电极、连接到扫描输出节点的第一源/漏电极以及连接到施加有第二选通低电压VGL2的端子的第二源/漏电极。第二扫描下拉晶体管Td2可被表示为正常扫描下拉晶体管，其根据第二节点QB的电压而开关并且通过扫描输出节点输出第二选通低电压VGL2作为具有第二电压电平的第(n+1)扫描信号SC[n+1]。
第三扫描信号输出缓冲器313可通过扫描输出节点输出第(n+2)扫描时钟信号SCCLK[n+2]作为第(n+2)扫描信号SC[n+2]。第三扫描信号输出缓冲器313可被表示为不设置电容器的正常扫描信号输出缓冲器。
第三扫描信号输出缓冲器313的第三扫描上拉晶体管Tu3可包括连接到第一节点Q的栅电极、连接到扫描输出节点的第一源/漏电极以及连接到第(n+2)扫描时钟信号SCCLK[n+2]的端子的第二源/漏电极。第三扫描上拉晶体管Tu3可被表示为正常扫描上拉晶体管，其根据通过第一升压电容器Cb1升压的第一节点Q的电压而开关以通过扫描输出节点输出第(n+2)扫描时钟信号SCCLK[n+2]作为具有第一电压电平的第(n+2)扫描信号SC[n+2]。此时，由于第(n+2)扫描时钟信号SCCLK[n+2]在一个水平时段1H内与对应于前一信号的第(n)扫描时钟信号SCCLK[n]交叠，并且在两个水平时段2H内与第(n+1)扫描时钟信号SCCLK[n+1]交叠，脉冲时段的上升时间不与另一扫描时钟信号的下降时间重合。因此，第三扫描信号输出缓冲器313不受第(n)扫描时钟信号SCCLK[n]和第(n+1)扫描时钟信号SCCLK[n+1]影响，即，不产生增强或偏移，由此通过第一升压电容器Cb1维持升压电压。
第三扫描信号输出缓冲器313的第三扫描下拉晶体管Td3可包括连接到第二节点QB的栅电极、连接到扫描输出节点的第一源/漏电极以及连接到施加有第二选通低电压VGL2的端子的第二源/漏电极。第三扫描下拉晶体管Td3可被表示为正常扫描下拉晶体管，其根据第二节点QB的电压而开关并通过扫描输出节点输出第二选通低电压VGL2作为具有第二电压电平的第(n+2)扫描信号SC[n+2]。
第四扫描信号输出缓冲器314可通过扫描输出节点输出第(n+3)扫描时钟信号SCCLK[n+3]作为第(n+3)扫描信号SC[n+3]。此时，第(n+3)扫描时钟信号SCCLK[n+3]可上升以与对应于前一信号的第(n)扫描时钟信号SCCLK[n]的下降时间点重合。在第四扫描信号输出缓冲器314的情况下，第二升压电容器Cb2可设置在第四扫描上拉晶体管Tu4的栅电极和扫描输出节点之间。第四扫描信号输出缓冲器314可被表示为用于通过第二升压电容器Cb2对第一节点Q的电压进行升压的升压扫描信号输出缓冲器。
第四扫描信号输出缓冲器314的第四扫描上拉晶体管Tu4可包括连接到第一节点Q的栅电极、连接到扫描输出节点的第一源/漏电极以及连接到第(n+3)扫描时钟信号SCCLK[n+3]的端子的第二源/漏电极。第四扫描上拉晶体管Tu4可被表示为升压扫描上拉晶体管，其根据第一节点Q的电压而开关以通过扫描输出节点输出第(n+3)扫描时钟信号SCCLK[n+3]作为具有第一电压电平的第(n+3)扫描信号SC[n+3]。
第四扫描信号输出缓冲器314的第四扫描下拉晶体管Td4可包括连接到第二节点QB的栅电极、连接到扫描输出节点的第一源/漏电极以及连接到施加有第二选通低电压VGL2的端子的第二源/漏电极。第四扫描下拉晶体管Td4可被表示为升压扫描下拉晶体管，其根据第二节点QB的电压而开关并通过扫描输出节点输出第二选通低电压VGL2作为具有第二电压电平的第(n+3)扫描信号SC[n+3]。
第四扫描信号输出缓冲器314的第二升压电容器Cb2可实现于第一节点Q和扫描输出节点之间。第二升压电容器Cb2可根据第(n+3)扫描时钟信号SCCLK[n+3]的相位转变(或脉冲时段的上升)在第一节点Q中生成自举。根据第(n+3)扫描时钟信号SCCLK[n+3]可上升以与对应于前一信号的第(n)扫描时钟信号SCCLK[n]的下降时间重合并且可被影响以偏移，第二升压电容器Cb2可对第一节点Q的电压进行升压以防止第(n+3)扫描信号SC[n+3]的输出偏差。如果第二升压电容器Cb2可仅生成足以维持第一节点Q的升压电压的自举电平，则第二升压电容器Cb2可被设定为具有小于第一升压电容器Cb1的电容。
图17和图18是示出根据本公开的一个示例和第一实施方式的扫描信号和第一节点的输出波形的图。
参照图17，本公开的一个示例使用为扫描输出电路单元310的各个扫描信号输出缓冲器布置具有相同电容的电容器的方法。因此，在一个示例的情况下，可确认第一节点Q的电压在首先输出的第(n)扫描信号SC[n]的定时较低。具体地，由于根据一个示例的第一节点Q的低电压，可确认首先输出的第(n)扫描信号SC[n]与在第(n)扫描信号SC[n]输出之后输出的第(n+1)扫描信号SC[n+1]至第(n+2)扫描信号SC[n+2]具有输出偏差。另外，由于第(n)扫描信号SC[n]的输出偏差，第(n)扫描信号SC[n]的上升时间为3.09μs，这相对长于另一扫描信号的上升时间。
参照图18，在根据本公开的第一实施方式的扫描输出电路单元310中，升压电容器Cb1和Cb2分别仅设置在用于首先输出第(n)扫描信号SC[n]的第一扫描信号输出缓冲器311以及受施加到第一扫描信号输出缓冲器311的第(n)扫描时钟信号SCCLK[n]影响的第三扫描信号输出缓冲器313中。根据第一节点Q的电压在扫描输出电路单元310首先输出第(n)扫描信号SC[n]的定时被充分升压，不会产生第(n)扫描信号SC[n]与第(n+1)扫描信号SC[n+1]至第(n+2)扫描信号SC[n+2]之间的输出偏差。另外，可以看出第(n)扫描信号SC[n]的上升时间为1.57μs，这变得显著更快。
因此，根据本公开的第一实施方式，当多个扫描信号从一个级电路依次输出时，可防止多个扫描信号之间的输出偏差。
根据本公开的实施方式的选通驱动电路和包括其的显示装置可描述如下。
根据本公开的实施方式的选通驱动电路可包括彼此依赖地连接并被配置为输出“j”个输出信号(“j”是2或更大的整数)的多个级电路，其中，多个级电路中的每一个包括用于控制第一节点和第二节点中的每一个的电压的逻辑控制器以及响应于第一节点的电压输出“j”个时钟信号中的每一个作为“j”个输出信号的输出电路单元，其中，输出电路单元包括：“j”个输出缓冲器，其用于响应于第一节点的电压通过输出节点输出“j”个时钟信号中的每一个作为“j”个输出信号；以及电容器，其被制备在第一节点与“j”个输出缓冲器中的一些的输出节点之间。
在根据本公开的实施方式的选通驱动电路中，电容器可设置在“j”个输出缓冲器当中的首先输出输出信号的第一输出缓冲器中。
在根据本公开的实施方式的选通驱动电路中，“j”个输出缓冲器中的每一个可利用“j”个时钟信号中的任一个时钟信号来应用，并且“j”个时钟信号中的每一个可包括在第一电压电平与不同于第一电压电平的第二电压电平之间摆动的脉冲时段，并且在预定或所选水平时段内维持在第一电压电平。
在根据本公开的实施方式的选通驱动电路中，在“j”个时钟信号中的每一个中脉冲时段的上升时间点和下降时间点可不同。
在根据本公开的实施方式的选通驱动电路中，“j”个时钟信号中的任一个时钟信号的上升时间点可与另一扫描时钟信号的下降时间点重合。
在根据本公开的实施方式的选通驱动电路中，电容器可包括：第一电容器，其设置在“j”个输出缓冲器当中的首先输出输出信号的第一输出缓冲器中；以及第二电容器，其设置在施加有第(g)时钟信号(“g”是2至“j”的整数)的第(g)输出缓冲器中，该第(g)时钟信号上升以与施加到“j”个输出缓冲器中的第一输出缓冲器的时钟信号的下降时间点重合。
在根据本公开的实施方式的选通驱动电路中，第一电容器可具有大于第二电容器的电容。
在根据本公开的实施方式的选通驱动电路中，电容器可包括第三电容器，其设置在施加有第(h)时钟信号(“h”是“g+1”至“j”的整数)的第(h)输出缓冲器中，该第(h)时钟信号上升以与施加到“j”个输出缓冲器中的第(g)输出缓冲器的时钟信号的下降时间点重合。
在根据本公开的实施方式的选通驱动电路中，第二电容器和第三电容器可具有相同的电容或彼此不同的电容。
在根据本公开的实施方式的选通驱动电路中，第一电容器可具有等于或小于第二电容器和第三电容器的电容和的电容。
在根据本公开的实施方式的选通驱动电路中，“j”个时钟信号可包括第一至第(j)扫描时钟信号，第一至第(j)扫描时钟信号中的每一个依次移位，各个扫描时钟信号在第一时段内具有第一电压电平，并且相邻扫描时钟信号在比第一时段短的第二时段内彼此交叠，并且输出电路单元可包括分别施加有第一至第(j)扫描时钟信号的第一至第(j)扫描信号输出缓冲器。
在根据本公开的实施方式的选通驱动电路中，第一至第(j)扫描信号输出缓冲器中的第一扫描信号输出缓冲器可输出“j”个扫描时钟信号中的第一扫描时钟信号作为第一扫描信号，并且第一电容器设置在第一节点与第一扫描信号的输出节点之间。
在根据本公开的实施方式的选通驱动电路中，第一扫描时钟信号的下降时间点可与“j”个扫描时钟信号中的任一个扫描时钟信号的上升时间点重合。
在根据本公开的实施方式的选通驱动电路中，电容小于第一电容器的第二电容器可设置在施加有第(g)扫描时钟信号的第(g)扫描信号输出缓冲器中，该第(g)扫描时钟信号上升以与第一扫描时钟信号的下降时间点重合。
在根据本公开的实施方式的选通驱动电路中，电容小于第一电容器并且与第二电容器相同或不同的第三电容器可设置在施加有第(h)扫描时钟信号的第(h)扫描信号输出缓冲器中，该第(h)扫描时钟信号上升以与第(g)扫描时钟信号的下降时间点重合。
在根据本公开的实施方式的选通驱动电路中，第一至第(j)扫描信号输出缓冲器当中的包括电容器的升压扫描信号输出缓冲器可包括：升压扫描上拉晶体管，其施加有“j”个扫描时钟信号当中的第一扫描时钟信号、第(g)扫描时钟信号和第(h)扫描时钟信号中的任一个扫描时钟信号并且通过第一节点的电压来开关，并且通过扫描输出节点输出所施加的扫描时钟信号作为扫描信号；升压扫描下拉晶体管，其通过第二节点的电压来开关，并且通过扫描输出节点输出选通低电位电压；以及在扫描输出节点与第一节点之间的电容器。
在根据本公开的实施方式的选通驱动电路中，第一至第(j)扫描信号输出缓冲器当中的不包括电容器的正常扫描信号输出缓冲器可包括：正常扫描上拉晶体管，其施加有“j”个扫描时钟信号当中的除了第一扫描时钟信号、第(g)扫描时钟信号和第(h)扫描时钟信号之外的另一扫描时钟信号，并且通过第一节点的电压来开关，并且通过扫描输出节点输出所施加的扫描时钟信号；以及正常扫描下拉晶体管，其通过第二节点的电压来开关，并且通过扫描输出节点输出选通低电位电压。
在根据本公开的实施方式的选通驱动电路中，输出电路单元还可包括进位信号输出缓冲器，其施加有至少一个进位时钟信号，并且响应于第一节点的电压通过进位输出节点输出所述至少一个进位时钟信号作为进位信号。
在根据本公开的实施方式的选通驱动电路中，进位信号输出缓冲器可包括：进位上拉晶体管，其通过第一节点的电压来开关，并且通过进位输出节点输出进位时钟信号作为进位信号；以及进位下拉晶体管，其通过第二节点的电压来开关，并且通过进位输出节点输出选通低电位电压。
根据本公开的实施方式的显示装置可包括：显示面板，其包括多条数据线、与多条数据线交叉的多条选通线以及连接到相邻数据线和选通线的多个子像素；选通驱动电路单元，其包括用于以多条选通线当中的每“j”条选通线为单位输出与预定或所选顺序对应的扫描信号的多个级电路；数据驱动电路单元，其连接到多条数据线中的每一条；以及定时控制单元，其用于控制选通驱动电路单元和数据驱动电路单元中的每一个的驱动定时，其中，选通驱动电路单元包括选通驱动电路。
根据本公开的选通驱动电路和包括其的显示装置可减小从一个级输出的多个扫描信号中的输出偏差，并且可减小装置的尺寸，从而实现窄边框并克服亮度偏差。
对于本领域技术人员而言将显而易见的是，上述本公开不受上述实施方式和附图限制，在不脱离本公开的精神或范围的情况下，可在本公开中进行各种替换、修改和变化。因此，从权利要求的含义、范围和等同概念推导的所有变化或修改旨在落在本公开的范围内。

Claims (21)

1.一种选通驱动电路，该选通驱动电路包括：
多个级电路，所述多个级电路彼此依赖地连接，并且所述多个级电路中的每一个被配置为输出j个输出信号，其中，j是大于或等于2的整数，
其中，所述多个级电路中的每一个包括：
逻辑控制器，该逻辑控制器用于控制第一节点的第一电压和第二节点的第二电压；以及
输出电路，该输出电路用于响应于所述第一节点的所述第一电压输出j个时钟信号中的每一个作为所述j个输出信号中的相应输出信号，
其中，所述输出电路包括：
j个输出缓冲器，所述j个输出缓冲器中的每一个用于响应于所述第一节点的所述第一电压来通过相应输出节点输出所述j个时钟信号中的相应时钟信号作为所述j个输出信号中的一个；以及
多个电容器，所述多个电容器连接在所述第一节点与所述j个输出缓冲器中的一些的相应输出节点之间。
2.根据权利要求1所述的选通驱动电路，其中，所述多个电容器中的第一电容器设置在所述j个输出缓冲器当中的首先输出所述j个输出信号中的输出信号的第一输出缓冲器中。
3.根据权利要求1所述的选通驱动电路，
其中，所述j个输出缓冲器中的每一个被施加有所述j个时钟信号中的任一个相应时钟信号，并且
所述j个时钟信号中的每一个包括在第一时钟电压电平和不同于所述第一时钟电压电平的第二时钟电压电平之间摆动的脉冲时段，并且在所选水平时段内维持在所述第一时钟电压电平。
4.根据权利要求3所述的选通驱动电路，其中，在所述j个时钟信号中的每一个中，所述脉冲时段的上升时间点和下降时间点不同。
5.根据权利要求4所述的选通驱动电路，其中，所述j个时钟信号中的至少一个时钟信号的上升时间点与所述j个时钟信号中的另一时钟信号的下降时间点重合。
6.根据权利要求5所述的选通驱动电路，
其中，所述多个电容器包括：
第一电容器，该第一电容器设置在所述j个输出缓冲器当中的首先输出所述j个输出信号中的输出信号的第一输出缓冲器中；以及
第二电容器，该第二电容器设置在所述j个输出缓冲器中的第g输出缓冲器中，所述第g输出缓冲器被施加有所述j个时钟信号中的第g时钟信号，所述第g时钟信号与所述j个时钟信号中的第一时钟信号的下降时间点重合地上升，所述第一时钟信号被施加到所述j个输出缓冲器中的所述第一输出缓冲器，其中，g是大于或等于2且小于或等于j的整数。
7.根据权利要求6所述的选通驱动电路，其中，所述第一电容器的电容大于所述第二电容器的电容。
8.根据权利要求6所述的选通驱动电路，
其中，所述多个电容器包括设置在所述j个输出缓冲器中的第h输出缓冲器中的第三电容器，所述第h输出缓冲器被施加有所述j个时钟信号中的第h时钟信号，所述第h时钟信号与施加到所述j个输出缓冲器中的所述第g输出缓冲器的所述第g时钟信号的下降时间点重合地上升，其中，h是大于或等于g+1且小于或等于j的整数。
9.根据权利要求8所述的选通驱动电路，其中，所述第二电容器和所述第三电容器具有相同的电容或彼此不同的电容。
10.根据权利要求9所述的选通驱动电路，其中，所述第一电容器的电容等于或小于所述第二电容器和所述第三电容器的电容之和。
11.根据权利要求1所述的选通驱动电路，
其中，所述j个时钟信号包括第一扫描时钟信号至第j扫描时钟信号，
所述第一扫描时钟信号至所述第j扫描时钟信号依次移位，所述第一扫描时钟信号至所述第j扫描时钟信号中的各个扫描时钟信号在第一时段内具有第一电压电平，并且所述第一扫描时钟信号至所述第j扫描时钟信号中的相邻扫描时钟信号在比所述第一时段短的第二时段内彼此交叠，并且
所述j个输出缓冲器包括分别被施加有所述第一扫描时钟信号至所述第j扫描时钟信号的第一扫描信号输出缓冲器至第j扫描信号输出缓冲器。
12.根据权利要求11所述的选通驱动电路，其中，所述第一扫描信号输出缓冲器至所述第j扫描信号输出缓冲器中的所述第一扫描信号输出缓冲器输出所述第一扫描时钟信号至所述第j扫描时钟信号中的所述第一扫描时钟信号作为第一扫描信号，并且第一电容器连接在所述第一节点和所述第一扫描信号输出缓冲器的第一输出节点之间。
13.根据权利要求12所述的选通驱动电路，其中，所述第一扫描时钟信号的下降时间点与所述j个时钟信号中的任一个扫描时钟信号的上升时间点重合。
14.根据权利要求13所述的选通驱动电路，其中，电容小于所述第一电容器的电容的第二电容器设置在被施加有第g扫描时钟信号的第g扫描信号输出缓冲器中，所述第g扫描时钟信号与所述第一扫描时钟信号的下降时间点重合地上升。
15.根据权利要求14所述的选通驱动电路，其中，电容小于所述第一电容器的电容并且与所述第二电容器的电容相同或不同的第三电容器设置在被施加有第h扫描时钟信号的第h扫描信号输出缓冲器中，所述第h扫描时钟信号与所述第g扫描时钟信号的下降时间点重合地上升。
16.根据权利要求15所述的选通驱动电路，
其中，所述第一扫描信号输出缓冲器至所述第j扫描信号输出缓冲器当中的包括所述多个电容器中的一个电容器的升压扫描信号输出缓冲器包括：
升压扫描上拉晶体管，该升压扫描上拉晶体管被施加有所述j个时钟信号当中的所述第一扫描时钟信号、所述第g扫描时钟信号和所述第h扫描时钟信号中的任一个扫描时钟信号，该升压扫描上拉晶体管通过所述第一节点的所述第一电压来开关，并且通过扫描输出节点输出所施加的任一个扫描时钟信号作为扫描信号；
升压扫描下拉晶体管，该升压扫描下拉晶体管通过所述第二节点的所述第二电压来开关，并且通过所述扫描输出节点输出选通低电位电压；以及
所述多个电容器中的连接在所述扫描输出节点和所述第一节点之间的所述一个电容器。
17.根据权利要求16所述的选通驱动电路，
其中，所述第一扫描信号输出缓冲器至所述第j扫描信号输出缓冲器当中的不包括所述多个电容器中的任一个的正常扫描信号输出缓冲器包括：
正常扫描上拉晶体管，该正常扫描上拉晶体管被施加有所述第一扫描时钟信号至所述第j扫描时钟信号当中的除了所述第一扫描时钟信号、所述第g扫描时钟信号和所述第h扫描时钟信号之外的另一扫描时钟信号，该正常扫描上拉晶体管通过所述第一节点的所述第一电压来开关，并且通过第二扫描输出节点输出所述另一扫描时钟信号；以及
正常扫描下拉晶体管，该正常扫描下拉晶体管通过所述第二节点的所述第二电压来开关，并且通过所述第二扫描输出节点输出选通低电位电压。
18.根据权利要求11所述的选通驱动电路，其中，所述输出电路还包括进位信号输出缓冲器，该进位信号输出缓冲器被施加有至少一个进位时钟信号，并且响应于所述第一节点的所述第一电压来通过进位输出节点输出所述至少一个进位时钟信号作为进位信号。
19.根据权利要求18所述的选通驱动电路，
其中，所述进位信号输出缓冲器包括：
进位上拉晶体管，该进位上拉晶体管通过所述第一节点的所述第一电压来开关，并且通过所述进位输出节点输出所述进位时钟信号作为所述进位信号；以及
进位下拉晶体管，该进位下拉晶体管通过所述第二节点的所述第二电压来开关，并且通过所述进位输出节点输出选通低电位电压。
20.一种显示装置，该显示装置包括：
显示面板，该显示面板包括多条数据线、与所述多条数据线交叉的多条选通线以及多个子像素，所述多个子像素中的每一个连接到所述多条数据线和所述多条选通线中的相应的相邻对的数据线和选通线；
选通驱动电路；
数据驱动电路，该数据驱动电路连接到所述多条数据线中的每一条；以及
定时控制器，该定时控制器用于控制所述选通驱动电路和所述数据驱动电路中的每一个的驱动定时，
其中，所述选通驱动电路是根据权利要求1至19中的任一项所述的选通驱动电路。
21.一种显示装置，该显示装置包括：
显示面板，该显示面板包括多个子像素；
数据驱动器，该数据驱动器电连接到所述多个子像素；以及
选通驱动器，该选通驱动器电连接到所述多个子像素，该选通驱动器包括：
级电路，该级电路在操作中输出多个扫描信号，该级电路包括：
第一输出缓冲器，该第一输出缓冲器联接到第一节点和第一输出节点，该第一输出缓冲器在操作中接收具有第一脉冲时段的第一时钟信号；
第二输出缓冲器，该第二输出缓冲器联接到所述第一节点和第二输出节点，该第二输出缓冲器在操作中接收具有第二脉冲时段的第二时钟信号，所述第二脉冲时段落后于所述第一脉冲时段并与所述第一脉冲时段交叠；以及
第三输出缓冲器，该第三输出缓冲器联接到所述第一节点和第三输出节点，该第三输出缓冲器在操作中接收具有第三脉冲时段的第三时钟信号，所述第三脉冲时段落后于所述第二脉冲时段并与所述第二脉冲时段交叠，
其中，所述第一节点和所述第一输出节点之间的第一电容大于所述第一节点和所述第三输出节点之间的第三电容，并且所述第一节点和所述第二输出节点之间的第二电容小于所述第三电容。
CN202211355263.5A 2021-12-09 2022-11-01 选通驱动电路和包括其的显示装置 Pending CN116259277A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210175873A KR20230087168A (ko) 2021-12-09 2021-12-09 게이트 구동 회로 및 이를 포함하는 표시 장치
KR10-2021-0175873 2021-12-09

Publications (1)

Publication Number Publication Date
CN116259277A true CN116259277A (zh) 2023-06-13

Family

ID=86686908

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211355263.5A Pending CN116259277A (zh) 2021-12-09 2022-11-01 选通驱动电路和包括其的显示装置

Country Status (3)

Country Link
US (1) US12014687B2 (zh)
KR (1) KR20230087168A (zh)
CN (1) CN116259277A (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102423863B1 (ko) * 2017-08-04 2022-07-21 엘지디스플레이 주식회사 게이트 구동부 및 이를 구비한 평판 표시 장치
CN107507599B (zh) * 2017-10-09 2020-09-04 京东方科技集团股份有限公司 移位寄存单元及其驱动方法、栅极驱动电路和显示装置
KR102505897B1 (ko) * 2017-11-27 2023-03-03 엘지디스플레이 주식회사 Oled 표시패널
KR102554398B1 (ko) 2018-08-01 2023-07-11 엘지디스플레이 주식회사 게이트 구동회로와 이를 이용한 표시장치
KR102540573B1 (ko) 2018-09-21 2023-06-08 엘지디스플레이 주식회사 표시패널과 이를 이용한 표시장치
CN109920380B (zh) * 2019-03-01 2020-10-30 合肥京东方卓印科技有限公司 移位寄存器单元、栅极驱动电路及其控制方法和显示装置
CN111599315B (zh) * 2020-06-19 2021-11-16 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路及其驱动方法

Also Published As

Publication number Publication date
US20230186825A1 (en) 2023-06-15
KR20230087168A (ko) 2023-06-16
US12014687B2 (en) 2024-06-18

Similar Documents

Publication Publication Date Title
US10586494B2 (en) Scan driver, display device, and method of driving display device
JP7071318B2 (ja) ゲート駆動部およびこれを用いた電界発光表示装置
US10115366B2 (en) Liquid crystal display device for improving the characteristics of gate drive voltage
US11735119B2 (en) Shift register unit, gate driving circuit and control method thereof and display apparatus
CN101350179B (zh) 半导体电路和使用该半导体电路的显示装置以及其驱动方法
US20110273418A1 (en) Emission driver, light emitting display device using the same, and driving method of emission control signals
KR100541059B1 (ko) 액티브매트릭스형 표시장치와, 그 데이터선 절환회로,스위칭부 구동회로, 및 주사선 구동회로
US11798482B2 (en) Gate driver and organic light emitting display device including the same
US11205389B2 (en) Scan driver and display device having same
US11610530B2 (en) Gate driving circuit and electroluminescence display apparatus including the same
US12014687B2 (en) Gate driving circuit and display device comprising the same
CN115346472A (zh) 栅极驱动器和包括该栅极驱动器的电致发光显示设备
KR20210142872A (ko) 스캔 구동부 및 이를 포함하는 표시장치
JP7531554B2 (ja) ゲート駆動回路および電界発光表示装置
US11935486B2 (en) Scan signal generation circuit and display device including the same
US20230197012A1 (en) Gate driver and electroluminescent display apparatus including the same
US11315485B2 (en) Shift register circuit and light emitting display device including the shift register circuit
KR20220074700A (ko) 게이트 구동 회로 및 이를 이용한 전계발광 표시장치
KR20240119595A (ko) 게이트 드라이버와 이를 포함한 전계 발광 표시장치
KR20190057724A (ko) 게이트 구동부 및 이를 이용한 전계발광 표시장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination