CN116249356A - 集成晶片及其制造方法 - Google Patents

Abstract

本揭露是关于集成晶片及其制造方法，集成晶片包含在基材上的第一铁电层。第一电极层是在基材上且在第一铁电层的第一侧上。第二电极层是在基材上且在第一铁电层相对于第一侧的第二侧上。第一阻障层是在第一铁电层及第一电极层之间。第一阻障层的带隙能量大于第一铁电层的带隙能量。

Description

集成晶片及其制造方法

技术领域

本揭露是关于一种集成晶片及其制造方法，特别是关于一种包含阻障层邻接铁电层的集成晶片及其制造方法。

背景技术

许多现代电子装置包含电子记忆体。电子记忆体可为挥发性记忆体或非挥发性记忆体。非挥发性记忆体可在没有电力时储存数据，而挥发性记忆则否。次时代电子记忆体的一些具体例包含铁电随机存取记忆体(ferroelectric random-access memory，FeRAm)、随机存取记忆体(ferroelectric random-access memory，FeRAm)、磁阻式随机存取记忆体(magnetoresistive random-access memory，MRAm)、电阻式随机存取记忆体(resistiverandom-access memory，RRAm)、相变随机存取记忆体(phase-change random-accessmemory，PCRAM)及导电桥接随机存取记忆体(conductive-bridging random-accessmemory，CBRAM)。

发明内容

本揭露的一态样是提供一种集成晶片。集成晶片包含在基材上的第一铁电层。第一电极层是在基材上且在第一铁电层的第一侧上。第二电极层是在基材上且在第一铁电层相对于第一侧的第二侧上。第一阻障层是在第一铁电层及第一电极层之间。第一阻障层的带隙能量大于第一铁电层的带隙能量。

本揭露的另一态样是提供一种集成晶片。集成晶片包含第一电极层。第一电极层包含第一导电材料，且是沿着共同垂直轴线配置在基材上，其中共同垂直轴线是垂直于基材的水平上表面。第二电极层包含第二导电材料，且是沿着共同垂直轴线配置在基材上。第一铁电层包含第一铁电材料，且是沿着共同垂直轴线配置，并垂直地配置在第一电极层及第二电极层之间。第一阻障层包含不同于第一铁电材料、第一导电材料及第二导电材料的第一阻障材料，且是沿着共同垂直轴线配置，并垂直地配置第一铁电层及第一电极层之间。第一阻障层的导带边缘能量大于第一铁电层的导带边缘能量。再者，第一阻障层的价带边缘能量小于第一铁电层的价带边缘能量。

本揭露的再一态样是提供一种关于一种集成晶片的制造方法。方法包含沿着基材形成晶体管装置。包含第一导电材料的第一电极层是沉积在晶体管装置上。包含第一阻障材料的第一阻障层是沉积在第一电极层上，其中第一阻障材料不同于第一导电材料。包含第一铁电材料的第一铁电层是沉积在第一阻障层上，其中第一铁电材料不同于第一阻障材料。第一铁电层的带隙能量小于第一阻障层的带隙能量。包含第二阻障材料的第二阻障层是沉积在第一铁电层上，其中第二阻障材料不同于第一铁电材料。第二阻障层的带隙能量大于第一铁电层的带隙能量。包含第二铁电材料的第二铁电层是沉积在第二阻障层上，其中第二铁电材料不同于第一阻障材料及第二阻障材料。第二铁电层的带隙能量小于第二阻障层的带隙能量。包含第三阻障材料的第三阻障层是沉积在第二铁电层上，其中第三阻障材料不同于第一铁电材料及第二铁电材料。第三阻障层的带隙能量大于第二铁电层的带隙能量。包含第二导电材料的第二电极层是沉积在第三阻障层上，其中第二导电材料不同于第三阻障材料。第一电极层、第一阻障层、第一铁电层、第二阻障层、第二铁电层、第三阻障层及第二电极层是被图案化。

附图说明

根据以下详细说明并配合附图阅读，使本揭露的态样获致较佳的理解。需注意的是，如同业界的标准作法，许多特征并不是按照比例绘示的。事实上，为了进行清楚讨论，许多特征的尺寸可以经过任意缩放。

图1是绘示包含第一电极层、第二电极层、在第一电极层及第二电极层之间的第一铁电层及在第一电极层及第一铁电层之间的第一阻障层的铁电电容器的一些实施例的剖面视图；

图2是绘示对应图1的铁电电容器的一些实施例的能带示意图；

图3是绘示包含第一电极层、第二电极层、在第一电极层及第二电极层之间的第一铁电层及在第二电极层及第一铁电层之间的第一阻障层的铁电电容器的一些实施例的剖面视图；

图4是绘示图1的铁电电容器还包含在第一铁电层及第二电极层之间的第二阻障层的一些实施例的剖面视图；

图5是绘示图3的铁电电容器还包含在第一阻障层及第二电极层之间的第二铁电层的一些实施例的剖面视图；

图6是绘示图4的铁电电容器还包含在第二阻障层及第二电极层之间的第二铁电层的一些实施例的剖面视图；

图7是绘示图5的铁电电容器还包含在第二铁电层及第二电极层之间的第二阻障层的一些实施例的剖面视图；

图8是绘示图6的铁电电容器还包含在第二铁电层及第二电极层之间的第三阻障层的一些实施例的剖面视图；

图9是绘示在晶体管装置上包含图8的铁电电容器的集成晶片的一些实施例的剖面视图；

图10至图13是绘示在晶体管装置上包含图8的铁电电容器的集成晶片的一些实施例的剖面视图；

图14至图20是绘示形成包含铁电电容器的集成晶片在晶体管装置上的方法的一些实施例的剖面视图，其中铁电电容器包含第一阻障层；

图21至图28是绘示形成包含铁电电容器的集成晶片在晶体管装置上的方法的一些实施例的剖面视图，其中铁电电容器包含第一阻障层；

图29是绘示形成包含铁电电容器的集成晶片在晶体管装置上的方法的一些实施例的流程图，其中铁电电容器包含第一阻障层。

【符号说明】

100:剖面视图

101:铁电电容器

102:基材

104:第一电极层

106:第一阻障层

108:第一铁电层

110:第二电极层

200:能带示意图

202:电子/空穴屏障

300:剖面视图

400:剖面视图

402:第二阻障层

500:剖面视图

502:第二铁电层

600:剖面视图

700:剖面视图

800:剖面视图

802:第三阻障层

804:共同垂直轴线

900:剖面视图

902:晶体管装置

904:源极/漏极

906:栅极

908:接点

910:金属线

912:金属贯孔

914,914a,914b:介电结构

916:硬罩幕层

1000:剖面视图

1002:碳化硅层

1004:延伸电极

1006:扩散阻障层

1008:间隙壁

1010:蚀刻停止层

1012:缓冲层

1100:剖面视图

1200:剖面视图

1300:剖面视图

1400:剖面视图

1500:剖面视图

1600:剖面视图

1700:剖面视图

1702:光阻层

1800:剖面视图

1900:剖面视图

2000:剖面视图

2100:剖面视图

2200:剖面视图

2202:光阻层

2300:剖面视图

2302:铁电结构

2400:剖面视图

2402:光阻层

2500:剖面视图

2502:间隙壁层

2600:剖面视图

2700:剖面视图

2800:剖面视图

2900:方法

2902,2904,2906,2908,2910,2912,2914,2916,2918:方块

E_c:导带边缘能量

E_g:带隙能量

E_v:价带边缘能量

具体实施方式

以下揭露提供许多不同实施例或例示，以实施发明的不同特征。以下叙述的组件和配置方式的特定例示是为了简化本揭露。这些当然仅是做为例示，其目的不在构成限制。举例而言，第一特征形成在第二特征之上或上方的描述包含第一特征和第二特征有直接接触的实施例，也包含有其他特征形成在第一特征和第二特征之间，以致第一特征和第二特征没有直接接触的实施例。除此之外，本揭露在各种具体例中重复元件符号及/或字母。此重复的目的是为了使说明简化且清晰，并不表示各种讨论的实施例及/或配置之间有关系。

再者，空间相对性用语，例如“下方(beneath)”、“在…之下(below)”、“低于(lower)”、“在…之上(above)”、“高于(upper)”等，是为了易于描述附图中所绘示的零件或特征和其他零件或特征的关系。空间相对性用语除了附图中所描绘的方向外，还包含元件在使用或操作时的不同方向。装置可以其他方式定向(旋转90度或在其他方向)，而本揭露所用的空间相对性描述也可以如此解读。

一些集成晶片包含记忆体装置。举例而言，一些集成晶片包含铁电随机存取记忆体(ferroelectric random-access memory，FeRAm)装置，其包含多个铁电随机存取记忆体单元。一些铁电随机存取记忆体单元包含连接至晶体管装置的铁电电容器。举例而言，晶体管装置是沿着基材设置，且铁电电容器是配置在晶体管装置上。铁电电容器包含在下部电极及上部电极之间的铁电层。铁电电容器可连接至晶体管装置的源极/漏极或晶体管装置的栅极。

铁电随机存取记忆体单元可通过施加电场至铁电层(即通过施加电压跨越铁电层)而被读取及/或写入。当电场是施加至铁电层，铁电层是极化为第一方向(例如对应逻辑“0”)或与第一方向相反的第二方向(例如对于逻辑“1”)，其是取决于施加的电场的方向(即取决于跨越铁电层施加的电压的符号)。

对于一些铁电随机存取记忆体单元的挑战是在进行多次读取及写入循环之后，漏电流通道会在铁电层中形成。举例而言，在读取及写入循环过程中，电子流过铁电层会破坏铁电层。漏电流通道会沿着被破坏的区域而形成在铁电层中。漏电流会减少铁电随机存取记忆体单元的数据保留。因此，铁电随机存取记忆体单元会经历增加的数据流程。简言之，铁电随机存取记忆体单元的效能会因为漏电流而下降。

本揭露的各种实施例是关于包含铁电层及相邻于铁电层的阻障层的铁电记忆体装置，以优化记忆体装置的效能。铁电层是配置在基材上。第一电极层是在基材上，且在铁电层的第一侧上。第二电极层是在基材上，且在铁电层的相对于第一侧的第二侧上。阻障层是在铁电层及第一极层之间。

阻障层的带隙能量(bandgap energy)(例如导带边缘能量与价带边缘能量之间的差值)是大于铁电层的带隙能量。因此，阻障层在第一电极层及铁电层之间形成电子/空穴屏障(electron/hole barrier)，其会阻碍漏电流流过铁电层。因此，可优化铁电层的数据保留，且可减少铁电记忆体装置的数据流失。简言之，通过包含阻障层在铁电记忆体装置内且在铁电层及第一电极层之间，可优化铁电记忆体装置的效能。

图1是绘示包含第一电极层104、第二电极层110、在第一电极层104及第二电极层110之间的第一铁电层108以及在第一电极层104及第一铁电层108之间的第一阻障层106的铁电电容器101的一些实施例的剖面视图100。

图2是绘示对应图1的铁电电容器101的一些实施例的能带示意图200。

请参阅图1，铁电电容器101是在基材102上。第一电极层104是在基材102上。第一阻障层106是在第一电极层104上。第一铁电层108是在第一阻障层106上。第二电极层110是在第一铁电层108上。换言之，第一电极层104是在第一铁电层108的第一侧上，第二电极层110是在第一铁电层108的相对于第一侧的第二侧上，且第一阻障层106是在第一铁电层108及第一电极层104之间。在一些实施例中，第一阻障层106是直接接触第一铁电层108的下表面。

请同时参阅图1及图2，第一阻障层106的带隙能量E_g大于第一铁电层108的带隙能量E_g，如图2所绘示。在一些实施例中，第一阻障层106的导带边缘能量E_c大于第一铁电层108的导带边缘能量E_c，且第一阻障层106的价带边缘能量E_v小于第一铁电层108的价带边缘能量E_v。因此，第一阻障层106形成电子/空穴屏障202在第一铁电层108及第一电极层104之间。电子/空穴屏障202可阻碍漏电流流过第一铁电层108。通过减少第一铁电层108的漏电，可优化铁电电容101的效能(例如数据保留等)。

第一电极层104包含第一导电材料。第二电极层110包含第二导电材料。第一铁电层108包含第一铁电材料。第一阻障层106包含第一阻障材料，其是不同于第一导电材料、第二导电材料及第一铁电材料。在一些实施例中，第一阻障层是或包含绝缘体(例如电性绝缘材料)、非定形固体、非定形绝缘体或一些其他合适的材料。

虽然电极层104是当作第一电极层，而电极层110是当作第二电极层，应理解的是，编号是可改变的。举例而言，电极层104可替换地被当作第二电极层，而电极层110可替换地当作第一电极层。

图3是绘示包含第一电极层104、第二电极层110、在第一电极层104及第二电极层110之间的第一铁电层108及在第二电极层110及第一铁电层108之间的第一阻障层106的铁电电容器101的一些实施例的剖面视图300。

第一铁电层108是在第一电极层104上。第一阻障层106是在第一铁电层108上。第二电极层110是在第一阻障层106上。在一些实施例中，第一阻障层106是直接接触第一铁电层108的上表面。第一阻障层106形成电子/空穴屏障在第一铁电层108及第二电极层110之间。

图4是绘示图1的铁电电容器101的一些实施例的剖面视图400，其是还包含在第一铁电层108及第二电极层110之间的第二阻障层402。

第二阻障层402是在第一铁电层108上。第二电极层110是在第二阻障层402上。在一些实施例中，第一阻障层106是直接接触第一铁电层108的下表面，且第二阻障层402是直接接触第一铁电层108的上表面。

第一阻障层106的带隙能量大于第一铁电层108的带隙能量。因此，第一阻障层106形成第一电子/空穴屏障在第一铁电层108及第一电极层104之间。再者，第二阻障层402的带隙能量大于第一铁电层108的带隙能量。因此，第二阻障层402形成第二电子/空穴屏障在第一铁电层108及第二电极层110之间。通过包含第二阻障层402及借此的第二电子/空穴屏障在铁电电容器101中，铁电电容器101的漏电可进一步地减少。

图5是绘示图3的铁电电容器101的一些实施例的剖面视图500，其铁电电容器101还包含第二铁电层502在第一阻障层106及第二电极层110之间。

第二铁电层502是在第一阻障层106上。第二电极层110是在第二铁电层502上。在一些实施例中，第一阻障层106是直接接触第一铁电层108的上表面及第二铁电层502的下表面。

第一阻障层106的带隙能量大于第一铁电层108的带隙能量及第二铁电层502的带隙能量。因此，第一阻障层106形成电子/空穴屏障在第一铁电层108及第二铁电层502之间。

图6是绘示图4的铁电电容器101的一些实施例的剖面视图600，其铁电电容器101还包含第二铁电层502在第二阻障层402及第二电极层110之间。

第二铁电层502是在第二阻障层402上。第二电极层110是在第二铁电层502上。在一些实施例中，第一阻障层106直接接触第一铁电层108的下表面，第二阻障层402直接接触第一铁电层108的上表面，且第二阻障层402直接接触第二铁电层502的下表面。

第一阻障层106的带隙能量大于第一铁电层108的带隙能量。因此，第一阻障层106形成第一电子/空穴屏障在第一铁电层108及第一电极层104之间。在一些实施例中，第一阻障层106的带隙能量大于第二铁电层502的带隙能量。在一些实施例中，第一阻障层106的带隙能量可替换为小于第二铁电层502的带隙能量。

再者，第二阻障层402的带隙能量大于第一铁电层108的带隙能量及第二铁电层502的带隙能量。因此，第二阻障层402形成第二电子/空穴屏障在第一铁电层108及第二铁电层502之间。

图7是绘示图5的铁电电容器101的一些实施例的剖面视图700，其铁电电容器101还包含第二阻障层402在第二铁电层502及第二电极层110之间。

第二阻障层402是在第二铁电层502上。第二电极层110是在第二阻障层402上。在一些实施例中，第一阻障层106直接接触第一铁电层108的上表面及第二铁电层502的下表面，且第二阻障层402直接接触第二铁电层502的上表面。

第一阻障层106的带隙能量大于第一铁电层108的带隙能量及第二铁电层502的带隙能量。因此，第一阻障层106形成第一电子/空穴屏障在第一铁电层108及第二铁电层502。

再者，第二阻障层402的带隙能量大于第二铁电层502的带隙能量。因此，第二阻障层402形成第二电子/空穴屏障在第二铁电层502及第二电极层110之间。在一些实施例中，第二阻障层402的带隙能量亦可大于第一铁电层108的带隙能量。在另一些实施例中，第二阻障层402的带隙能量可替换为小于第一铁电层108的带隙能量。

图8是绘示图6的铁电电容器101的一些实施例的剖面视图800，其铁电电容器101还包含第三阻障层802在第二铁电层502及第二电极层110之间。

第三阻障层802是在第二铁电层502上。第二电极层110是在第三阻障层802上。在一些实施例中，第一电极层104、第一阻障层106、第一铁电层108、第二阻障层402、第二铁电层502、第三阻障层802及第二电极层110的每一者是沿着共同垂直轴线804配置。共同垂直轴线804是垂直于基材102的水平上表面。在一些实施例中，第一阻障层106直接接触第一铁电层108的上表面，第二阻障层402直接接触第二铁电层502的下表面，且第三阻障层802直接接触第二铁电层502的上表面。

第一阻障层106的带隙能量大于第一铁电层108的带隙能量。因此，第一阻障层106形成第一电子/空穴屏障在第一铁电层108及第一电极层104之间。再者，第二阻障层402的带隙能量大于第一铁电层108的带隙能量及第二铁电层502的带隙能量。因此，第二阻障层402形成第二电子/空穴屏障在第一铁电层108及第二铁电层502之间。更甚者，第三阻障层802的带隙能量大于第二铁电层502的带隙能量。因此，第三阻障层802形成第三电子/空穴屏障在第二铁电层502及第二电极层110之间。通过包含第三阻障层802及借此的第三电子/空穴屏障在铁电电容器101中，铁电电容器101的漏电可进一步地减少。

在一些实施例中，每一个阻障层(例如第一阻障层106、第二阻障层402及第三阻障层802)的带隙能量是大于每一个铁电层(例如第一铁电层108及第二铁电层502)的带隙能量。在另一些实施例中，阻障层的带隙能量是大于相邻铁电层的带隙能量，但可小于非相邻的铁电层的带隙能量。举例而言，在此些实施例中，第一阻障层106的带隙能量大于第一铁电层108的带隙能量；第二阻障层402的带隙能量大于第一铁电层108的带隙能量及第二铁电层502的带隙能量；第三阻障层802的带隙能量大于第二铁电层502的带隙能量；第一阻障层106的带隙能量可大于或小于第二铁电层502的带隙能量；且第三阻障层802的带隙能量可大于或小于第一铁电层108的带隙能量。

举例而言，基材102可包含硅、锗或另一些合适的材料。举例而言，第一电极层104及/或第二电极层110可包含钛、氮化钛、钽、氮化钽、钨、铂、铱、钌、钼、氧化钌或另一些合适的材料。举例而言，第一阻障层106、第二阻障层402及/或第三阻障层802可包含氧化铝、二氧化硅、氧化镁、氧化锂或另一些合适的材料，且可为非定形态。举例而言，第一铁电层108及/或第二铁电层502可包含二元氧化物(binary oxide)(例如氧化铪等)、三元氧化物(ternary oxide)(例如硅酸铪、锆酸铪、钛酸钡、钛酸铅、钛酸锶、亚锰酸钙、铁酸铋、氮化铝钪、氮化铝镓、氮化铝钇、硅掺杂氧化铪、锆掺杂氧化铪、钇掺杂氧化铪、铝掺杂氧化铪、钆掺杂氧化铪、锶掺杂氧化铪、镧掺杂氧化铪、钪掺杂氧化铪、锗掺杂氧化铪等)、四元氧化物(quarternary oxide)(例如钛酸铅锆、钛酸锶钡、钛酸锶铋等)或另一些合适的材料。

在一些实施例中，阻障层(例如第一阻障层106、第二阻障层402及第三阻障层802)包含相同的阻障材料。在另一些实施例中，阻障层包含不同的阻障材料。在一些实施例中，铁电层包含相同的铁电材料。在另一些实施例中，铁电层包含不同的铁电材料。在一些实施例中，电极层包含相同的导电材料。在另一些实施例中，电极层包含不同的导电材料。

在一些实施例中，第一电极层104具有约1埃至约500埃的厚度，或另一些合适的厚度。在一些实施例中，第一阻障层106具有约1埃至约50埃的厚度，或另一些合适的厚度。在一些实施例中，第一铁电层108具有约1埃至约500埃的厚度，或另一些合适的厚度。在一些实施例中，第二阻障层402具有约1埃至约50埃的厚度，或另一些合适的厚度。在一些实施例中，第二铁电层502具有约1埃至约500埃的厚度，或另一些合适的厚度。在一些实施例中，第三阻障层802具有约1埃至约50埃的厚度，或另一些合适的厚度。在一些实施例中，第二电极层110具有约1埃至约500埃的厚度，或另一些合适的厚度。在一些实施例中，第一阻障层106、第一铁电层108、第二阻障层402、第二铁电层502及第三阻障层802的厚度的总和是约10埃至约1000埃，或另一些合适的值。

在一些实施例中，阻障层可具有相似的厚度。在另一些实施例中，阻障层可具有不同的厚度。在一些实施例中，铁电层可具有相似的厚度。在另一些实施例中，铁电层可具有不同的厚度。在一些实施例中，电极层可具有相似的厚度。在另一些实施例中，电极层可具有不同的厚度。

在一些实施例中，第一电极层104的宽度是500埃至约5000埃，或另一些合适的值。在一些实施例中，第二电极层110的宽度是500埃至约5000埃，或另一些合适的值。在一些实施例中，第一电极层104的宽度是不同于第二电极层110的宽度。

图9是绘示在晶体管装置902上包含图8的铁电电容器101的集成晶片的一些实施例的剖面视图900。

晶体管装置902是沿着基材102配置。在一些实施例中，晶体管装置902包含一对源极/漏极904及栅极906。集成晶片包含在基材102上的介电结构914(例如一或多个介电层)。接点908是设置在介电结构914中。在一些实施例中，接点908可配置在晶体管装置902的源极/漏极904上，并电性连接至源极/漏极904。在另一些实施例中(图未绘示)，接点908可配置在晶体管装置902的栅极906上，并电性连接至栅极906。

集成晶片还包含在基材102上并连接至接点908的金属线910及金属贯孔912。在一些实施例中，铁电电容器101是设置在介电结构914中且在金属线910上。举例而言，第一电极层104是在金属线910的上表面上。在一些实施例中，硬罩幕层916是在铁电电容器101上。举例而言，硬罩幕层916是圶第二电极层110的上表面上。在一些实施例中，金属贯孔912是在铁电电容器101上，且自金属线910延伸穿过硬罩幕层916至第二电极层110的上表面。在一些实施例中，铁电电容器101是连接至晶体管，因此共同地形成包含在集成晶片内的记忆体装置的一晶体管-一电容器(one-transistor-one-capacitor，1T1C)型式的记忆体单元。

举例而言，硬罩幕层916可包含氮化硅、氮氧化或另一些合适的材料。举例而言，接点908、金属线910及金属贯孔912可包含铜、钨、钴、钛、钽或另一些合适的材料。举例而言，介电结构914可包含二氧化硅、一些硅-氧-碳-氢介电质、另一些低k介电质或另一些合适的材料。

图10是绘示在晶体管装置上包含图8的铁电电容器101的集成晶片的一些实施例的剖面视图1000。

集成晶片包含第一介电结构914a及第二介电结构914b。金属线910是在第一介电结构914a中。碳化硅层1002是在金属线910及第一介电结构914a上。延伸电极1004是设置在碳化硅层1002上。在一些实施例中，延伸电极1004延伸穿过碳化硅层1002至金属线910的上表面。在另一些实施例中，扩散阻障层1006是设置在延伸电极1004及金属线910的上表面之间。举例而言，扩散阻障层1006对硅化硅层1002的侧壁及金属线910的上表面加衬，且延伸电极1004是设置在扩散阻障层1006上。在一些实施例中，扩散阻障层1006包含与延伸电极1004的导电材料不同的导电材料。

铁电电容器101是在延伸电极1004及碳化硅层1002上。举例而言，第一电极层104是在延伸电极1004的上表面上及碳化硅层1002的上表面上。在一些实施例中，延伸电极1004包含与第一电极层104的导电材料不同的导电材料。

一对间隙壁1008是设置在碳化硅层1002上，且在铁电电容器101的相对侧上。举例而言，间隙壁1008是在碳化硅层1002的上表面上，且连续地沿着第一电极层104、第一阻障层106、第一铁电层108、第二阻障层402、第二铁电层502、第三阻障层802、第二电极层110及碳罩幕层916的侧壁延伸。

蚀刻停止层(etch stop layer，ESL)1010是设置在碳化硅层1002上，沿着间隙壁1008的侧部，且在铁电电容器101上。举例而言，蚀刻停止层1010沿着碳化硅层1002、间隙壁1008的侧壁及硬罩幕层916的上表面延伸。

缓冲层1012是设置在蚀刻停止在1010上。举例而言，缓冲层1012对蚀刻停止层1010的侧壁及上表面加衬。第二介电结构914b是在缓冲层1012上。

金属贯孔912及金属线910是在第二介电结构914b中且在铁电电容器101上。金属贯孔912是自金属线910延伸穿过第二介电结构914b、缓冲层1012、蚀刻停止层1010及硬罩幕916至第二电极层110的上表面。在一些实施例中，金属贯孔912是在延伸电极1004的正上方。

在一些实施例中，碳化硅层1002包含碳化硅或另一些合适的材料。在一些实施例中，延伸电极1004包含氮化钛、铂、铝、铜、金、钛、钽、氮化钽、钨、氮化钨、前述材料的合金、前述的组合或另一些合适的材料。在一些实施例中，扩散阻障层1006氮化钽或另一些合适的材料。在一些实施例中，间隙壁1008包含二氧化硅、氮化硅、氮氧化硅或另一些合适的材料。在一些实施例中，蚀刻停止层1010包含二氧化硅、氮化硅、氧化铝、氮化铝或另一些合适的材料。在一些实施例中，缓冲层1012包含四乙氧基硅烷(tetraethyl orthosilicate)或另一些合适的材料。

图11是绘示在晶体管装置上包含图8的铁电电容器101的集成晶片的一些实施例的剖面视图1100。

在一些实施例中，第一电极层104形成延伸电极1004。举例而言，第一电极层104自碳化硅层1002上延伸至碳化硅层1002的侧壁之间。

在一些实施例中，间隙壁1008是设置在第三阻障层802上且在第二电极层110及硬罩幕层916的相对侧上。举例而言，间隙壁1008是在第三阻障层802(或直接在第二电极层110下方的任何层)的上表面上，并连续地沿着第二电极层110及硬罩幕层916的侧壁延伸。

在一些实施例中，蚀刻停止层1010连续地沿着碳化硅层1002的上表面、第一电极层104、第一阻障层106、第一铁电层108、第二阻障层402、第二铁电层502、第三阻障层802及间隙壁1008的侧壁及硬罩幕层916的上表面延伸。

图12是绘示在晶体管装置上包含图8的铁电电容器101的集成晶片的另一些实施例的剖面视图1200。

在一些实施例中，第一电极层104对碳化硅层1002的上表面、碳化硅层1002的侧壁及金属线910的上表面加衬。第一阻障层106对第一电极层104的上表面及侧壁加衬。第一铁电层108对第一阻障层106的上表面及侧壁加衬。第二阻障层402对第一铁电层108的上表面及侧壁加衬。第二铁电层502对第二阻障层402的上表面及侧壁加衬。第三阻障层802对第二铁电层502的上表面及侧壁加衬。硬罩幕层916对第三阻障层802的上表面及侧壁加衬。

在一些实施例中，硬罩幕层916延伸在第二电极层110的最上表面之下。在一些实施例中，硬罩幕层916延伸在第一电极层104的最上表面之下。在一些实施例中，在第二电极层110上并接触第二电极层110的金属贯孔912是横向偏离铁电电容器101的水平中心。因此，金属贯孔912可在碳化硅层1002的正上方。

图13是绘示在晶体管装置上包含图8的铁电电容器101的集成晶片的另一些实施例的剖面视图1300。

在一些实施例中，第一电极层104以U型在碳化硅层1002上、沿着碳化硅层1002的侧壁及沿着金属线910的上表面延伸。在一些实施例中，第一阻障层106对碳化硅层1002的上表面、第一电极层104的侧壁及第一电极层104的上表面加衬。

虽然图9至图13是绘示包含图8的铁电电容器101的集成晶片，应理解的是，在另一些实施例中，图9至图13的任何集成晶片可替换地包含图1、图3、图4、图5、图6及图7的任一者的铁电电容器。

图14至图20是绘示形成包含铁电电容器101的集成晶片在晶体管装置上的方法的一些实施例的剖面视图1400至剖面视图2000，其铁电电容器101包含第一阻障层106。虽然图14至图20是关于方法的说明，应理解的是，图14至图20所揭露的结构是不限于此方法，而是可以做为独立于此方法的结构单独存在。

如图14所示的剖面视图1400，晶体管装置902是沿着基材102形成。举例而言，晶体管装置902可通过沉积栅极材料在基材上、图案化栅极材料以形成栅极906及以栅极906掺杂在基材102的适当位置，以沿着基材102形成源极/漏极904。

如图15所示的剖面视图1500，第一介电结构914a(例如包含一或多个介电层)是形成在晶体管装置902上，且内连接是形在第一介电结构914a中。举例而言，第一介电结构914a是形成在基材102上，接点908、金属线910及金属贯孔912是形成在第一介电结构914a中。可通过图案化第一介电结构914a，以形成开口在第一介电结构914a内、沉积一或多个导电材料在开口内以及平坦化导电材料而形成内连接。在一些实施例中，内连接可形成在晶体管装置902的源极/漏极904上。在另一些实施例中，内连接可形成在晶体管装置902的栅极906上。

第一介电结构914a可通过沉积一或多个介电层在基材102上而形成。举例而言，一或多个介电层可包含二氧化硅、一些硅-氧-碳-氢介电质、另一些低k介电质或另一些合适的材料，且可通过化学气相沉积(chemical vapor deposition，CVD)工艺、物理气相沉积(physical vapor deposition，PVD)工艺、原子层沉积(atomic layer deposition，ALD)工艺或另一些合适的工艺而沉积。

在一些实施例中，进行用以形成内连接的图案化可包含形成罩幕层(例如光阻罩幕层)在第一介电结构914a上，并根据罩幕层蚀刻(例如干式蚀刻)第一介电结构914a(例如以在适当位置的罩幕层蚀刻第一介电结构914a)。在一些实施例中，沉积以形成内连接(例如接点908、金属贯孔912及金属线910)的导电材料可包含铜、钨、钴、钛、钽或另一些合适的材料，且可通过溅镀工艺、化学气相沉积工艺、物理气相沉积工艺、原子层沉积工艺或另一些合适的工艺而沉积。在一些实施例中，举例而言，平坦化工艺可为或可包含化学机械平坦化(chemical mechanical planarization，CMP)或另一些合适的工艺。

如图16所示的剖面视图1600，第一电极层104是沉积在第一介电结构914a及金属线910上。第一阻障层106是沉积在第一电极层104上。第一铁电层108是沉积在第一阻障层106上。第二阻障层402是沉积在第一铁电层108上。第二铁电层502是沉积在第二阻障层402上。第三阻障层802是沉积在第二铁电层502上。第二电极层110是沉积在第三阻障层802上。硬罩幕层916是沉积在第二电极层110上。

在一些实施例中，第一电极层104可包含钛、氮化钛、钽、氮化钽、钨、铂、铱、钌、钼、氧化钌或另一些合适的材料，且可通过溅镀工艺、化学气相沉积工艺、物理气相沉积工艺、原子层沉积工艺或另一些合适的工艺而沉积在金属线910上。在一些实施例中，第一阻障层106可为非定形态，可包含氧化铝、二氧化硅、氧化镁、氧化锂或另一些合适的材料，且可通过化学气相沉积工艺、物理气相沉积工艺、原子层沉积工艺或另一些合适的工艺而沉积在第一电极层104上。在一些实施例中，第一铁电层108可包含二元氧化物、三元氧化物、四元氧化元或另一些合适的材料，且可通过化学气相沉积工艺、物理气相沉积工艺、原子层沉积工艺或另一些合适的工艺而沉积在第一阻障层106上。在一些实施例中，第二阻障层402可为非定形态，可包含氧化铝、二氧化硅、氧化镁、氧化锂或另一些合适的材料，且可通过化学气相沉积工艺、物理气相沉积工艺、原子层沉积工艺或另一些合适的工艺而沉积在第一铁电层108上。在一些实施例中，第二铁电层502可包含二元氧化物、三元氧化物、四元氧化元或另一些合适的材料，且可通过化学气相沉积工艺、物理气相沉积工艺、原子层沉积工艺或另一些合适的工艺而沉积在第二阻障层402上。在一些实施例中，第三阻障层802可为非定形态，可包含氧化铝、二氧化硅、氧化镁、氧化锂或另一些合适的材料，且可通过化学气相沉积工艺、物理气相沉积工艺、原子层沉积工艺或另一些合适的工艺而沉积在第二铁电层502上。在一些实施例中，第二电极层110可包含钛、氮化钛、钽、氮化钽、钨、铂、铱、钌、钼、氧化钌或另一些合适的材料，且可通过溅镀工艺、化学气相沉积工艺、物理气相沉积工艺、原子层沉积工艺或另一些合适的工艺而沉积在第三阻障层802上。在一些实施例中，硬罩幕层916可包含氮化硅、氮氧化硅或另一些合适的材料，且可通过化学气相沉积工艺、物理气相沉积工艺、原子层沉积工艺或另一些合适的工艺而沉积在第二电极层110上。

如图17所示的剖面视图1700，硬罩幕层916是被图案化。在一些实施例中，图案化包含形成光阻层1702在硬罩幕层916上，并根据光阻层1702蚀刻硬罩幕层916。蚀刻可包含干式蚀刻工艺，例如电浆蚀刻工艺、反应性离子蚀刻工艺、离子束蚀刻工艺或另一些合适的工艺。光阻层1702可在蚀刻之后被移除。

如图18所示的剖面视图1800，第二电极层110、第三阻障层802、第二铁电层502、第二阻障层402、第一铁层108、第一阻障层106及第一电极层402是根据硬罩幕层916而被蚀刻，以形成(例如定界)铁电电容器101。举例而言，蚀刻可包含干式蚀刻工艺或另一些合适的工艺。

如图19所示的剖面视图1900，第二介电结构914b是形成在铁电电容器101上且在铁电电容器101的相对侧上。第二介电结构914b可通过沉积一或多个介电层在基材102上而形成。举例而言，一或多个介电层可包含二氧化硅、一些硅-氧-碳-氢介电质、另一些低k介电质或另一些合适的材料，且可通过化学气相沉积工艺、物理气相沉积工艺、原子层沉积工艺或另一些合适的工艺而沉积。

如图20所示的剖面视图2000，内连接是形成在第二介电结构914b中。举例而言，金属贯孔912是形成在硬罩幕层916及第二介电结构914b中，且金属线910是形成在第二介电结构914b中的金属贯孔912上。在一些实施例中，形成金属线910及金属贯孔912是通过图案化第二介电结构914b及硬罩幕层916、沉积导电材料在图案化第二介电结构914b上及平坦化导电材料。举例而言，导电材料可包含铜、钨、钴、钛、钽或另一些合适的材料，且可通过溅镀工艺、化学气相沉积工艺、物理气相沉积工艺、原子层沉积工艺或另一些合适的工艺而沉积。

图21至图28是绘示形成包含铁电电容器101的集成晶片在晶体管装置902上的方法的另一些实施例的剖面视图2100至剖面视图2800，其铁电电容器101包含第一阻障层106。虽然图21至图28是关于方法的说明，应理解的是，图21至图28所揭露的结构是不限于此方法，而是可以做为独立于此方法的结构单独存在。

如图21所示的剖面视图2100，晶体管装置902是沿着基材102形成(例如图14所绘示)；第一介电结构914a是形成在晶体装置902上，且内连接(例如接点908、金属线910及金属贯孔912)是形成在第一介电结构914a中(如图15所绘示)；以及碳化硅层1002是沉积在第一介电结构914a及金属线910上。在一些实施例中，碳化硅层1002是通过化学气相沉积工艺、物理气相沉积工艺、原子层沉积工艺或另一些合适的工艺而沉积在基材102上。

如图22所示的剖面视图2200，碳化硅层1002是被图案化以形成在金属线910上的碳化硅层1002内的开口。在一些实施例中，图案化包含形成光阻层2202在碳化硅层1002上，并根据光阻层2202蚀刻碳化硅层1002。举例而言，蚀刻可包含干式蚀刻工艺或另一些合适的工艺。光阻层2202可在蚀刻之后被移除。

如图23所示的剖面视图2300，扩散阻障层1006是沉积在碳化硅层1002及在碳化硅层1002的侧壁之间的金属线910上。第一电极层104是沉积在扩散阻障层1006上。铁电结构2302(例如包含第一阻障层106、第一铁电层108、第二阻障层402、第二铁电层502及第三阻障层802)是形成在第一电极层104上。第二电极层110是沉积在铁电结构2302上。硬罩幕层916是沉积在第二电极层110上。

如图24所示的剖面视图2400，硬罩幕层916及第二电极层110是被图案化。在一些实施例中，图案化包含形成光阻层2402在硬罩幕层916上，并根据光阻层2402蚀刻硬罩幕层916及第二电极层110。举例而言，蚀刻可包含干式蚀刻工艺或另一些合适的工艺。光阻层2402可在蚀刻之后被移除。

如图25所示的剖面视图2500，间隙壁层2502是沉积在硬罩幕层916及铁电结构2302上。在一些实施例中，间隙壁层2502包含二氧化硅、氮化硅、氮氧化硅或另一些合适的材料，且可通过化学气相沉积工艺、物理气相沉积工艺、原子层沉积工艺或另一些合适的工艺而沉积。

如图26所示的剖面视图2600，间隙壁层(例如图25的间隙壁层2502)是被蚀刻以自间隙壁形成(例如定界)一对间隙壁1008。蚀刻自碳化硅层1002的部分上及硬罩幕层916上移除间隙壁层。铁电结构2302、第一电极层104及扩散阻障层1006亦可被蚀刻以形成(例如定界)铁电电容器101。在一些实施例中，蚀刻可延伸至碳化硅层1002，因此碳化硅层1002的部分可被移除。举例而言，蚀刻可包含干式蚀刻工艺或另一些合适的工艺。

如图27所示的剖面视图2700，蚀刻停止层1010是沉积在碳化硅层1002、间隙壁1008及硬罩幕层916上。再者，缓冲层1012是沉积在蚀刻停止层1010上。在一些实施例中，蚀刻停止层1010包含二氧化硅、氮化硅、氧化铝、氮化铝或另一些合适的材料，且可通过化学气相沉积工艺、物理气相沉积工艺、原子层沉积工艺或另一些合适的工艺而沉积。

如图28所示的剖面视图2800，第二介电结构914b是形成在铁电电容器101上且在铁电电容器101的相对侧上(例如图19所绘示)，且内连接(例如金属贯孔912、金属线910)是形成在第二介电结构914b中(例如图20所绘示)。在一些实施例中，贯孔开口(图未绘示)是在第二介电结构914b、缓冲层1012、蚀刻停止层1010及硬罩幕层916内被蚀刻，以暴露第二电极层110的上表面，然后金属贯孔912是形成在第二电极层110上的贯孔开口内。

图29是绘示形成包含铁电电容器的集成晶片在晶体管装置上的方法2900的一些实施例的流程图，其铁电电容器包含第一阻障层。尽管方法2900是绘示及在以下说明为一系列的行动或事件，应理解的是，所绘示的此行动或事件的顺序无意构成限制。举例而言，可与所绘示及/或说明者不同的，一些行动可以不同的顺序及/或与其他行动或事件同时发生。除此之外，并非所有绘示的行动都需要用来实施本揭露说明的一或多个态样或实施例。再者，一或多个本文所述的行动可在一或多个分开的行动及/或阶段中执行。

在方块2902中，沿着基材形成晶体管装置。图14是绘示对应至方块2902的一些实施例的剖面视图1400。

在方块2904中，沉积包含第一导电材料的第一电极层在晶体管装置上。图16是绘示对应至方块2904的一些实施例的剖面视图1600。

在方块2906中，沉积包含第一阻障材料的第一阻障层在第一电极层上。图16是绘示对应至方块2906的一些实施例的剖面视图1600。

在方块2908中，沉积包含第一铁电材料的第一铁电层在第一阻障层上。图16是绘示对应至方块2908的一些实施例的剖面视图1600。

在方块2910中，沉积包含第二阻障材料的第二阻障层在第一铁电层上。图16是绘示对应至方块2910的一些实施例的剖面视图1600。

在方块2912中，沉积包含第一阻障材料的第一阻障层在第一电极层上。图16是绘示对应至方块2912的一些实施例的剖面视图1600。

在方块2914中，沉积包含第三阻障材料的第三阻障层在第二铁电层上。图16是绘示对应至方块2914的一些实施例的剖面视图1600。

在方块2916中，沉积包含第二导电材料的第二电极层在第三阻障层上。图16是绘示对应至方块2916的一些实施例的剖面视图1600。

在方块2918中，图案化第一电极层、第一阻障层、第一铁电层、第二阻障层、第二铁电层、第三阻障层及第二电极层，以形成在晶体管装置上的铁电电容器。图17及图18是绘示对应至方块2918的一些实施例的剖面视图1700及剖面视图1800。

第一阻障材料、第二阻障材料及第三阻障材料是不同于第一导电材料、第二导电材料、第一铁电材料及第二铁电材料。第一阻障材料的带隙能量大于第一铁电材料的带隙能量。在一些实施例中，第一阻障材料的带隙能量亦大于第二铁电材料的带隙能量。在另一些实施例中，第一阻障材料的带隙能量小于第二铁电材料的带隙能量。第二阻障材料的带隙能量大于第一铁电材料的带隙能量及第二铁电材料的带隙能量。第三阻障材料的带隙能量大于第二铁电材料的带隙能量。在一些实施例中，第三阻障材料的带隙能量亦大于第一铁电材料的带隙能量。在另一些实施例中，第三阻障材料的带隙能量小于第一铁电材料的带隙能量。在一些具体例中，第一阻障材料、第二阻障材料及第三阻障材料是或包含电性绝缘材料、非定形固体、非定形绝缘体或另一些合适的材料。

因此，本揭露是关于铁电记忆体装置及包含阻障层邻接铁电层的铁电记忆体装置的制造方法，以优化记忆体装置的效能。

因此，在一些实施例中，本揭露是关于集成晶片。集成晶片包含在基材上的第一铁电层。第一电极层是在基材上且在第一铁电层的第一侧上。第二电极层是在基材上且在第一铁电层相对于第一侧的第二侧上。第一阻障层是在第一铁电层及第一电极层之间。第一阻障层的带隙能量大于第一铁电层的带隙能量。

在上述实施例中，集成晶片还包含第二铁电层，其是垂直地配置在第一阻障层及第一电极层之间。第一阻障层的带隙能量大于第二铁电层的带隙能量。在上述实施例中，集成晶片还包含第二阻障层，其是垂直地配置在第一铁电层及第二电极层之间。第二阻障层的带隙能量大于第一铁电层的带隙能量。在上述实施例中，集成晶片还包含垂直地配置在第二阻障层及第二电极层之间的第二铁电层，以及垂直地配置在第二铁电层及第二电极层之间的第三阻障层。第三阻障层的带隙能量大于第二铁电层的带隙能量。第二阻障层的带隙能量大于第二铁电层的带隙能量。在上述实施例中，第一阻障层包含导电材料。在上述实施例中，导电材料为非定形固体。在上述实施例中，第一阻障层的厚度小于第一铁电层的厚度、第一电极层的厚度及第二电极层的厚度。在上述实施例中，第一阻障层是直接接触第一铁电层的上表面。在上述实施例中，第一阻障层是直接接触第一铁电层的下表面。在上述实施例中，介电质是沿着第一阻障层的侧壁及第一铁电层的侧壁连续地延伸。

在另一些实施例中，本揭露是关于集成晶片。集成晶片包含第一电极层。第一电极层包含第一导电材料，且是沿着共同垂直轴线配置在基材上，其中共同垂直轴线是垂直于基材的水平上表面。第二电极层包含第二导电材料，且是沿着共同垂直轴线配置在基材上。第一铁电层包含第一铁电材料，且是沿着共同垂直轴线配置，并垂直地配置在第一电极层及第二电极层之间。第一阻障层包含不同于第一铁电材料、第一导电材料及第二导电材料的第一阻障材料，且是沿着共同垂直轴线配置，并垂直地配置第一铁电层及第一电极层之间。第一阻障层的导带边缘能量大于第一铁电层的导带边缘能量。再者，第一阻障层的价带边缘能量小于第一铁电层的价带边缘能量。

在上述实施例中，第一阻障层在第一电极层的上表面上，第一铁电层在第一阻障层的上表面上，且第二电极层在第一铁电层的上表面上。在上述实施例中，第一铁电层在第二电极层的上表面上，第一阻障层在第一铁电层的上表面上，且第一电极层在第一阻障层的上表面上。在上述实施例中，集成晶片还包含沿着共同垂直轴线配置且包含第二铁电材料的第二铁电层，其中第二铁电材料不同于第一阻障材料。第二铁电层在第一电极层的上表面上，第一阻障层在第二铁电层的上表面上，第一铁电层在第一阻障层的上表面上，且第二电极层在第一铁电层的上表面上。第一阻障层的导带边缘能量大于第二铁电层的导带边缘能量，且第一阻障层的价带边缘能量小于第二铁电层的价带边缘能量。在上述实施例中，集成晶片还包含沿着共同垂直轴线配置且包含第二阻障材料的第二阻障层，其中第二阻障材料不同于第一铁电材料。第一阻障层在第一电极层上，第一铁电层在第一阻障层上，第二阻障层在第一铁电层上，且第二电极层在第二阻障层上。第二阻障层的导带边缘能量大于第一铁电层的导带边缘能量，且第二阻障层的价带边缘能量小于第一铁电层的价带边缘能量。在上述实施例中，第一阻障层在第一电极层的上表面上，且第一铁电层在第一阻障层的上表面上。集成晶片还包含沿着共同垂直轴线配置在第一铁电层的上表面上，且包含第二阻障材料的第二阻障层，其中第二阻障材料不同于第一铁电材料。第二阻障层的导带边缘能量大于第一铁电层的导带边缘能量。再者，第二阻障层的价带边缘能量小于第一铁电层的价带边缘能量。集成晶片还包含沿着共同垂直轴线配置在第二阻障层的上表面上，且包含第二铁电材料的第二铁电层，其中第二铁电材料不同于第一阻障材料。第二阻障层的导带边缘能量大于第二铁电层的导带边缘能量。再者，第二阻障层的价带边缘能量小于第二铁电层的价带边缘能量。集成晶片还包含沿着共同垂直轴线配置在第二铁电层的上表面上，且包含第三阻障材料的第三阻障层，其中第三阻障材料不同于第一铁电材料及第二铁电材料。第三阻障层的导带边缘能量大于第二铁电层的导带边缘能量。再者，第三阻障层的价带边缘能量小于第二铁电层的价带边缘能量。在上述实施例中，集成晶片还包含在第二电极层的上表面上的硬罩幕层。

在再一些实施例中，本揭露是关于一种集成晶片的制造方法。方法包含沿着基材形成晶体管装置。包含第一导电材料的第一电极层是沉积在晶体管装置上。包含第一阻障材料的第一阻障层是沉积在第一电极层上，其中第一阻障材料不同于第一导电材料。包含第一铁电材料的第一铁电层是沉积在第一阻障层上，其中第一铁电材料不同于第一阻障材料。第一铁电层的带隙能量小于第一阻障层的带隙能量。包含第二阻障材料的第二阻障层是沉积在第一铁电层上，其中第二阻障材料不同于第一铁电材料。第二阻障层的带隙能量大于第一铁电层的带隙能量。包含第二铁电材料的第二铁电层是沉积在第二阻障层上，其中第二铁电材料不同于第一阻障材料及第二阻障材料。第二铁电层的带隙能量小于第二阻障层的带隙能量。包含第三阻障材料的第三阻障层是沉积在第二铁电层上，其中第三阻障材料不同于第一铁电材料及第二铁电材料。第三阻障层的带隙能量大于第二铁电层的带隙能量。包含第二导电材料的第二电极层是沉积在第三阻障层上，其中第二导电材料不同于第三阻障材料。第一电极层、第一阻障层、第一铁电层、第二阻障层、第二铁电层、第三阻障层及第二电极层是被图案化。

在上述实施例中，方法还包含在图案化步骤之前，沉积硬罩幕层在第二电极层上。在上述实施例中，方法还包含图案化硬罩幕层，以形成图案化硬罩幕层。图案化第一电极层、第一阻障层、第一铁电层、第二阻障层、第二铁电层、第三阻障层及第二电极层的步骤包含根据图案化硬罩幕层，蚀刻第一电极层、第一阻障层、第一铁电层、第二阻障层、第二铁电层、第三阻障层及第二电极层。

以上概述许多实施例的特征，因此本领域具有通常知识者可更了解本揭露的态样。本技术领域具有通常知识者应理解利用本揭露为基础可以设计或修饰其他工艺和结构以实现和所述实施例相同的目的及/或达成相同优点。本技术领域具有通常知识者也应了解与此均等的架构并没有偏离本揭露的精神和范围，且在不偏离本揭露的精神和范围下可做出各种变化、替代和改动。

Claims (10)

1.一种集成晶片，其特征在于，包含：

一第一铁电层，在一基材上；

一第一电极层，在该基材上，且在该第一铁电层的一第一侧上；

一第二电极层，在该基材上，且在该第一铁电层的一第二侧上，其中该第二侧相对于该第一侧；以及

一第一阻障层，在该第一铁电层及该第一电极层之间，其中该第一阻障层的一带隙能量大于该第一铁电层的一带隙能量。

2.如权利要求1所述的集成晶片，其特征在于，还包含：

一第二铁电层，垂直地配置在该第一阻障层及该第一电极层之间，其中该第一阻障层的该带隙能量大于该第二铁电层的一带隙能量。

3.如权利要求1所述的集成晶片，其特征在于，还包含：

一第二阻障层，垂直地配置在该第一铁电层及该第二电极层之间，其中该第二阻障层的一带隙能量大于该第一铁电层的该带隙能量。

4.如权利要求3所述的集成晶片，其特征在于，还包含：

一第二铁电层，垂直地配置在该第二阻障层及该第二电极层之间，其中该第二阻障层的该带隙能量大于该第二铁电层的该带隙能量；以及

一第三阻障层，垂直地配置在该第二铁电层及该第二电极层之间，其中该第三阻障层的一带隙能量大于该第二铁电层的该带隙能量。

5.一种集成晶片，其特征在于，包含：

一第一电极层，包含一第一导电材料，其中该第一电极层沿着一共同垂直轴线配置在一基材上，且该共同垂直轴线垂直于该基材的一水平上表面；

一第二电极层，包含一第二导电材料，其中该第二电极层沿着该共同垂直轴线配置在该基材上；

一第一铁电层，包含一第一铁电材料，其中该第一铁电层沿着该共同垂直轴线配置，并垂直地配置在该第一电极层及该第二电极层之间；以及

一第一阻障层，包含一第一阻障材料，其中该第一阻障材料不同于该第一铁电材料、该第一导电材料及该第二导电材料，该第一阻障层沿着该共同垂直轴线配置，并垂直地配置在该第一铁电层及该第一电极层之间，该第一阻障层的一导带边缘能量大于该第一铁电层的一导带边缘能量，且该第一阻障层的一价带边缘能量小于该第一铁电层的一价带边缘能量。

6.如权利要求5所述的集成晶片，其特征在于，该第一铁电层在该第二电极层的一上表面上，该第一阻障层在该第一铁电层的一上表面上，且该第一电极层在该第一阻障层的一上表面上。

7.如权利要求5所述的集成晶片，其特征在于，还包含：

一第二铁电层，包含一第二铁电材料，其中该第二铁电材料不同于该第一阻障材料，该第二铁电层沿着该共同垂直轴线配置，该第二铁电层在该第一电极层的一上表面上，该第一阻障层在该第二铁电层的一上表面上，该第一铁电层在该第一阻障层的一上表面上，且该第二电极层在该第一铁电层的一上表面上，

该第一阻障层的一导带边缘能量大于该第二铁电层的一导带边缘能量，且该第一阻障层的一价带边缘能量小于该第二铁电层的一价带边缘能量。

8.如权利要求5所述的集成晶片，其特征在于，还包含：

一第二阻障层，包含一第二阻障材料，其中该第二阻障材料不同于该第一铁电材料，该第二阻障层沿着该共同垂直轴线配置，该第一阻障层在该第一电极层上，该第一铁电层在该第一阻障层上，该第二阻障层在该第一铁电层上，且该第二电极层在该第二阻障层上，

该第二阻障层的一导带边缘能量大于该第一铁电层的该导带边缘能量，且该第二阻障层的一价带边缘能量小于该第一铁电层的该价带边缘能量。

9.如权利要求5所述的集成晶片，其特征在于，该第一阻障层在该第一电极层的一上表面上，且该第一铁电层在该第一阻障层的一上表面上，该集成晶片还包含：

一第二阻障层，包含一第二阻障材料，其中该第二阻障材料不同于该第一铁电材料，该第二阻障层沿着该共同垂直轴线配置且在该第一铁电层的一上表面上，该第二阻障层的一导带边缘能量大于该第一铁电层的该导带边缘能量，且该第二阻障层的一价带边缘能量小于该第一铁电层的该价带边缘能量；

一第二铁电层，包含一第二铁电材料，其中该第二铁电材料不同于该第一阻障材料，该第二铁电层沿着该共同垂直轴线配置且在该第二阻障层的一上表面上，该第二阻障层的该导带边缘能量大于该第二铁电层的该导带边缘能量，且该第二阻障层的该价带边缘能量小于该第二铁电层的该价带边缘能量；以及

一第三阻障层，包含一第三阻障材料，其中该第三阻障材料不同于该第一铁电材料及该第二铁电材料，该第三阻障层沿着该共同垂直轴线配置且在该第二铁电层的一上表面上，该第三阻障层的一导带边缘能量大于该第二铁电层的一导带边缘能量，且该第三阻障层的一价带边缘能量小于该第二铁电层的该价带边缘能量。

10.一种集成晶片的制造方法，其特征在于，包含：

沿着一基材形成一晶体管装置；

沉积一第一电极层在该晶体管装置上，其中该第一电极层包含一第一导电材料；

沉积一第一阻障层在该第一电极层上，其中该第一阻障层包含一第一阻障材料，且该第一阻障材料不同于该第一导电材料；

沉积一第一铁电层在该第一阻障层上，其中该第一铁电层包含一第一铁电材料，该第一铁电材料不同于该第一阻障材料，且该第一铁电层的一带隙能量小于该第一阻障层的一带隙能量；

沉积一第二阻障层在该第一铁电层上，其中该第二阻障层包含一第二阻障材料，该第二阻障材料不同于该第一铁电材料，且该第二阻障层的一带隙能量大于该第一铁电层的该带隙能量；

沉积一第二铁电层在该第二阻障层上，其中该第二铁电层包含一第二铁电材料，该第二铁电材料不同于该第一阻障材料及该第二阻障材料，且该第二铁电层的一带隙能量小于该第二阻障层的该带隙能量；

沉积一第三阻障层在该第二铁电层上，其中该第三阻障层包含一第三阻障材料，该第三阻障材料不同于该第一铁电材料及该第二铁电材料，该第三阻障层的一带隙能量大于该第二铁电层的该带隙能量；

沉积一第二电极层在该第三阻障层上，其中该第二电极层含一第二导电材料，且该第二导电材料不同于该第三阻障材料；以及

图案化该第一电极层、该第一阻障层、该第一铁电层、该第二阻障层、该第二铁电层、该第三阻障层及该第二电极层。

Images