CN116246561A - 像素检测装置及像素检测方法 - Google Patents
像素检测装置及像素检测方法 Download PDFInfo
- Publication number
- CN116246561A CN116246561A CN202310352137.2A CN202310352137A CN116246561A CN 116246561 A CN116246561 A CN 116246561A CN 202310352137 A CN202310352137 A CN 202310352137A CN 116246561 A CN116246561 A CN 116246561A
- Authority
- CN
- China
- Prior art keywords
- detection
- node
- signal
- transistor
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 349
- 230000002159 abnormal effect Effects 0.000 claims abstract description 38
- 238000010586 diagram Methods 0.000 description 30
- 239000003990 capacitor Substances 0.000 description 12
- 238000000034 method Methods 0.000 description 6
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
一种像素检测装置,包含数据线、像素电路及检测电路。像素电路耦接于系统高电压源、系统低电压源及第一参考电压源。检测电路耦接于数据线及像素电路,并用以接收驱动信号及检测控制信号。检测电路与系统低电压源及数据线形成第一检测回路,借以于第一阶段根据驱动信号及检测控制信号以检测像素电路是否异常。检测电路与第一参考电压源、系统低电压源、像素电路及数据线形成第二检测回路,借以于第二阶段根据驱动信号及检测控制信号以检测像素电路是否异常。
Description
技术领域
本案涉及一种检测装置及检测方法。详细而言,本案涉及一种像素检测装置及像素检测方法。
背景技术
现有微发光二极管(mini light light-emitting diode,mini LED)需要较大的驱动电流。产生驱动电流的电源供应电压容易产生电流误差,导致每颗像素的电压不同,使输出电流产生误差。
此外,现有像素驱动电路中,微发光二极管需输出高亮度时,驱动晶体管需要产生大电流。当大电流流经两个电源供应电压之间的路径时,路径上的晶体管根据大电流容易进入线性区,导致驱动电流难以控制。
另外,现有像素驱动电路仅具备自行补偿电路内部功能。若像素驱动电路发生异常,自行补偿功能无法运作。
因此,上述技术尚存诸多缺陷,而有待本领域从业人员研发出其余适合的像素检测装置。
发明内容
本案的一面向涉及一种像素检测装置。像素检测装置包含数据线、像素电路及检测电路。像素电路耦接于系统高电压源、系统低电压源及第一参考电压源。检测电路耦接于数据线及像素电路,并用以接收驱动信号及检测控制信号。检测电路与系统低电压源及数据线形成第一检测回路,借以于第一阶段根据驱动信号及检测控制信号以检测像素电路是否异常。检测电路与第一参考电压源、系统低电压源、像素电路及数据线形成第二检测回路,借以于第二阶段根据驱动信号及检测控制信号以检测像素电路是否异常。
本案的另一面向涉及一种像素检测装置。像素检测装置包含信号线、像素电路及检测电路。像素电路耦接于系统高电压源、系统低电压源及第一参考电压源。检测电路耦接于信号线、像素电路及第一参考电压源,并用以接收第一驱动信号及检测控制信号。检测电路与第一参考电压源、像素电路及信号线形成第一检测回路,借以于第一阶段根据第一驱动信号及检测控制信号以检测像素电路是否异常。检测电路与系统低电压源、像素电路及信号线形成第二检测回路,借以于第二阶段根据第一驱动信号以检测像素电路是否异常。
本案的另一面向涉及一种像素检测方法。像素检测方法适用于像素检测装置。像素检测装置包含信号线、像素电路及检测电路。像素电路耦接于系统高电压源、系统低电压源及第一参考电压源。检测电路耦接于信号线及像素电路。像素检测方法包含以下步骤:于第一阶段借由第一参考电压源输入第一检测信号至像素电路;于第一阶段借由检测电路及信号线接收第一检测信号,借以根据第一检测信号判断像素电路是否异常;于第二阶段借由系统低电压源输入第二检测信号至像素电路;以及于第二阶段借由检测电路及信号线接收第二检测信号,借以根据第二检测信号判断像素电路是否异常。
有鉴于前述现有技术的缺点及不足,本案提供一种像素检测装置及像素检测方法,借由像素检测装置的电路设计,以使像素可进行检测或进行外部补偿,并降低像素检测装置显示时的电源耗能。
附图说明
参照后续段落中的实施方式以及下列图式,当可更佳地理解本案的内容:
图1为根据本案一些实施例绘示的像素检测装置的电路方框示意图;
图2为根据本案一些实施例绘示的像素检测装置的信号时序示意图;
图3为根据本案一些实施例绘示的像素检测装置的电路状态示意图;
图4为根据本案一些实施例绘示的像素检测装置的电路状态示意图;
图5为根据本案一些实施例绘示的像素检测装置的电路状态示意图;
图6为根据本案一些实施例绘示的像素检测方法的步骤流程示意图;
图7为根据本案一些实施例绘示的像素检测装置的电路状态示意图;
图8为根据本案一些实施例绘示的像素检测装置的电路状态示意图;
图9为根据本案一些实施例绘示的像素检测装置的电路状态示意图;
图10为根据本案一些实施例绘示的像素检测装置的示意图;
图11为根据本案一些实施例绘示的像素检测装置的信号时序示意图;
图12为根据本案一些实施例绘示的像素检测装置的电路状态示意图;
图13为根据本案一些实施例绘示的像素检测装置的信号时序示意图;
图14为根据本案一些实施例绘示的像素检测装置的电路状态示意图;
图15为根据本案一些实施例绘示的像素检测装置的信号时序示意图;以及
图16为根据本案一些实施例绘示的像素检测装置的电路状态示意图。
其中,附图标记说明如下:
100,300:像素检测装置
110,310:像素电路
111,311:重置电路
112,312:补偿电路
113,313:写入电路
120,320:检测电路
C1~C2:电容
DT1,T1~T9:晶体管
LED:发光元件
N1~N5:节点
Vref1~Vref2:参考电压源
VDD:系统高电压源
VSS:系统低电压源
DL:数据线
Data:数据电压
SN(n-1):重置信号
SN(n):补偿信号
SN(n+1):写入信号
VC(n):控制信号
EM(n):驱动信号
AT:检测控制信号
P1:位置
I1:驱动阶段
I2:检测阶段
I11~I13:子阶段
VGH:高准位
VGL:低准位
200:方法
210~260:步骤
AT1~AT6:检测回路
AT21~AT22:检测子回路
SN2(n):第一驱动信号
L1:信号线
具体实施方式
以下将以图式及详细叙述清楚说明本案的精神,任何所属技术领域中具有通常知识者在了解本案的实施例后,当可由本案所教示的技术,加以改变及修饰,其并不脱离本案的精神与范围。
本文的用语只为描述特定实施例,而无意为本案的限制。单数形式如“一”、“这”、“此”、“本”以及“该”,如本文所用,同样也包含复数形式。
关于本文中所使用的“包含”、“包括”、“具有”、“含有”等等,均为开放性的用语,即意指包含但不限于。
关于本文中所使用的用词(terms),除有特别注明外,通常具有每个用词使用在此领域中、在本案的内容中与特殊内容中的平常意义。某些用以描述本案的用词将于下或在此说明书的别处讨论,以提供本领域技术人员在有关本案的描述上额外的引导。
图1为根据本案一些实施例绘示的像素检测装置100的电路方框示意图。在一些实施例中,如图1所示,像素检测装置100包含数据线DL、像素电路110及检测电路120。像素电路110耦接于系统高电压源VDD、系统低电压源VSS、第一参考电压源Vref1及第二参考电压源Vref2。检测电路120耦接于数据线DL及像素电路110。
在一些实施例中,检测电路120用以接收驱动信号EM(n)及检测控制信号AT。检测电路120与系统低电压源VSS及数据线DL形成第一检测回路(图中未示),借以于第一阶段根据驱动信号EM(n)及检测控制信号AT以检测像素电路110是否异常。
接着,检测电路120与第一参考电压源Vref1、像素电路110及数据线DL形成第二检测回路(图中未示),借以于第二阶段根据驱动信号EM(n)及检测控制信号AT以检测像素电路110是否异常。
须说明的是,电子装置包含多个像素检测装置100。每一个像素检测装置100等同于一个显示像素。
在一些实施例中,请参阅图1,像素电路110包含重置电路111、补偿电路112、写入电路113、第一节点N1、第二节点N2、第三节点N3及第四节点N4、发光元件LED、驱动晶体管DT1、第一晶体管T1、第二晶体管T2、第一电容C1及第二电容C2。
在一些实施例中,重置电路111耦接于第三节点N3、第四节点N4及第二参考电压源Vref2,并用以重置第三节点N3至第二参考电压源Vref2的第二参考电压,借以透过驱动晶体管DT1以重置第一节点N1及第二节点N2至系统低电压源VSS的系统低电压。
在一些实施例中,补偿电路112耦接于第二节点N2、第三节点N3、第四节点N4及重置电路111,并用以补偿第三节点N3至第一参考电压源Vref1的第一参考电压。
在一些实施例中,写入电路113耦接于第四节点N4及数据线DL,并用以接收数据线DL的数据电压Data,以写入第三节点N3及第四节点N4,借以将数据电压Data存储至第一电容C1。
在一些实施例中,请参阅图1,并请以图示中元件的上方及右方起算为第一端,驱动晶体管DT1包含第一端、第二端以及控制端(即驱动晶体管DT1的栅极端)。驱动晶体管DT1的第一端耦接于第一节点N1。驱动晶体管DT1的第二端耦接于第二节点N2。驱动晶体管DT1的控制端耦接于第三节点N3,并用以根据第三节点N3的电压准位以驱动发光元件LED。第一节点N1、第二节点N2及第三节点N3并非同一点。
在一些实施例中,请参阅图1,第一晶体管T1包含第一端、第二端以及控制端(即第一晶体管T1的栅极端)。第一晶体管T1的第一端耦接于第一参考电压源Vref1,并用以接收第一参考电压源Vref1的一第一参考电压。第一晶体管T1的第二端耦接于第一节点N1。第一晶体管T1的控制端用以接收控制信号VC(n)。第一晶体管T1响应控制信号VC(n)导通。
在一些实施例中,第二晶体管T2包含第一端、第二端以及控制端(即第二晶体管T2的栅极端)。第二晶体管T2的第一端耦接于驱动晶体管DT1。第二晶体管T2的第二端耦接于系统低电压源VSS。第二晶体管T2的控制端用以接收驱动信号EM(n)。第二晶体管T2响应驱动信号EM(n)导通。
在一些实施例中,第一电容C1包含第一端及第二端。第一电容C1的第一端耦接于第三节点N3。第一电容C1的第二端耦接于第四节点N4。在一些实施例中,第二电容C2包含第一端及第二端。第二电容C2的第一端耦接于第一节点N1及第一晶体管T1。第二电容C2的第二端耦接于第四节点N4。
在一些实施例中,重置电路111包含第三晶体管T3及第四晶体管T4。此外,第三晶体管T3包含第一端、第二端及控制端(即第三晶体管T3的栅极端)。第三晶体管T3的第一端耦接于第三节点N3。第三晶体管T3的第二端耦接于第二参考电压源Vref2。第三晶体管T3的控制端用以接收重置信号SN(n-1)。第三晶体管T3响应重置信号SN(n-1)以重置第三节点N3。
另外,第四晶体管T4包含第一端、第二端及控制端(即第四晶体管T4的栅极端)。第四晶体管T4的第一端耦接于第四节点N4。第四晶体管T4的第二端耦接于第二参考电压源Vref2。第四晶体管T4的控制端用以接收重置信号SN(n-1)。第四晶体管T4响应重置信号SN(n-1)导通。
在一些实施例中,补偿电路112包含第五晶体管T5及第六晶体管T6。此外,第五晶体管T5包含第一端、第二端及控制端(即第五晶体管T5的栅极端)。第五晶体管T5的第一端耦接于第二节点N2。第五晶体管T5的第二端耦接于第三节点N3。第五晶体管T5的控制端用以接收补偿信号SN(n)。第五晶体管T5响应补偿信号SN(n)导通。
另外,第六晶体管T6包含第一端、第二端及控制端(即第六晶体管T6的栅极端)。第六晶体管T6的第一端耦接于第四节点N4。第六晶体管T6的第二端耦接于第二参考电压源Vref2。第六晶体管T6的控制端用以接收补偿信号SN(n)。第六晶体管T6响应补偿信号SN(n)导通。
在一些实施例中,写入电路113包含第七晶体管T7。第七晶体管T7包含第一端、第二端及控制端(即第七晶体管T7的栅极端)。第七晶体管T7的第一端耦接于第四节点N4。第七晶体管T7的第二端耦接于数据线DL。第七晶体管T7的控制端用以接收写入信号SN(n+1)。第七晶体管T7响应写入信号SN(n+1)导通。
在一些实施例中,检测电路120包含第五节点N5、第一检测晶体管T8及第二检测晶体管T9。此外,第一检测晶体管T8包含第一端、第二端及控制端(即第一检测晶体管T8的栅极端)。第一检测晶体管T8的第一端耦接于第五节点N5。第一检测晶体管T8的第二端耦接于像素电路110的第一节点N1。第一检测晶体管T8的控制端用以接收驱动信号EM(n)。第一检测晶体管T8响应驱动信号EM(n)导通。
另外,第二检测晶体管T9包含第一端、第二端及控制端(即第二检测晶体管T9的栅极端)。第二检测晶体管T9的第一端耦接于数据线DL。第二检测晶体管T9的第二端耦接于第一检测晶体管T8的第一端。第二检测晶体管T9的控制端用以接收检测控制信号AT。第二检测晶体管响应检测控制信号AT导通。
图2为根据本案一些实施例绘示的图1的像素检测装置100的信号时序示意图。在一些实施例中,为使图1的像素检测装置100的操作易于理解,请一并参阅图2。重置电路111于驱动阶段I1的第一子阶段I11根据重置信号SN(n-1)重置第三节点N3及第四节点N4至第二参考电压源Vref2的第二参考电压,借以透过驱动晶体管DT1以重置第一节点N1及第二节点N2。
接着,补偿电路112于驱动阶段I1的第二子阶段I12根据补偿信号SN(n)导通,以补偿第三节点N3。
再者,写入电路113于驱动阶段I1的第三子阶段I13根据写入信号SN(n+1)导通,以对第三节点N3及第四节点N4写入数据线DL的数据电压Data,借以存储至第一电容C1。
尔后,驱动晶体管DT1于检测阶段I2根据第一电容C1的数据电压Data以产生驱动电流,借以驱动发光元件LED。此时,检测电路120根据驱动信号EM(n)及检测控制信号AT导通,以检测像素电路110的驱动电流是否正常。
须说明的是,于像素检测装置100显示画面时,检测控制信号AT为高准位VGH。于像素检测装置100被检测时,检测控制信号AT为低准位VGL。
图3为根据本案一些实施例绘示的像素检测装置100的电路状态示意图。在一些实施例中,请参阅图2及图3,于驱动阶段I1的第一子阶段I11中,控制信号VC(n)及重置信号SN(n-1)均为低准位VGL。补偿信号SN(n)及写入信号SN(n+1)均为高准位VGH。重置电路111于驱动阶段I1的第一子阶段I11根据重置信号SN(n-1)重置第三节点N3及第四节点N4至第二参考电压源Vref2的第二参考电压,借以透过驱动晶体管DT1以重置第一节点N1及第二节点N2至第一参考电压源Vref1的第一参考电压。
图4为根据本案一些实施例绘示的像素检测装置100的电路状态示意图。在一些实施例中,请参阅图2及图4,于驱动阶段I1的第二子阶段I12中,控制信号VC(n)及补偿信号SN(n)均为低准位VGL。重置信号SN(n-1)及写入信号SN(n+1)均为高准位VGH。补偿电路112于驱动阶段I1的第二子阶段I12根据补偿信号SN(n)导通,以补偿第三节点N3。
在一些实施例中,由于驱动晶体管DT1根据第三节点N3的第二参考电压导通,第一参考电压源Vref1的第一参考电压透过第一晶体管T1及驱动晶体管DT1对第三节点N3补偿第一参考电压源Vref1的第一参考电压。
在一些实施例中,第一参考电压源Vref1的第一参考电压的电压值大于等于系统高电压源VDD的系统高电压。
图5为根据本案一些实施例绘示的像素检测装置100的电路状态示意图。在一些实施例中,请参阅图2及图4,于驱动阶段I1的第三子阶段I13,控制信号VC(n)及写入信号SN(n+1)均为低准位VGL。重置信号SN(n-1)及补偿信号SN(n)均为高准位VGH。写入电路113于驱动阶段I1的第三子阶段I13根据写入信号SN(n+1)导通,以对第三节点N3及第四节点N4写入数据线DL的数据电压Data,借以存储至第一电容C1。
在一些实施例中,数据电压Data为控制画面灰阶的灰阶电压。在一些实施例中,画面灰阶的范围为第0阶至第255阶。灰阶电压包含256种。
图6为根据本案一些实施例绘示的像素检测方法200的步骤流程图。在一些实施例中,此像素检测方法200可由图1所示的像素检测装置100所执行。为使图6的像素检测方法200的操作易于理解,请一并参阅图7至图9。图7至图9为根据本案一些实施例绘示的像素检测装置的电路状态示意图,系对应图1的像素检测装置100。
于步骤210中,于第一阶段借由系统低电压源输入第一检测信号至像素电路。
在一些实施例中,请参阅图2、图6及图7,相较于图1的像素检测装置100,图7的像素检测装置100为进行巨量转移技术阶段前的电路状态示意图,简言之,图7的像素检测装置100尚未安装发光元件LED(即位置P1之处)。于进行巨量转移技术阶段前的检测阶段I2中,驱动信号EM(n)及检测控制信号AT均为低准位VGL。检测电路120与系统低电压源VSS及信号线(例如:数据线DL)形成第一检测回路AT1。于此阶段中,借由系统低电压源VSS输入第一检测信号至像素电路110。
须说明的是,巨量转移技术为发光元件LED晶外延制程后,必须要进行发光元件LED薄膜转移制程,将数以百万计微米等级的发光元件LED转移至显示面板中的像素阵列中的每一颗像素(即像素检测装置100)。在一些实施例中,发光元件LED包含微发光二极管(Microlight-emitting diode)。
进一步说明的是,图2的实施例为巨量转移技术阶段前、巨量转移技术阶段后及图1的像素检测装置100出厂前的检测信号时序图。
于步骤220中,于第一阶段借由检测电路及信号线接收第一检测信号,借以根据第一检测信号判断像素电路是否异常。
在一些实施例中,请参阅图2、图6及图7,于进行巨量转移技术阶段前的检测阶段I2中,驱动信号EM(n)及检测控制信号AT均为低准位VGL。借由检测电路120及信号线(例如:数据线DL)接收经第一检测回路AT1的第一检测信号,借以根据第一检测信号判断像素电路110是否异常。
在一些实施例中,借由像素检测装置100的处理器(图中未示)判断第一检测信号的电流范围是否处于预设范围,借以判断像素电路110是否异常。
在一些实施例中,数据线DL用以定位水平方向的像素检测装置100(即像素)。传输驱动信号EM(n)的信号线用以定位垂直方向上的像素检测装置100。
于步骤230中,于第二阶段借由第一参考电压源输入第二检测信号至像素电路。
在一些实施例中,请参阅图2、图6及图8,检测电路120与第一参考电压源Vref1、系统低电压源VSS、像素电路110及信号线(例如:数据线DL)形成第二检测回路AT2。第二检测回路AT2包含第一检测子回路AT21及第二检测子回路AT22。
于进行巨量转移技术阶段后的驱动阶段I1中,控制信号VC(n)及检测控制信号AT均为低准位VGL。驱动信号为高准位VGH。借由第一参考电压源Vref1沿第一检测子回路AT21输入第二检测信号至像素电路110的节点N1。
于步骤240中,于第二阶段借由检测电路及信号线接收第二检测信号,借以根据第二检测信号判断像素电路是否异常。
在一些实施例中,请参阅图2、图6及图8,承上述步骤230,于进行巨量转移技术阶段后的检测阶段I2中,驱动信号EM(n)及检测控制信号AT均为低准位VGL。控制信号VC(n)为高准位VGH。借由控制系统低电压源VSS的电压,使于驱动阶段I1中的像素电路110的节点N1的第二检测信号沿第二检测子回路AT22引导至检测电路120及信号线(例如:数据线DL),借由检测电路120及信号线(例如:数据线DL)接收第二检测信号,借以根据第二检测信号判断像素电路110是否异常。
在一些实施例中,借由像素检测装置100的处理器(图中未示)判断第二检测信号的电流范围是否处于预设范围,借以判断像素电路110是否异常。
于步骤250中,于第三阶段借由系统高电压源输入第三检测信号至像素电路的发光元件。
在一些实施例中,请参阅图2、图6及图9,于进行巨量转移技术阶段前后的检测阶段I2中,检测电路120与系统高电压源VDD、发光元件LED及信号线(例如:数据线DL)形成第三检测回路AT3,借由系统高电压源VDD输入第三检测信号至像素电路110的发光元件LED。
于步骤260中,于第三阶段借由检测电路及信号线接收第三检测信号,借以根据第三检测信号判断发光元件是否异常。
在一些实施例中,请参阅图2、图6及图9,于进行巨量转移技术阶段前后的检测阶段I2中,驱动信号EM(n)及检测控制信号AT均为低准位VGL。借由检测电路120及信号线(例如:数据线DL)接收经第三检测回路AT3的第三检测信号,借以根据第三检测信号判断发光元件LED是否异常。
在一些实施例中,借由像素检测装置100的处理器(图中未示)判断第三检测信号的电流范围是否处于预设范围,借以判断像素电路110的发光元件LED是否异常。
须说明的是,巨量转移技术阶段前后均会检测发光元件LED是否异常。
在一些实施例中,上述驱动晶体管DT1及晶体管T1至晶体管T9为P型金属氧化物半导体场效晶体管(P-type Metal-Oxide-Semiconductor Field-Effect Transistor,PMOS)。
在一些实施例中,上述驱动晶体管DT1及晶体管T1至晶体管T9为N型金属氧化物半导体场效晶体管(N-type Metal-Oxide-Semiconductor Field-Effect Transistor,PMOS)。
图10为根据本案一些实施例绘示的像素检测装置300的示意图。在一些实施例中,如图10所示,像素检测装置300包含信号线L1、像素电路310及检测电路320。像素电路310耦接于系统高电压源VDD、系统低电压源VSS、第一参考电压源Vref1及第二参考电压源Vref2。检测电路320耦接于信号线L1、像素电路310及第一参考电压源Vref1。
在一些实施例中,检测电路320用以接收第一驱动信号SN2(n)及检测控制信号AT。检测电路320与第一参考电压源Vref1、像素电路310及信号线L1形成第一检测回路(图中未示),借以于第一阶段根据第一驱动信号SN2(n)及检测控制信号AT以检测像素电路310是否异常。
接着,检测电路320与系统低电压源VSS、像素电路310及信号线L1形成第二检测回路(图中未示),借以于第二阶段根据第一驱动信号SN2(n)及检测控制信号AT以检测像素电路310是否异常。
再者,检测电路320与系统高电压源VDD、发光元件LED及信号线L1形成第三检测回路(图中未示),借以于第三阶段根据第一驱动信号SN2(n)及检测控制信号AT以检测发光元件LED是否异常。
须说明的是,相较于图1的实施例,图10的实施例与图1的实施例的第一个差异在于检测电路320的第一检测晶体管T8像素电路310的节点N2及检测电路320的第二检测晶体管T9耦接于第一参考电压源Vref1。
接着,图10的实施例与图1的实施例的第二个差异在于检测电路320的第一检测晶体管T8的控制端用以接收第一驱动信号SN2(n)。图10的实施例与图1的实施例的第三个差异在于检测电路320的第一检测晶体管T8耦接于信号线L1。其余结构与操作均与图1的像素检测装置100相同,于此不作赘述。
在一些实施例中,像素电路310包含重置电路311、补偿电路312及写入电路313。其余结构与操作均与图1的像素检测装置100相同,于此不作赘述。
进一步说明的是,请参阅图10,信号线L1不同于数据线DL。于检测时,信号线L1用以接收检测信号并传送检测信号至像素检测装置100的处理器或驱动集成电路(图中未示)。
在一些实施例中,信号线L1用以定位水平方向的像素检测装置100(即像素)。传输第一驱动信号SN2(n)的信号线用以定位垂直方向上的像素检测装置300。
在一些实施例中,信号线L1可为数据线DL。于检测时,数据线DL1用以接收检测信号并传送检测信号至像素检测装置100的处理器或驱动集成电路(图中未示)。于显示时,数据线DL1用以自像素检测装置100的左侧输入数据电压Data。
图11为根据本案一些实施例绘示的像素检测装置300的信号时序示意图。相较于图2的实施例,图11的实施例与图2的实施例的第一个差异在于多了第一驱动信号SN2(n)。图11的实施例与图2的实施例的第二个差异在于驱动信号EM(n)于检测阶段I2为高准位VGH。
图12为根据本案一些实施例绘示的像素检测装置300的电路状态示意图。在一些实施例中,请参阅图11及图12,于检测阶段I2之前,像素检测装置300均会执行驱动阶段I1,其执行详细方式与图3至图5的像素检测装置100相同,于此不作赘述。图12的实施例为像素检测装置300为进行巨量转移技术(即于位置P1未安装图10的发光元件LED)阶段前后的电路状态示意图。
在一些实施例中,于巨量转移技术阶段前后的检测阶段I2中,检测控制信号AT为低准位VGL。驱动信号EM(n)为高准位VGH。第一驱动信号SN2(n)为低准位VGL,其余时间为高准位VGH。信号线L1用以接收检测回路AT4的第一检测信号,借以于巨量转移技术阶段前后的检测阶段I2根据第一驱动信号SN2(n)及检测控制信号AT以检测像素电路310是否异常。
图13为根据本案一些实施例绘示的像素检测装置300的信号时序示意图。相较于图11的实施例,图13的实施例与图11的实施例的差异在于驱动信号EM(n)于检测阶段I2为低准位VGL以及检测控制信号AT为高准位VGH。
图14为根据本案一些实施例绘示的像素检测装置300的电路状态示意图。在一些实施例中,请参阅图13及图14,于检测阶段I2之前,像素检测装置300均会执行驱动阶段I1,其执行详细方式与图3至图5的像素检测装置100相同,于此不作赘述。图12的实施例为像素检测装置300为进行巨量转移技术(即于位置P1未安装图10的发光元件LED)阶段前后的电路状态示意图。
在一些实施例中,于巨量转移技术阶段前后的检测阶段I2中,驱动信号EM(n)为低准位VGL。检测控制信号AT为高准位VGH。第一驱动信号SN2(n)为低准位VGL,其余时间为高准位VGH。信号线L1用以接收检测回路AT5的第二检测信号,借以于巨量转移技术阶段前后的检测阶段I2根据第一驱动信号SN2(n)及驱动信号EM(n)以检测像素电路310是否异常。
图15为根据本案一些实施例绘示的像素检测装置300的信号时序示意图。相较于图11的实施例,图13的实施例与图11的实施例的差异在于驱动信号EM(n)以及检测控制信号AT于检测阶段I2均为高准位VGH。
图16为根据本案一些实施例绘示的像素检测装置300的电路状态示意图。在一些实施例中,请参阅图15及图16,于检测阶段I2之前,像素检测装置300均会执行驱动阶段I1,其执行详细方式与图3至图5的像素检测装置100相同,于此不作赘述。图16的实施例为像素检测装置300为进行巨量转移技术(即安装发光元件LED)阶段前后的电路状态示意图。
在一些实施例中,于巨量转移技术阶段前后的检测阶段I2中,驱动信号EM(n)及检测控制信号AT均为高准位VGH。第一驱动信号SN2(n)为低准位VGL,其余时间为高准位VGH。信号线L1用以接收检测回路AT6的第二检测信号,借以于巨量转移技术阶段前后的检测阶段I2根据第一驱动信号SN2(n)以检测像素电路310的发光元件LED是否异常。须说明的是,检测回路AT6更可用以检测外部补偿电压。
在一些实施例中,像素检测状置100应用于拼接显示器及车用显示器中,并具备检测像素的功能。在一些实施例中,像素检测装置300应用于拼接显示器及车用显示器中,并具备检测像素及外部补偿像素的功能。
依据前述实施例,本案提供一种像素检测装置及像素检测方法,借由像素检测装置的电路设计,以使像素于制程过程可检测像素电路、发光元件或进行外部补偿,并透过减少系统高电压源及系统低电压源间的元件,以降低像素检测装置显示时的电源耗能。
虽然本案以详细的实施例公开如上,然而本案并不排除其他可行的实施态样。因此,本案的保护范围当视后附的权利要求所界定者为准,而非受于前述实施例的限制。
对本领域技术人员而言,在不脱离本案的精神和范围内,当可对本案作各种的更动与润饰。基于前述实施例,所有对本案所作的更动与润饰,亦涵盖于本案的保护范围内。
Claims (20)
1.一种像素检测装置,包含:
一数据线;
一像素电路,耦接于一系统高电压源、一系统低电压源及一第一参考电压源;以及
一检测电路,耦接于该数据线及该像素电路,并用以接收一驱动信号及一检测控制信号,其中该检测电路与该系统低电压源及该数据线形成一第一检测回路,借以于一第一阶段根据该驱动信号及该检测控制信号以检测该像素电路是否异常,其中该检测电路与该第一参考电压源、该系统低电压源、该像素电路及该数据线形成一第二检测回路,借以于一第二阶段根据该驱动信号及该检测控制信号以检测该像素电路是否异常。
2.如权利要求1所述的像素检测装置,其中该像素电路包含:
一第一节点;
一第二节点;
一第三节点;
一第四节点;以及
一发光元件,用以根据该像素电路的一驱动电流进行发光,其中该发光元件包含:
一第一端,耦接于该系统高电压源;以及
一第二端,耦接于该第一节点。
3.如权利要求2所述的像素检测装置,其中该检测电路与该系统高电压源、该发光元件及该数据线形成一第三检测回路,借以于一第三阶段根据该驱动信号及该检测控制信号以检测该发光元件是否异常。
4.如权利要求2所述的像素检测装置,其中该像素电路更包含:
一驱动晶体管,包含:
一第一端,耦接于该第一节点;
一第二端,耦接于该第二节点;以及
一控制端,耦接于该第三节点,并用以根据该第三节点的一电压准位以驱动该发光元件,其中该第一节点、该第二节点及该第三节点并非同一点;
一第一晶体管,包含:
一第一端,耦接于该第一参考电压源,并用以接收该第一参考电压源的一第一参考电压;
一第二端,耦接于该第一节点;以及
一控制端,用以接收一控制信号,其中该第一晶体管响应该控制信号导通;以及
一第二晶体管,包含:
一第一端,耦接于该驱动晶体管;
一第二端,耦接于该系统低电压源;以及
一控制端,用以接收该驱动信号,其中该第二晶体管响应该驱动信号导通。
5.如权利要求4所述的像素检测装置,其中该像素电路更包含:
一重置电路,耦接于该第三节点、该第四节点及一第二参考电压源,并用以重置该第三节点至该第二参考电压源的一第二参考电压,借以透过该驱动晶体管以重置该第一节点及该第二节点,其中该重置电路包含:
一第三晶体管,包含:
一第一端,耦接于该第三节点;
一第二端,耦接于该第二参考电压源;以及
一控制端,用以接收一重置信号,其中该第三晶体管响应该重置信号以重置该第三节点;以及
一第四晶体管,包含:
一第一端,耦接于该第四节点;
一第二端,耦接于该第二参考电压源;以及
一控制端,用以接收该重置信号,其中该第四晶体管响应该重置信号导通。
6.如权利要求5所述的像素检测装置,其中该像素电路更包含:
一补偿电路,耦接于该第二节点、该第三节点、该第四节点及该重置电路,并用以补偿该第三节点至该第一参考电压源的该第一参考电压,其中该补偿电路包含:
一第五晶体管,包含:
一第一端,耦接于该第二节点;
一第二端,耦接于该第三节点;以及
一控制端,用以接收一补偿信号,其中该第五晶体管响应该补偿信号导通;以及
一第六晶体管,包含:
一第一端,耦接于该第四节点;
一第二端,耦接于该第二参考电压源;以及
一控制端,用以接收该重置信号,其中该第六晶体管响应该补偿信号导通。
7.如权利要求6所述的像素检测装置,其中该像素电路更包含:
一写入电路,耦接于该第四节点及该数据线,并用以接收该数据线的一数据电压,以写入该第三节点及该第四节点,其中该写入电路包含:
一第七晶体管,包含:
一第一端,耦接于该第四节点;
一第二端,耦接于该数据线;以及
一控制端,用以接收一写入信号,其中该第七晶体管响应该写入信号导通。
8.如权利要求2所述的像素检测装置,其中该检测电路包含:
一第五节点;
一第一检测晶体管,包含:
一第一端,耦接于该第五节点;
一第二端,耦接于该像素电路的该第一节点;以及
一控制端,用以接收该驱动信号,其中该第一检测晶体管响应该驱动信号导通;以及
一第二检测晶体管,包含:
一第一端,耦接于该数据线;
一第二端,耦接于该第一检测晶体管的该第一端;以及
一控制端,用以接收该检测控制信号,其中该第二检测晶体管响应该检测控制信号导通。
9.一种像素检测装置,包含:
一信号线;
一像素电路,耦接于一系统高电压源、一系统低电压源及一第一参考电压源;以及
一检测电路,耦接于该信号线、该像素电路及该第一参考电压源,并用以接收一第一驱动信号及一检测控制信号,其中该检测电路与该第一参考电压源、该像素电路及该信号线形成一第一检测回路,借以于一第一阶段根据该第一驱动信号及该检测控制信号以检测该像素电路是否异常,其中该检测电路与该系统低电压源、该像素电路及该信号线形成一第二检测回路,借以于一第二阶段根据该第一驱动信号以检测该像素电路是否异常。
10.如权利要求9所述的像素检测装置,其中该像素电路包含:
一第一节点;
一第二节点;
一第三节点;
一第四节点;以及
一发光元件,用以根据该像素电路的一驱动电流进行发光,其中该发光元件包含:
一第一端,耦接于该系统高电压源;以及
一第二端,耦接于该第一节点。
11.如权利要求10所述的像素检测装置,其中该检测电路与该系统高电压源、该发光元件及该信号线形成一第三检测回路,借以于一第三阶段根据该第一驱动信号以检测该发光元件是否异常。
12.如权利要求9所述的像素检测装置,其中该信号线用以接收该第一检测回路的一第一检测信号,借以于该第一阶段根据该第一驱动信号及该检测控制信号以检测该像素电路是否异常,并用以接收该第二检测回路的一第二检测信号,借以于该第二阶段根据该第一驱动信号以检测该像素电路是否异常。
13.如权利要求10所述的像素检测装置,其中该像素电路更包含:
一驱动晶体管,包含:
一第一端,耦接于该第一节点;
一第二端,耦接于该第二节点;以及
一控制端,耦接于该第三节点,并用以根据该第三节点的一电压准位以驱动该发光元件,其中该第一节点、该第二节点及该第三节点并非同一点;
一第一晶体管,包含:
一第一端,耦接于该第一参考电压源,并用以接收该第一参考电压源的一第一参考电压源;
一第二端,耦接于该第一节点;以及
一控制端,用以接收一控制信号,其中该第一晶体管响应该控制信号导通;以及
一第二晶体管,包含:
一第一端,耦接于该驱动晶体管;
一第二端,耦接于该系统低电压源;以及
一控制端,用以接收一第二驱动信号,其中该第二晶体管响应该第二驱动信号导通。
14.如权利要求13所述的像素检测装置,其中该像素电路更包含:
一重置电路,耦接于该第三节点及一第二参考电压源,并用以重置该第三节点至该第二参考电压源的一第二参考电压,借以透过该驱动晶体管以重置该第一节点及该第二节点,其中该重置电路包含:
一第三晶体管,包含:
一第一端,耦接于该第三节点;
一第二端,耦接于该第二参考电压源;以及
一控制端,用以接收一重置信号,其中该第三晶体管响应该重置信号以重置该第三节点;以及
一第四晶体管,包含:
一第一端,耦接于该第四节点;
一第二端,耦接于该第二参考电压源;以及
一控制端,用以接收该重置信号,其中该第四晶体管响应该重置信号导通。
15.如权利要求14所述的像素检测装置,其中该像素电路更包含:
一补偿电路,耦接于该第二节点、该第三节点及该重置电路,并用以接收一补偿信号,借以根据该补偿信号以该第三节点,其中该补偿电路包含:
一第五晶体管,包含:
一第一端,耦接于该第二节点;
一第二端,耦接于该第三节点;以及
一控制端,用以接收该补偿信号,其中该第五晶体管响应该补偿信号导通;以及
一第六晶体管,包含:
一第一端,耦接于该第四节点;
一第二端,耦接于该第二参考电压源;以及
一控制端,用以接收该补偿信号,其中该第六晶体管响应该补偿信号导通。
16.如权利要求15所述的像素检测装置,其中该像素电路更包含:
一写入电路,耦接于该第四节点及一数据线,并用以接收该数据线的一数据电压,以写入该第三节点及该第四节点,其中该写入电路包含:
一第七晶体管,包含:
一第一端,耦接于该第四节点;
一第二端,耦接于该数据线;以及
一控制端,用以接收一写入信号,其中该第七晶体管响应该写入信号导通。
17.如权利要求16所述的像素检测装置,其中该信号线不同于该数据线。
18.如权利要求10所述的像素检测装置,其中该检测电路包含:
一第一检测晶体管,包含:
一第一端,耦接于该信号线;
一第二端,耦接于该第二节点;以及
一控制端,用以接收该第一驱动信号,其中该第一检测晶体管响应该第一驱动导通;以及
一第二检测晶体管,包含:
一第一端,耦接于该第一参考电压源;
一第二端,耦接于该第一节点;以及
一控制端,用以接收该检测控制信号,其中该第二检测晶体管响应该检测控制信号导通。
19.一种像素检测方法,适用于一像素检测装置,其中该像素检测装置包含一信号线、一像素电路及一检测电路,其中该像素电路耦接于一系统高电压源、一系统低电压源及一第一参考电压源,其中该检测电路耦接于该信号线及该像素电路,其中该像素检测方法包含:
于一第一阶段借由该第一参考电压源输入一第一检测信号至该像素电路;
于该第一阶段借由该检测电路及该信号线接收该第一检测信号,借以根据该第一检测信号判断该像素电路是否异常;
于一第二阶段借由该系统低电压源输入一第二检测信号至该像素电路;以及
于该第二阶段借由该检测电路及该信号线接收该第二检测信号,借以根据该第二检测信号判断该像素电路是否异常。
20.如权利要求19所述的像素检测方法,其中该像素电路包含一发光元件,该发光元件耦接于该系统高电压源及该系统低电压源的间,其中该像素检测方法更包含:
于一第三阶段借由该系统高电压源输入一第三检测信号至该像素电路的该发光元件;以及
于该第三阶段借由该检测电路及该信号线接收该第三检测信号,借以根据该第三检测信号判断该发光元件是否异常。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310352137.2A CN116246561A (zh) | 2023-04-04 | 2023-04-04 | 像素检测装置及像素检测方法 |
TW112118146A TWI843565B (zh) | 2023-04-04 | 2023-05-16 | 畫素檢測裝置及畫素檢測方法 |
US18/450,719 US11978373B1 (en) | 2023-04-04 | 2023-08-16 | Pixel detection device and pixel detection method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310352137.2A CN116246561A (zh) | 2023-04-04 | 2023-04-04 | 像素检测装置及像素检测方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116246561A true CN116246561A (zh) | 2023-06-09 |
Family
ID=86631451
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310352137.2A Pending CN116246561A (zh) | 2023-04-04 | 2023-04-04 | 像素检测装置及像素检测方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11978373B1 (zh) |
CN (1) | CN116246561A (zh) |
TW (1) | TWI843565B (zh) |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8199074B2 (en) * | 2006-08-11 | 2012-06-12 | Chimei Innolux Corporation | System and method for reducing mura defects |
US7355574B1 (en) * | 2007-01-24 | 2008-04-08 | Eastman Kodak Company | OLED display with aging and efficiency compensation |
JP6296277B2 (ja) * | 2013-10-01 | 2018-03-20 | 株式会社Joled | 表示装置用パネル、表示装置、および、表示装置用パネルの検査方法 |
US11361710B2 (en) * | 2018-09-20 | 2022-06-14 | Boe Technology Group Co., Ltd. | Pixel circuit with a time-shared signal line, a pixel compensation method, and a display apparatus |
TWI676979B (zh) * | 2018-11-20 | 2019-11-11 | 友達光電股份有限公司 | 顯示面板及顯示面板的檢測方法 |
TWI690746B (zh) | 2018-12-12 | 2020-04-11 | 友達光電股份有限公司 | 顯示裝置及其操作方法 |
TWI706395B (zh) | 2019-01-25 | 2020-10-01 | 友達光電股份有限公司 | 畫素電路及其檢測方法 |
KR20210076284A (ko) * | 2019-12-13 | 2021-06-24 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 구동 방법 |
TWI747647B (zh) | 2020-12-07 | 2021-11-21 | 友達光電股份有限公司 | 顯示裝置與畫素驅動電路 |
TWI758045B (zh) | 2020-12-30 | 2022-03-11 | 友達光電股份有限公司 | 顯示裝置 |
CN115938255A (zh) * | 2022-06-22 | 2023-04-07 | 友达光电股份有限公司 | 显示检测装置、检测方法及检测系统 |
-
2023
- 2023-04-04 CN CN202310352137.2A patent/CN116246561A/zh active Pending
- 2023-05-16 TW TW112118146A patent/TWI843565B/zh active
- 2023-08-16 US US18/450,719 patent/US11978373B1/en active Active
Also Published As
Publication number | Publication date |
---|---|
TWI843565B (zh) | 2024-05-21 |
US11978373B1 (en) | 2024-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101966381B1 (ko) | 쉬프트 레지스터 및 이를 포함하는 평판표시장치 | |
US10706784B2 (en) | Stage circuit and scan driver using the same | |
KR101396004B1 (ko) | 유기발광다이오드 표시장치 | |
US9153192B2 (en) | Display device | |
EP3163562B1 (en) | Pixel circuit, display panel and display device | |
EP3163559B1 (en) | Pixel circuit, display panel and display device | |
US20190057637A1 (en) | Shift register unit circuit, driving method thereof, gate drive circuit and display device | |
US11482148B2 (en) | Power supply time sequence control circuit and control method thereof, display driver circuit, and display device | |
KR101850149B1 (ko) | 유기발광다이오드 표시장치 | |
US10770017B2 (en) | Display device | |
CN111161679B (zh) | 驱动电压感测电路和包括该驱动电压感测电路的显示装置 | |
US10424253B2 (en) | Display device and power monitoring circuit | |
US11308892B2 (en) | Organic light emitting display device and driving method thereof | |
US11875713B2 (en) | Overcurrent protection circuit, display apparatus and driver circuit thereof, and overcurrent protection method | |
US9778800B2 (en) | Pixel circuit, display panel and display apparatus | |
US11450265B2 (en) | Display device and driving method of the same | |
US10121443B2 (en) | Display panel and display device | |
CN111063308B (zh) | 显示设备 | |
US11600213B2 (en) | Level shifter, gate driving circuit, and display device | |
CN114299849A (zh) | 像素电路及其驱动方法和显示面板 | |
US10902813B2 (en) | Shift register and display device provided with same | |
CN116246561A (zh) | 像素检测装置及像素检测方法 | |
CN113053303B (zh) | 像素补偿电路 | |
KR102560233B1 (ko) | 유기발광 표시장치 | |
KR20210085066A (ko) | 표시장치와 그 구동 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |