CN116239076A - 用于制造具有腔体的装置的方法 - Google Patents

用于制造具有腔体的装置的方法 Download PDF

Info

Publication number
CN116239076A
CN116239076A CN202310283676.5A CN202310283676A CN116239076A CN 116239076 A CN116239076 A CN 116239076A CN 202310283676 A CN202310283676 A CN 202310283676A CN 116239076 A CN116239076 A CN 116239076A
Authority
CN
China
Prior art keywords
dielectric layer
substrate
silicon
layer
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310283676.5A
Other languages
English (en)
Inventor
请求不公布姓名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Newsonic Technologies Co Ltd
Original Assignee
Shenzhen Newsonic Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Newsonic Technologies Co Ltd filed Critical Shenzhen Newsonic Technologies Co Ltd
Priority to CN202310283676.5A priority Critical patent/CN116239076A/zh
Priority to US18/315,091 priority patent/US11901193B2/en
Publication of CN116239076A publication Critical patent/CN116239076A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00047—Cavities
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00198—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising elements which are movable in relation to each other, e.g. comprising slidable or rotatable elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C3/00—Assembling of devices or systems from individually processed components
    • B81C3/001—Bonding of two components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders or supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/1014—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders or supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1071—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the SAW device
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0235—Accelerometers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0257—Microphones or microspeakers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0264—Pressure sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0271—Resonators; ultrasonic resonators
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0102—Surface micromachining
    • B81C2201/0104—Chemical-mechanical polishing [CMP]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0118—Bonding a wafer on the substrate, i.e. where the cap consists of another wafer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/033—Thermal bonding
    • B81C2203/036—Fusion bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Acoustics & Sound (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Micromachines (AREA)

Abstract

本申请公开一种用于制造具有腔体的装置的方法包括：获取装置晶圆，该装置晶圆包括第一衬底和形成在第一衬底的装置结构；在装置晶圆沉积第一介电层；刻蚀第一介电层，以暴露装置结构的至少一部分和第一衬底的一部分；刻蚀后，在装置晶圆和第一介电层沉积第二介电层；对第二介电层的表面进行表面处理；获取第二衬底；以及键合第二衬底与位于装置晶圆的第二介电层，从而在第二衬底和装置晶圆之间形成腔体。

Description

用于制造具有腔体的装置的方法
技术领域
本公开涉及电子装置领域，具体地，涉及一种用于制造具有腔体的装置的方法。
背景技术
诸如薄膜体声(film bulk acoustic resonator，FBAR)谐振器或滤波器、微机电系统(microelectromechanical system，MEMS)麦克风、压力传感器、加速度传感器、压电微加工超声波换能器(piezoelectric micromachined ultrasonic transducer，PMUT)的装置可能包括腔体结构，以便正常工作。相关技术中，能制造出这类装置并具有改良的可靠性是备受期待的。
发明内容
根据本公开的一个方面，提供了一种用于制造具有腔体的装置的方法。该方法包括：获取装置晶圆，该装置晶圆包括第一衬底和形成在第一衬底的装置结构；在装置晶圆沉积第一介电层；刻蚀第一介电层，以暴露装置结构的至少一部分和第一衬底的一部分；刻蚀后，在装置晶圆和第一介电层沉积第二介电层；对第二介电层的表面进行表面处理；获取第二衬底；以及键合第二衬底与位于装置晶圆的第二介电层，从而在第二衬底和装置晶圆之间形成腔体。
附图说明
结合在本申请中并构成本申请一部分的附图，示出了所公开的实施例，附图与以下描述一起用于解释所公开的实施例。
图1是本公开实施例提供的一种具有腔体的装置的横截面图；
图2A-2I是本公开实施例的一个对比示例在制造具有腔体的装置的工艺中所形成的结构的横截面图；
图3是本公开实施例提供的一种制造图1中装置的工艺的流程图；
图4A-4J是本公开实施例提供的在图3的工艺中所形成的结构的横截面图；
图5是本公开另一实施例提供的一种具有腔体的装置的横截面图；
图6是本公开实施例提供的一种制造图5的装置的工艺的流程图；
图7A-7D是本公开实施例提供的在图6的工艺中所形成的结构的横截面图。
具体实施方式
下面的文本结合附图中所示的具体实施例提供了本公开的详细描述。然而，这些实施例并不限制本公开。本公开的保护范围涵盖由本领域技术人员基于这些实施例对结构、方法或功能所做的改变。
为了便于呈现本公开中的附图，某些结构或部分的尺寸可以相对于其他结构或部分被放大。因此，本公开中的附图仅用于说明本公开主题的基本结构。除非另有表示，否则不同附图中的相同数字表示相同或相似的元件。
此外，文本中指示相对空间位置的术语，例如“顶部”、“底部”、“之上”、“之下”、“上方”、“下方”等，用于描述在附图中描绘的元件或特征与其中的另一元件或特征之间的关系的解释目的。指示相对空间位置的术语可以指在使用或操作装置时与附图中描绘的位置不同的位置。例如，如果图中所示的装置被翻转，被描述为位于另一个单元或特征的“下方”或“下面”的单元将位于另一个单元或特征的“上方”。因此，说明性术语“下方”可以包括上面和下面的位置。装置可以以其他方式定向(例如，旋转90度或面向另一个方向)，并且出现在文本中并且与空间相关的描述性术语应该相应地被解释。当一个组件或层被称为在另一个零件或层“之上”或“连接到”另一个零件或层时，它可以直接在另一个零件或层之上或直接连接到另一个零件或层，或者可以存在中间元件或层。
用于制造具有腔体的装置的常规方法可以包括：在第一衬底(装置晶圆)沉积介电层；通过化学机械抛光(chemical mechanical polishing，CMP)，平坦化介电层；通过刻蚀空间，移除介电层的一部分用于形成腔体，以及通过介电层键合第一衬底与第二衬底(帽晶圆)，以形成腔体。在介电层上进行CMP工艺，制备介电层的表面，以适合与第二衬底键合。然而，CMP工艺可能导致靠近腔体空间的介电层表面的一部分产生倾斜，并且倾斜表面可能不会键合至第二衬底。因此，有效键合面积将减小，并且键合强度可能会受到显著影响，这对装置的可靠性会产生负面影响。
本公开实施例提供了一种用于制造具有腔体的装置的改进方法，其通过CMP工艺不会形成倾斜表面，从而有效地提高了第一衬底和第二衬底之间的键合强度。根据本公开的一个实施例，该制造方法包括：在形成有装置结构的第一衬底沉积第一介电层；通过CMP平坦化第一介电层；通过刻蚀移除第一介电层的一部分以形成腔体空间；沉积薄的第二介电层以覆盖第一介电层的表面和装置结构的表面；利用微物理刻蚀工艺以移除第二介电层的一部分，从而激活第二介电层的表面，然后将第二衬底键合至第二介电层。根据本公开实施例的制造方法可以避免“倾斜表面”的问题，以确保第二介电层的贴合和键合，而不降低第二衬底的键合面积和键合强度。
一些装置可能需要更大的腔体或富陷阱层来帮助提高装置性能。因此，在本公开的一些实施例中，添加富陷阱层，或者在第二衬底中形成凹槽以增加腔体的体积。
图1是本公开实施例的具有腔体500的装置1000的横截面图。
如图1所示，装置1000包括：装置晶圆100、第一介电层110、第二介电层120、第二衬底200(也称为“帽晶圆”)、富陷阱层210和缓冲层220，装置晶圆100包括：第一衬底101和设置于第一衬底101的装置结构300。
装置结构300可以包括半导体装置或微机电系统(microelectromechanicalsystem，MEMS)装置的至少一部分。例如，装置结构300可以包括薄膜体声学谐振器(filmbulk acoustic resonator，FBAR)谐振器或滤波器、MEMS麦克风、压力传感器、加速度传感器和压电微加工超声波换能器(piezoelectric micromachined ultrasonic transducer，PMUT)，或者具有腔体结构的其他装置中至少一个的至少一部分。
第一介电层110设置在位于装置结构300两端的第一衬底101。第一介电层110与装置结构300的两端分离预定距离。第一介电层110形成腔体500的侧壁。
第二介电层120覆盖第一介电层110的顶面和侧面、装置结构300的顶面和侧面、以及装置结构300和第一介电层110之间的第一衬底101的顶面的一部分。
富陷阱层210设置于第二衬底200下方。缓冲层220设置于富陷阱层210下方。第二衬底200通过缓冲层220键合至设置于装置晶圆100的第二介电层120，以形成腔体500。
图2A-2I是本公开实施例的一个对比示例在制造具有腔体的装置的工艺中所形成的结构的横截面图。
如图2A所示，在步骤S0中，获取装置晶圆100。装置晶圆100包括：第一衬底101和形成在第一衬底101的装置结构300。装置结构300可以包括具有准备制造出腔体的装置的至少一部分。例如，该装置可以是半导体装置或微机电系统装置，其可以包括薄膜体声谐振器或滤波器、微机电系统麦克风、压力传感器、加速度传感器和压电微加工超声波换能器或具有腔体结构的其他装置中的至少一种。
如图2B所示，在步骤S1中，在装置晶圆100沉积第一介电层110。第一介电层110可以由硅、氧化硅、氮化硅、氮化铝、氧氮化硅或其他材料，或者以上材料中的两种及或两种以上材料的组合叠层形成。
如图2C所示，在步骤S2中，通过例如化学机械抛光(chemical mechanicalpolishing，CMP)工艺平坦化第一介电层110的顶面。因此，第一介电层110的顶面平行于第一衬底101的顶面。如图2D所示，在步骤S3中，进行光刻工艺。
具体地，首先，在图2C的结构上涂覆光刻胶层400。利用具有特定图案的掩模(未示出)将光刻胶层400暴露于光线，并且通过溶剂显影暴露的光刻胶层，从而将掩模的图案转移至光刻胶层400。光刻胶层400暴露了需要移除的第一介电层110的一部分。如图2E所示，在步骤S4中，通过使用光刻胶层400作为刻蚀掩模，刻蚀第一介电层110，以暴露装置结构300的至少一部分和第一衬底101的一部分，从而形成用于形成腔体500的空间(以下称为“腔体空间500”)。
如图2F所示，在步骤S5中，移除光刻胶层400，并清除剩余的结构。此时，第一介电层110的表面经历了诸如光刻、刻蚀和清除等一系列工艺，因此第一介电层110的表面性质发生变化。例如，第一介电层110的表面不再具有丰富的不饱和键，或者第一介电层110的表面在一系列工艺中被有机分子“污染”。因此，第一介电层110的表面不再具有与刚刚完成CMP时相同的键合活性。如果具有这种表面的第一介电层110直接键合至第二衬底200，则第一介电层110可能不能有效地键合至第二衬底200，亦或至少键合强度可能较弱。
为了解决上述问题，如图2G所示，在步骤S6中，对第一介电层110的表面进行轻微的CMP处理，以移除第一介电层110的表面层中不适合键合的部分，从而恢复第一介电层110的表面的键合活性。此时，由于腔体空间500的存在，CMP工艺可能导致第一介电层110的靠近腔体500的表面的一部分倾斜以形成倾斜表面110a。如图2H和图2I所示，在步骤S7中，第二衬底200经由第一介电层110键合至装置晶圆100。
此时，倾斜表面110a可能没有与第二衬底200键合，从而减小了有效键合面积，削弱了键合强度，并导致装置可靠性问题。图3是根据本公开实施例的制造图1的装置1000的工艺1100的流程图。
图4A-4J是本公开实施例的在工艺1100中形成的结构的横截面图。
如图4A所示，在步骤S100中，获取装置晶圆100。装置晶圆100包括：第一衬底101和形成在第一衬底101的装置结构300。装置结构300可以包括具有准备制造出腔体的装置的至少一部分。例如，该装置可以是半导体装置或微机电系统(microelectromechanicalsystem，MEMS)装置，其可以包括薄膜体声谐振器(film bulk acoustic resonator，FBAR)谐振器或滤波器、MEMS麦克风、压力传感器、加速度传感器和压电微加工超声波换能器(piezoelectric micromachined ultrasonic transducer，PMUT)或具有腔体结构的其他装置中的至少一种。
如图4B所示，在步骤S101中，在装置晶圆100沉积第一介电层110。第一介电层110可以由硅、氧化硅、氮化硅、氮化铝、氧氮化硅或其他材料，或者以上材料中的两种及或两种以上材料的组合叠层形成。
如图4C所示，在步骤S2中，通过例如化学机械抛光(chemical mechanicalpolishing，CMP)工艺平坦化第一介电层110的顶面。因此，第一介电层110的顶面平行于第一衬底101的顶面。如图4D所示，在步骤S103中，进行光刻工艺，并且刻蚀第一介电层110以暴露装置结构300的至少一部分和第一衬底101的一部分，从而形成用于形成腔体500的空间(以下称为“腔体空间500”)。
步骤S103与上述步骤S3、S4和S5类似，因此不再重复对步骤S103的详细说明。如图4E所示，在步骤S104中，在图4D的结构上沉积第二介电层120。
第二介电层120覆盖第一介电层110的顶面和侧面，以及装置结构300的顶面和侧面。第二介电层120是厚度在约10nm至约100nm之间的薄层。第二介电层120可以由硅、氧化硅、氮化硅、氮化铝、氧氮化硅或其他材料，或者以上材料中的两种及或两种以上材料的组合叠层形成。第二介电层120用作装置结构300表面上的保护层，以防止装置结构300的表面在后续工艺中被损坏。第二介电层120的材料可以与第一介电层110的表面层的材料相同。在本公开实施例中，第一介电层110的表面不进行CMP工艺处理。因此，第一介电层110的表面不会被CMP工艺损坏以形成倾斜表面，例如图2G中所示的倾斜表面110a。因此，第一介电层110的整个顶面平行于第一衬底101的表面，并且覆盖第一介电层110表面的第二介电层120的整个表面也平行于第一衬底101的表面。如图4F所示，在步骤S105中，对第二介电层120的表面进行表面处理工艺，以激活第二介电层120的表面以进行键合。
表面处理工艺可以是微物理刻蚀工艺，其可以包括空气等离子体刻蚀、离子束刻蚀(ion beam etching，IBE)和快速原子束(fast atom beam，FAB)刻蚀或任何其他物理冲击工艺中的至少一种。表面处理工艺移除第二介电层120的表面部分，使得第二介电层120表面上的材料的分子键的至少一部分被断开，以利于后续的键合工艺。此时，第二介电层120的表面没有通过CMP工艺处理，因此第二介电层120的表面靠近腔体空间500的边界的部分将不会倾斜。因此，第二介电层120的整个顶面平行于第一衬底101的表面。因此，在键合第二衬底200的后续键合工艺期间，第二介电层120的整个顶面可以有效地键合至第二衬底200，与图2A至图2I所应对描述的工艺相比，增加了键合表面积和键合强度。
如图4G所示，在步骤S106中，获取第二衬底(帽晶圆)200，并于第二衬底200形成富陷阱层210。第二衬底200可以由单晶硅材料形成。富陷阱层210可以由多晶硅、非晶硅、氮化硅、氮化铝、或氮化镓，或者以上材料中的两种及或两种以上材料的组合叠层形成。
如图4H所示，在步骤S107中，在富陷阱层210上形成缓冲层220，并且通过使用例如CMP表面抛光工艺来抛光缓冲层220的表面，以形成适于键合的材料表面。缓冲层220可以由氧化硅或氮化硅形成。如图4I和图4J所示，在步骤S108中，第二衬底200上的缓冲层220和装置晶圆100上的第二介电层120被贴合并键合，以形成腔体500。
图5是本公开实施例的具有腔体600的装置2000的横截面图。图5的装置2000类似于图1的装置1000，不同在于，与形成在装置晶圆100上的腔体空间500垂直对齐的，第二衬底200、富陷阱层210和缓冲层220的部分被移除，以形成凹槽200a。凹槽200a和腔体空间500共同形成腔体600。因此，装置2000中的腔体600的体积大于装置1000中的腔体500的体积。除了腔体600之外，装置2000的其他元件与装置1000的元件相同，因此不再重复这些部件的详细描述。图6是本公开实施例的制造图5的装置2000的工艺2100的流程图。
除了在步骤S107之后并步骤S108之前进行附加步骤S150和S151之外，工艺2100类似于图3的工艺1100。因此，下面提供步骤S150和S151的详细描述，并且不再重复其他步骤的详细描述。图7A-7D是本公开实施例的在工艺2100中的步骤S150、S151和S108中形成的结构的横截面图。
如图7A所示，在步骤S150中，在第二衬底200上形成富陷阱层210和缓冲层220之后，通过刻蚀缓冲层220、富陷阱层210和第二衬底200在第二衬底200上形成凹槽200a。凹槽200a的位置垂直地对应于形成在装置晶圆100上的腔体空间500。
在刻蚀和其他工艺之后，缓冲层220的表面可能不适合键合。因此，如图7B所示，在步骤S151中，对缓冲层220的表面进行表面处理工艺，以移除缓冲层220的一部分，从而破坏缓冲层220表面上材料的至少一部分分子键，以便于后续的键合工艺。表面处理工艺可以是微物理刻蚀工艺，其可以包括空气等离子体刻蚀、离子束刻蚀(ion beam etching，IBE)或快速原子束(fast atom beam，FAB)刻蚀和任何其他物理冲击工艺中的至少一种。如图7C和图7D所示，在步骤S108中，贴合并键合位于第二衬底200的缓冲层220和位于装置晶圆100的第二介电层120。
因此，形成在第二衬底200上的凹槽200a和形成在装置晶圆100上的腔体空间500共同形成腔体600。
通过考虑本公开的说明书和实践，本公开的其他实施例对于本领域技术人员来说将是显而易见的。说明书和实施例仅被认为是示例性的，本发明的真实范围和精神由附加的权利要求书确定。

Claims (17)

1.一种用于制造具有腔体的装置的方法，其特征在于，包括：
获取装置晶圆，其中，所述装置晶圆包括第一衬底和形成在所述第一衬底的装置结构；
在所述装置晶圆沉积第一介电层；
刻蚀所述第一介电层，以暴露所述装置结构和所述第一衬底的一部分；
在刻蚀之后，在所述装置晶圆和所述第一介电层沉积第二介电层；
对所述第二介电层的表面进行表面处理；
获取第二衬底；以及
键合所述第二衬底与位于所述装置晶圆的所述第二介电层，从而在所述第二衬底与所述装置晶圆之间形成所述腔体。
2.根据权利要求1所述的方法，其特征在于，
所述具有腔体的装置包括：半导体装置或微机电系统装置，以及
所述形成在所述第一衬底的装置结构包括：所述具有腔体的所述装置的至少一部分。
3.根据权利要求2所述的方法，其特征在于，所述半导体装置或所述微机电系统装置包括：薄膜体声学谐振器或滤波器、微机电系统麦克风、压力传感器、加速度传感器和压电微加工超声换能器中的至少一个。
4.根据权利要求1所述的方法，其特征在于，
所述第一介电层由硅、氧化硅、氮化硅、氮化铝或氧氮化硅形成；或者，
所述第一介电层由硅、氧化硅、氮化硅、氮化铝和氧氮化硅中的两种或两种以上材料的组合叠层形成。
5.根据权利要求1所述的方法，其特征在于，在刻蚀所述第一介电层之前，还包括：
利用化学机械抛光工艺，平坦化所述第一介电层的顶面。
6.根据权利要求1所述的方法，其特征在于，所述第二介电层的厚度在10nm至100nm的范围内。
7.根据权利要求1所述的方法，其特征在于，
所述第二介电层由硅、氧化硅、氮化硅、氮化铝或氧氮化硅形成；或者，
所述第二介电层由硅、氧化硅、氮化硅、氮化铝和氧氮化硅中的两种或两种以上材料的组合叠层形成。
8.根据权利要求1所述的方法，其特征在于，所述对第二介电层的表面进行表面处理，包括：
在所述第二介电层的表面进行微物理刻蚀以移除所述第二介电层的表面层。
9.根据权利要求8所述的方法，其特征在于，所述微物理刻蚀包括：空气等离子体刻蚀、离子束刻蚀和快速原子束刻蚀中的至少一种。
10.根据权利要求1所述的方法，其特征在于，所述第二衬底由单晶硅形成。
11.根据权利要求1所述的方法，其特征在于，在所述键合第二衬底与位于装置晶圆的第二介电层之前，所述方法还包括：
在所述第二衬底形成富陷阱层；以及
在所述富陷阱层沉积缓冲层。
12.根据权利要求11所述的方法，其特征在于，
所述富陷阱层由硅、氧化硅、氮化硅、氮化铝或氧氮化硅形成；或者，
所述富陷阱层由硅、氧化硅、氮化硅、氮化铝和氧氮化硅中的两种或两种以上材料的组合叠层形成。
13.根据权利要求11所述的方法，其特征在于，在沉积所述缓冲层之后，在键合所述第二衬底与所述第二介电层之前，所述方法还包括：
利用化学机械抛光工艺对所述缓冲层进行表面抛光处理。
14.根据权利要求11所述的方法，其特征在于，所述缓冲层由氧化硅或氮化硅形成。
15.根据权利要求11所述的方法，其特征在于，在沉积所述缓冲层之后，并在键合所述第二衬底与所述第二介电层之前，所述方法还包括：
通过刻蚀所述缓冲层、所述富陷阱层和所述第二衬底，在所述第二衬底形成凹槽；
在所述缓冲层的表面进行表面处理；其中，在键合所述第二衬底至所述第二介电层之后，所述凹槽是所述腔体的一部分。
16.根据权利要求15所述的方法，其特征在于，所述在所述缓冲层进行所述表面处理，包括：
在所述缓冲层的表面进行微物理刻蚀以移除所述缓冲层的表面层。
17.根据权利要求16所述的方法，其特征在于，所述微物理刻蚀包括：空气等离子体刻蚀、离子束刻蚀和快速原子束刻蚀中的至少一种。
CN202310283676.5A 2023-03-15 2023-03-15 用于制造具有腔体的装置的方法 Pending CN116239076A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202310283676.5A CN116239076A (zh) 2023-03-15 2023-03-15 用于制造具有腔体的装置的方法
US18/315,091 US11901193B2 (en) 2023-03-15 2023-05-10 Fabrication method of device with cavity

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310283676.5A CN116239076A (zh) 2023-03-15 2023-03-15 用于制造具有腔体的装置的方法

Publications (1)

Publication Number Publication Date
CN116239076A true CN116239076A (zh) 2023-06-09

Family

ID=86624254

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310283676.5A Pending CN116239076A (zh) 2023-03-15 2023-03-15 用于制造具有腔体的装置的方法

Country Status (2)

Country Link
US (1) US11901193B2 (zh)
CN (1) CN116239076A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116683881A (zh) * 2023-07-27 2023-09-01 深圳新声半导体有限公司 一种体声波谐振器的制备方法和封装方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6822326B2 (en) * 2002-09-25 2004-11-23 Ziptronix Wafer bonding hermetic encapsulation
US10556792B2 (en) * 2017-11-28 2020-02-11 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer level integrated MEMS device enabled by silicon pillar and smart cap

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116683881A (zh) * 2023-07-27 2023-09-01 深圳新声半导体有限公司 一种体声波谐振器的制备方法和封装方法

Also Published As

Publication number Publication date
US20230274945A1 (en) 2023-08-31
US11901193B2 (en) 2024-02-13

Similar Documents

Publication Publication Date Title
US10490728B2 (en) Fabrication methods for a piezoelectric micro-electromechanical system (MEMS)
US20200331750A1 (en) Methods of fabricating semiconductor structures including cavities filled with a sacrificial material
US20110215672A1 (en) Mems device
US8040020B2 (en) Encapsulated active transducer and method of fabricating the same
CN108886089B (zh) 使用融合结合法在CMOS基材上集成AlN超声换能器
WO2005060091A1 (ja) 圧電薄膜デバイスの製造方法および圧電薄膜デバイス
JP5111281B2 (ja) 圧電共振器およびその製造方法
US20230278073A1 (en) Semiconductor device with improved dielectric film structure and method of manufacturing same
WO2010029656A2 (en) Mems device and method for manufacturing the same
WO2004088840A1 (ja) 圧電薄膜デバイス及びその製造方法
CN116239076A (zh) 用于制造具有腔体的装置的方法
JP5202287B2 (ja) 圧電共振器
JP2013179405A (ja) 圧電デバイス、圧電デバイスの製造方法
US11706987B2 (en) Semiconductor device and method of forming a semiconductor device
US20230172068A1 (en) SEMICONDUCTOR SUBSTRATES, FABRICATION METHODS THEREOF and MICRO-ELECTRO-MECHANICAL SYSTEM (MEMS) DEVICES
CN113226978A (zh) 制造包括悬在腔之上的膜的器件的方法
JP6569850B2 (ja) Ｍｅｍｓ製造方法
JP2005020411A (ja) シリコンマイクの作製方法
JP2023035254A (ja) 圧電素子
US9147831B2 (en) Crystal unit and method for fabricating the same
TW202213824A (zh) 壓電微機械超聲波換能器及其製作方法
EP4017651B1 (en) Ultrasound transducer manufacturing method
TWI747362B (zh) 壓電微機械超聲波換能器及其製作方法
TWI858513B (zh) 積體晶片及其形成方法
JP2009226497A (ja) マイクロマシン装置及びマイクロマシン装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination