TW202213824A

TW202213824A - 壓電微機械超聲波換能器及其製作方法

Info

Publication number: TW202213824A
Application number: TW109133005A
Authority: TW
Inventors: 錢優; 瓊約瑟夫吉納德阿羅; 拉奇許庫瑪; 夏佳杰
Original assignee: 世界先進積體電路股份有限公司
Priority date: 2020-09-24
Filing date: 2020-09-24
Publication date: 2022-04-01
Also published as: TWI732688B

Abstract

一種壓電微機械超聲波換能器包括基底、阻擋結構、及多層結構，其中基底包括角部，且空腔被設置於基底中。阻擋結構接觸基底及空腔的角部。多層結構設置於空腔上方並附著阻擋結構，且多層結構包括接觸空腔的至少一通孔。

Description

壓電微機械超聲波換能器及其製作方法

本揭露涉及微機電系統(Micro Electro Mechanical System, MEMS)的技術領域，特別是涉及一種壓電微機械超聲波換能器(piezoelectric micromachined ultrasonic transducer, PMUT)及其製作方法。

在過去的幾十年裡，微機械超聲波換能器(Micro Machined Transducer, MUTs)受到了廣泛的研究，並成為各種消費電子產品的重要組成，例如是指紋感測器、鄰近(proximity)感測器和手勢感測器中的組成部件。一般來說，MUTs可以被分為兩大類，例如是電容式微機械超聲波換能器(CMUTs)和壓電微機械超聲波換能器(PMUTs)。對於典型的壓電微機械超聲波換能器而言，壓電微機械超聲波換能器包括由彈性材料、電極和壓電材料所構成的膜層，此膜層會被設置於作為聲波諧振器的空腔上，以提升壓電微機械超聲波換能器的聲學性能。在壓電微機械超聲波換能器運作的過程中，經由膜層的振動而產生的超聲波會從壓電微機械超聲波換能器而被傳遞至目標物，然後壓電微機械超聲波換能器可以偵測超聲波撞擊目標物後而產生的反射聲波。

通常，壓電微機械超聲波換能器會在膜層的彎曲共振頻率下運作，此彎曲共振頻率可透過選擇正確的材料、膜層的尺寸和厚度來決定。因此，個別壓電微機械超聲波換能器的共振頻率的良好匹配是正常運作的必要條件。對於習知的壓電微機械超聲波換能器而言，位於膜層下方的空腔可以透過蝕刻基底的背面而形成。此空腔可以穿透基底，使得鄰近於膜層的空腔開口可以被用來定義膜層的尺寸(或稱為直徑)。然而，由於設置於膜層下方的空腔是透過蝕刻基底的背面而形成，鄰近於基底的空腔開口尺寸在同一晶圓內的不同區域或是不同晶圓之間可能會產生相當大的變異，因而不可避免地導致了各壓電微機械超聲波換能器的共振頻率的變異。此外，上述藉由蝕刻基底的背面而形成空腔的方式亦相當耗時，此亦不利於壓電微機械超聲波換能器的量產。

因此，需要提供一種改良的壓電微機械超聲波換能器及其製作方法，使得壓電微機械超聲波換能器中的空腔尺寸及空腔上方的膜層尺寸可以被精確控制。

有鑒於此，為了提升壓電微機械超聲波換能器的空腔尺寸的均勻性，有必要提出一種改良的壓電微機械超聲波換能器及其製作方法。

根據本揭露的一實施例，揭露了一種壓電微機械超聲波換能器，包括基底、阻擋結構、及多層結構。基底包括角部，且空腔會被設置於基底中。阻擋結構會接觸基底的角部及空腔。多層結構會被設置於空腔上方，並接著至阻擋結構。多層結構包括接觸空腔的至少一通孔。

根據本揭露的另一實施例，揭露了一種壓電微機械超聲波換能器的製作方法，包括以下步驟。首先，提供基底，並且形成接觸基底的阻擋結構。然後，在基底和阻擋結構上形成多層結構。之後，形成穿透多層結構的至少一通孔。然後，經由通孔向基底提供蝕刻劑，以蝕刻部分的基底而形成空腔，其中阻擋結構直接接觸空腔。

根據本揭露的實施例，設置於基底正面的膜層會包括至少一通孔，此通孔允許蝕刻劑流經其中，且蝕刻劑會蝕刻膜層下方的基底。因此，可以藉由蝕刻基底的正面以形成空腔。此外，可以藉由設置於膜層下方的阻擋結構，以定義出在壓電微機械超聲波換能器操作期間可發生振動的膜層的尺寸。因此，可減少壓電微機械超聲波換能器的製造成本，並且有效地改善壓電微機械超聲波換能器的可靠度和電性。

本揭露提供了數個不同的實施例，可用於實現本揭露的不同特徵。為簡化說明起見，本揭露也同時描述了特定構件與設置的範例。提供這些實施例的目的僅在於示意，而非予以任何限制。舉例而言，下文中針對「第一特徵形成在第二特徵上或上方」的敘述，其可以是指「第一特徵與第二特徵直接接觸」，也可以是指「第一特徵與第二特徵間另存在有其他特徵」，致使第一特徵與第二特徵並不直接接觸。此外，本揭露中的各種實施例可能使用重複的參考符號和/或文字註記。使用這些重複的參考符號與註記是為了使敘述更簡潔和明確，而非用以指示不同的實施例及/或配置之間的關聯性。

另外，針對本揭露中所提及的空間相關的敘述詞彙，例如：「在...之下」，「低」，「下」，「上方」，「之上」，「下」，「頂」，「底」和類似詞彙時，為便於敘述，其用法均在於描述圖式中一個元件或特徵與另一個（或多個）元件或特徵的相對關係。除了圖式中所顯示的擺向外，這些空間相關詞彙也用來描述半導體裝置在使用中以及運作時的可能擺向。隨著半導體裝置的擺向的不同（旋轉90度或其它方位），用以描述其擺向的空間相關敘述亦應透過類似的方式予以解釋。

雖然本揭露使用第一、第二、第三等等用詞，以敘述種種元件、部件、區域、層、及/或區塊(section)，但應瞭解此等元件、部件、區域、層、及/或區塊不應被此等用詞所限制。此等用詞僅是用以區分某一元件、部件、區域、層、及/或區塊與另一個元件、部件、區域、層、及/或區塊，其本身並不意含及代表該元件有任何之前的序數，也不代表某一元件與另一元件的排列順序、或是製作方法上的順序。因此，在不背離本揭露之具體實施例之範疇下，下列所討論之第一元件、部件、區域、層、或區塊亦可以第二元件、部件、區域、層、或區塊之詞稱之。

本揭露中所提及的「約」或「實質上」之用語通常表示在一給定值或範圍的20%之內，較佳是10%之內，且更佳是5%之內，或3%之內，或2%之內，或1%之內，或0.5%之內。應注意的是，說明書中所提供的數量為大約的數量，亦即在沒有特定說明「約」或「實質上」的情況下，仍可隱含「約」或「實質上」之含義。

於下文製程/流程圖中所揭露的流程圖塊的特定順序或層次可以理解為示例性的說明。可以理解的是，根據不同設計偏好，此製程/流程圖中所揭露的流程圖塊的特定順序或層次可以被重新安排。此外，部分流程圖塊可以被合併或省略。隨附的方法請求項以示例的順序表示各流程圖塊中的要件，但此不代表此方法請求項被限定為此特定順序或層次。

雖然下文係藉由具體實施例以描述本揭露的發明，然而本揭露的發明原理亦可應用至其他的實施例。此外，為了不致使本揭露之精神晦澀難懂，特定的細節會被予以省略，該些被省略的細節係屬於所屬技術領域中包括通常知識者的知識範圍。

為了使本技術領域中具有通常知識者能夠實現本揭露，下文將描述製作壓電微機械超聲波換能器的方法。由於壓電微機械超聲波換能器可以透過標準的CMOS製程製作，因此在壓電微機械超聲波換能器的同一基底上也可以透過相同的CMOS製程製作相關的電子元件，如場效電晶體、放大器和積體電路。

第1圖為本揭露一實施例在基底中形成溝槽之後的結構的剖面示意圖。參照第1圖，提供基底102，基底102具有兩相對表面，例如第一表面104A及第二表面104B。基底102可以是半導體基底，例如結晶矽或AlN基底，且基底102的厚度可以為30~600μm。可以透過非等向性蝕刻，例如反應式離子蝕刻（reactive ion etching, RIE），以在基底102中形成溝槽106。各溝槽106可以是深溝槽，其深度102D為10~40μm（例如10μm、15μm、20μm、25μm、30μm、35μm或40μm），並且兩相鄰溝槽106之間的距離106L為500μm至3mm。因為各溝槽106的位置可以藉由光微影製程而被精確定義，所以可以在不偏離預定值的情況下，精確地控制各溝槽106之間的距離106L。

第2圖為本揭露一實施例在溝槽中沉積第一介電層之後的結構的剖面示意圖。可以將第一介電層108，組成例如是氧化矽（SiOx）、氮化矽（SiNx）、氮化鋁（AIN）、氧化鋁（A1 ₂0 ₃）、其他合適的介電材料、或上述的組合，沉積在基底102上並填滿溝槽106。根據本揭露的一實施例，第一介電層108的組成不同於基底102的組成。

第3圖為本揭露一實施例在形成凹槽以暴露溝槽中的介電層之後的結構的剖面示意圖。參照第3圖，可以施行光微影和蝕刻製程，以去除部分的第一介電層108的和部分的基底102。當完成光微影和蝕刻製程時，凹槽110可以被形於溝槽106的外側，使得原本位於溝槽106內的第一介電層108可以被暴露出。此外，基底102的突出部112可以被形成在兩相對的凹槽110之間。暴露出於各凹槽110的基底102的頂面110A可低於基底102的突出部112的頂面112A。

第4圖為本揭露一實施例在第一介電層上沉積第二介電層之後的結構的剖面示意圖。在第3圖所示的製程之後，第二介電層114可以沉積在第一介電層108上且填入凹槽110中。其中，第二介電層114的組成可以是氧化矽（SiO _x）、氮化矽（SiN _x）、氮化鋁（AIN）、氧化鋁（A1 ₂0 ₃）、其他合適的介電材料、或上述的組合。根據本揭露的一實施例，第二介電層114的組成可以和第一介電層108的組成相同。此外，位於溝槽106外側的第二介電層114的頂面114A可切齊或高於突出部112的頂面112A。

第5圖為本揭露一實施例在平坦化設置於基底上的第一介電層和第二介電層之後的結構的剖面示意圖。參照第5圖，可以施行平坦化製程，例如化學機械研磨（CMP）製程，以平坦化突出部112、第一介電層108、及第二介電層114的頂面。當完成平坦化製程時，第一介電層108的高度108H可高於第二介電層114的高度114H。此外，第一介電層108可作為阻擋結構116，用以定義在後續製程中形成的空腔的位置。

第6圖為本揭露一實施例在基底上形成多層結構之後的剖面示意圖。參照第6圖，可以在基底102和第一介電層108上沉積可選的晶種層127、底部電極122、壓電層124、壓電層128、頂部電極126、及鈍化層129，以構成設置於基底102上的多層結構120。壓電層128可以由壓電材料所組成，例如氮化鋁（AlN）、摻雜鈧的氮化鋁（AlScN）、鋯鈦酸鉛（lead zirconate titanate, PZT），氧化鋅（ZnO）、聚偏二氟乙烯（polyvinylidene fluoride, PVDF）、或鈮鎂酸鉛-鈦酸鉛（lead mangnesium niobate-lead titanate, PMN-PT），但不限於此。根據本揭露的一實施例，當壓電層128和壓電層124以相同的沉積製程形成時，壓電層128和壓電層124可以具有相同的組成，但不限於此。可選的晶種層127，例如SiO ₂、SiON、AlN、或AlScN可以設置於底部電極122和基底102之間。晶種層127的表面紋理可以影響沉積在其上的各層的結晶性。底部電極122和頂部電極126可以是由鉬（Mo），鈦（Ti），鋁（Al）、或鉑（Pt）所組成的相同或相異的材料。壓電層124可以是由壓電材料所組成，例如AlN、AlScN、PZT、ZnO、PVDF、PMN-PT所組成，但不限於此。鈍化層129可以用於鈍化和/或保護下方的壓電層124、128及頂部電極126，並且可以由絕緣材料或壓電材料所組成。根據本揭露的一些實施例，鈍化層129可以由SiO ₂、SiON、AlN、AlScN、PZT、ZnO、PVDF、PMN-PT所組成，但不限於此。

此外，至少一導電墊132會被形成於壓電層128中，並電連接至底部導電層122和頂部導電層126。在形成多層結構120之後，具有高度130H的至少一通孔130，例如通孔130a和通孔130b，可以被形成於多層結構120中，以從通孔130的底部暴露出突出部112的頂面112A。根據本揭露的實施例，阻擋結構116的高度會大於通孔130的平均高度的1/2，例如是通孔130的平均高度的兩倍以上。

根據第6圖所示的結構，雖然各通孔130似乎為彼此分離，然而一些通孔130之間可以彼此連接，從而在俯視觀察之下，通孔130可構成連續的圖案，例如環形槽、多邊形槽、或弧形槽。第7圖是在多層結構中具有多個通孔的結構的俯視示意圖，其中，第6圖是沿著第5圖中的切線A-A’所繪示的示意圖。參照第7圖，通孔130包括設置於中央的圓形通孔130a和圍繞圓形通孔130a的環形通孔130b。此外，第6圖所示的阻擋結構116可以是沿著環形通孔130b的圓周而設置的連續結構。

各通孔130的形狀不限於第7圖所示的通孔形狀。舉例而言，如第8圖（a）所示，通孔130包括設置於中央的圓形通孔130a和圍繞圓形通孔130a而設置的多個分離的弧形通孔130b。此外，參照第8圖（b），所有通孔130均為圓形通孔130a、130b，隨機或有序分佈於多層結構120中。

第9圖為本揭露一實施例在基底中形成空腔之後的結構的剖面示意圖。參照第9圖，可以透過蝕刻基底102的正面以形成具有預定直徑150L的空腔150。蝕刻製程可以包括以下步驟：經由通孔130向基底102提供蝕刻劑，直到空腔的底面150A被蝕刻達到深度為5~35μm的特定深度150H，例如5μm、10μm、15μm、20μm、25μm、30μm、或35μm，但不限於此。根據本揭露的一實施例，當阻擋結構116為氧化矽且基底102為矽時，蝕刻劑可以是六氟化硫（SF ₆）。在蝕刻過程中，由於基底102對於阻擋結構116和多層結構120中的晶種層127的蝕刻選擇比大於10，因此只有直接接觸蝕刻劑且不受阻擋結構116保護的基底102會被蝕刻。換句話說，在於基底102中形成空腔150的步驟期間，蝕刻劑可以被限制在由阻擋結構116所定義出的區域中。根據本揭露的一實施例，阻擋結構116的內側壁會與空腔150的側壁重合。此外，空腔150的底面150A會高於阻擋結構116的底面，使得阻擋結構116的下部可以保持埋設於基底102中。又，在形成空腔150之後，基底102的至少一角部104C會鄰近多層結構120的底面，且基底102的角部104C可以直接接觸阻擋結構116。根據本揭露的一實施例，阻擋結構116的頂面會高於基底102的角部104C的最高點。

第10圖為本揭露一實施例在將介電層填充至通孔中之後的結構的剖面示意圖。參照第10圖，可以在多層結構上形成具有所需彈性的介電層136（或稱為彈性層）且填充至通孔130中，以便機械性地支撐多層結構並調整相應PMUT的諧振頻率。因此，可獲得至少包含底部電極122、壓電層124、頂部電極126、及介電層136的膜層138。由於各通孔130的直徑或尺寸足夠小（例如10~300nm），所以在沉積形成介電層136的過程中，各通孔130的上部可以很容易地就被介電層136阻擋或密封。因此，介電層136不會被沉積在空腔150中。此外，介電層136可以作為覆蓋部分導電墊132的保護層。可以進一步在介電層136中形成接觸洞140，以暴露出部分的導電墊132。額外的導電跡線（未繪示）可以電連接至導電墊132，以便將電訊號傳輸到膜層138中或從膜層138傳輸出去。應注意的是，根據本揭露的一實施例，由於設置於介電層136下方的堆疊層的厚度或彈性遠小於介電層136的厚度或彈性，因此膜層138的機械行為主要由膜層138中的介電層136所主導。

在PMUT的操作期間，當聲波在膜層138上施加聲壓時或當外部電訊號施加到膜層138上時，懸掛在空腔150上的膜層138可以發生振動。藉由設置阻擋結構116，可以精確地定義懸掛在空腔150上的膜層138的尺寸和位置，並且可以經由蝕刻基底102的正面以形成空腔150。因此，可以提昇各PUMT的諧振頻率的均勻性，並且可降低形成空腔所需耗費的時間。

根據本揭露的一些實施例，其他電子部件，例如導電墊或矽穿孔（through silicon via, TSV），也可以被形成於基底102上或基底102中。第11圖為本揭露一實施例矽穿孔位於基底中的結構的剖面示意圖。參照第11圖，可以形成穿透基底102的矽穿孔160，使得矽穿孔160的兩端可以分別從基底102的第一表面104a和第二表面104b被暴露出。此外，在基底102上設置有兩個導電墊132。導電墊132中的一者可以電連接至PMUT的電極，而導電墊132中的另一者可以部分形成在第二介電層中並且電連接至矽穿孔160。

根據本揭露的另一實施例，可以在第10圖所示的基底102的背面上施行額外的光微影和蝕刻製程，以在空腔150下方形成另一個空腔。第12圖為本揭露一實施例的矽穿孔位於基底中的結構的剖面示意圖。參照第12圖，可以藉由蝕刻基底102的背面，以進一步在空腔150下方形成另一個空腔152。可以根據空腔150的形狀以設計空腔152的形狀。然而，空腔152的直徑152L可以略小於空腔150的直徑150L。舉例而言，從俯視的角度觀察時，空腔150可以是直徑為1mm的圓形，而空腔152也可以是圓形，但直徑相對較小，例如0.8mm。

阻擋結構的製作方法不限於上述實施例。根據本揭露的一些實施例，也可以透過施行第13圖及第14圖所示的製程以製作阻擋結構。

第13圖為本揭露一實施例的介電層具有至少一通孔的結構的剖面示意圖。參照第13圖，可以透過第1圖至第6圖所示的製程以製作第13圖所示的結構。然而，在第13圖所示的實施例中，第一介電層108不僅會被填充至溝槽106中，其亦會被設置於多層結構120和基底102之間。因此，可以藉由設置第一介電層108使得多層結構120的整體分離於基底102。此外，至少一通孔130可以延伸至第一介電層108中，以暴露出基底102的部分表面。

第14圖為本揭露一實施例在基底中形成空腔之後的結構的剖面示意圖。參照第14圖，可採用類似於第9圖的實施例的製程，施行蝕刻製程，以在基底102中形成空腔150。然而，根據第14圖所示的實施例，蝕刻劑不僅可蝕刻基底102，其亦可蝕刻設置於多層結構120下方的第一介電層108。因此，當完成蝕刻製程時，可以完全去除空腔150上方的第一介電層108，從而暴露出位於空腔150上方的多層結構150的底面。此外，當完成蝕刻製程時，阻擋結構116的上部側壁108A可以未對準(misalign)於阻擋結構116的下部側壁108B，但不限於此。

第15圖至第17圖繪示了本揭露一實施例的包括PMUT的元件的製作方法。參照第15圖，可以提供具有突出部112的基底102。基底102可以是半導體基底，例如結晶矽或AlN基底，且基底102的厚度可為30~600μm。可以在基底102上沉積介電層208，例如是氧化矽（SiO _x）、氮化矽（SiN _x）、氮化鋁（AIN）、氧化鋁（A1 ₂0 ₃）、其他合適的介電材料、或上述組合，以圍繞突出部112。可以藉由使用CMP製程，以使介電層208的頂面齊平於突出部112的頂面，但不限於此。介電層208的厚度（或高度208H）會被設定於3~15μm的範圍內，例如3μm、5μm、9μm、11μm、13μm、或15μm，但不限於此。

參照第16圖，可透過類似於第6圖所示的製程來製造第16圖所示的結構。然而，在第16圖中，沒有溝槽會被形成在基底102中。在後續的蝕刻製程中，設置於基底102上的介電層208可以做為抵擋蝕刻的阻擋結構216。此外，阻擋結構216的高度208H會大於通孔130的平均高度130H的一半。

參照第17圖，可以透過類似如第9圖所示的製程以製作第17圖中所示的結構。根據第17圖所示的實施例，蝕刻劑不僅可蝕刻阻擋結構216之間的基底102，亦可蝕刻阻擋結構216下方的基底102。此外，可以在基底102中形成具有不同直徑的兩個空腔（下部空腔250及上部空腔252）。舉例而言，下部空腔250的最大直徑250L可大於上部空腔252的最大直徑252L。此外，阻擋結構216的側壁可以和上部空腔252的側壁重合。而且，當從俯視的角度觀察時，下部空腔250的形狀可以對應於上部空腔252的形狀而被形成。舉例而言，當上部空腔252的俯視輪廓為直徑為1mm的圓形的情況時，下部空腔250的俯視輪廓亦可以呈現圓形，但是具有相對較大的直徑，例如1.2mm。因為阻擋結構216的厚度（或高度208H）會被設定於3~15μm的範圍內，所以即使部分的阻擋結構216未被基底102支撐，阻擋結構216仍可保有足夠的剛性。因此，在PMUT的操作期間，阻擋結構216不會變形或振動，並且可用於精確地定義設置於下部空腔250及上部空腔252上方的膜層的尺寸。

根據本揭露的實施例，設置於基底的正面的多層結構包括至少一通孔，此通孔允許蝕刻劑流經其中，並蝕刻膜層下方的基底。因此，可以經由蝕刻基底的正面以形成空腔。此外，設置於多層結構下方的阻擋結構可用於定義在PMUT操作期間可發生振動的膜層的尺寸。因此，可降低PMUT的製造成本，並且有效地提昇PMUT的可靠度和電性。以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

102:基底 102D:深度 104A:第一表面 104B:第二表面 104C:角部 106:溝槽 106L:距離 108:第一介電層 108A:上部側壁 108B:下部側壁 108H:高度 110:凹槽 110A:頂面 112:突出部 112A:頂面 114:第二介電層 114H:高度 116:阻擋結構 120:多層結構 122:底部電極 124:壓電層 126:頂部電極 127:晶種層 128:壓電層 129:鈍化層 130:通孔 130a:通孔 130b:通孔 130H:高度 132:導電墊 136:介電層 138:膜層 140:接觸洞 150:空腔 150A:底面 150H:深度 150L:直徑 152:空腔 152L:直徑 160:矽穿孔 208:介電層 208H:高度 216:阻擋結構 250:下部空腔 252:上部空腔

為了使下文更容易被理解，在閱讀本揭露時可同時參考圖式及其詳細文字說明。透過本文中之具體實施例並參考相對應的圖式，俾以詳細解說本揭露之具體實施例，並用以闡述本揭露之具體實施例之作用原理。此外，為了清楚起見，圖式中的各特徵可能未按照實際的比例繪製，因此某些圖式中的部分特徵的尺寸可能被刻意放大或縮小。第1圖為本揭露一實施例在基底中形成溝槽後的結構的剖面示意圖。第2圖為本揭露一實施例在溝槽中沉積第一介電層後的結構的剖面示意圖。第3圖為本揭露一實施例在形成凹槽以暴露出溝槽中的第一介電層後的結構的剖面示意圖。第4圖為本揭露一實施例在第一介電層上沉積第二介電層後的結構的剖面示意圖。第5圖為本揭露一實施例在平坦化設置於基底上的第一介電層及第二介電層後的結構的剖面示意圖。第6圖為本揭露一實施例在基底上形成多層結構後的結構的剖面示意圖。第7圖為本揭露一實施例的多個通孔位於多層結構中的結構的俯視示意圖。第8圖為本揭露一實施例的多個通孔位於多層結構中的結構的俯視示意圖。第9圖為本揭露一實施例在基底中形成空腔後的結構的剖面示意圖。第10圖為本揭露一實施例將介電層填充至通孔後的結構的剖面示意圖。第11圖為本揭露一實施例的矽穿孔位於基底中的結構的剖面示意圖。第12圖為本揭露一實施例的具有穿透基底的空腔的結構的剖面示意圖。第13圖為本揭露一實施例的介電層包括至少一通孔的結構的剖面示意圖。第14圖為本揭露一實施例在基底中形成空腔後的結構的剖面示意圖。第15圖至第17圖為本揭露一實施例的包括PMUT的元件的製作方法。

102:基底

104C:角部

108:第一介電層

108H:高度

110:凹槽

114:第二介電層

116:阻擋結構

122:底部電極

124:壓電層

126:頂部電極

127:晶種層

128:壓電層

129:鈍化層

130:通孔

130a:通孔

130b:通孔

130H:高度

132:導電墊

136:介電層

138:膜層

140:接觸洞

150:空腔

150A:底面

150H:深度

150L:直徑

Claims

一種壓電微機械超聲波換能器（PMUT），包括：一基底，包括一角部；一空腔，設置於該基底內；一阻擋結構，接觸該基底的該角部及該空腔；以及一多層結構，設置於該空腔上方並附著該阻擋結構，其中，該多層結構包括接觸該空腔的至少一通孔。
如請求項1所述的壓電微機械超聲波換能器，其中，該阻擋結構的高度大於該至少一通孔的1/2高度。
如請求項1所述的壓電微機械超聲波換能器，其中，該多層結構包括至少二電極和一壓電層，該壓電層設置於該些電極之間。
如請求項1所述的壓電微機械超聲波換能器，另包括一介電層，設置於該多層結構上且填充至該至少一通孔的一上部。
如請求項1所述的壓電微機械超聲波換能器，其中，該基底的材質相異於該阻擋結構的材質，並且當使用氣態氫氟酸作為蝕刻劑時，該蝕刻劑對於該基底和該阻擋結構的蝕刻選擇比大於10。
如請求項5所述的壓電微機械超聲波換能器，其中，該基底為結晶矽所組成，且該阻擋結構為氧化矽所組成。
如請求項1所述的壓電微機械超聲波換能器，其中，該阻擋結構的一下部埋設於該基底中。
如請求項1所述的壓電微機械超聲波換能器，其中，該空腔的一底面高於該阻擋結構的一底面。
如請求項1所述的壓電微機械超聲波換能器，其中，該阻擋結構的一側壁重合於該空腔的一側壁。
如請求項1所述的壓電微機械超聲波換能器，另包括一介電層，設置於該基底和該多層結構之間的，其中該介電層及該阻擋結構具有相同的組成。
如請求項1所述的壓電微機械超聲波換能器，另包括另一空腔，設置於該空腔下方並直接接觸該空腔，其中該另一個空腔的直徑小於該空腔的直徑。
如請求項1所述的壓電微機械超聲波換能器，其中，該阻擋結構的一上部側壁未切齊於該阻擋結構的一下部側壁。
如請求項1所述的壓電微機械超聲波換能器，其中，該阻擋結構係被延伸以覆蓋該基底的一頂面。
如請求項1所述的壓電微機械超聲波換能器，其中，該空腔的一部分位於該阻擋結構之下。
如請求項1所述的壓電微機械超聲波換能器，另包括另一空腔，設置於該空腔的上方，其中，該阻擋結構的一側壁重合於該另一空腔的一側壁。
一種壓電微機械超聲波換能器的製作方法，包括：提供一基底；形成一阻擋結構，該阻擋結構接觸該基底；形成一多層結構，該多層結構設置於該基底和該阻擋結構上；形成至少一通孔，該至少一通孔穿透該多層結構；以及經由該至少一通孔對該基底提供一蝕刻劑，以蝕刻該基底的一部分而形成一空腔，其中該阻擋結構直接接觸該空腔。
如請求項16所述的壓電微機械超聲波換能器的製作方法，其中形成接觸該基底的該阻擋結構的步驟包括：形成二溝槽於該基底中；將一第一介電層填滿該些溝槽；蝕刻該基底，以暴露出各該溝槽中的該第一介電層；形成一第二介電層，該第二介電層位於該第一介電層及該基底上；以及平坦化該第一介電層及該第二介電層，直至該第一介電層及該第二介電層的頂面切齊該基底的一頂面。
如請求項16所述的壓電微機械超聲波換能器的製作方法，另包括：形成一介電層於該基底上，以填滿複數個溝槽；形成一多層結構，該多層結構設置於該基底和該介電層上；形成至少一通孔，該至少一通孔穿透設置於該基底上的該多層結構及該介電層；以及在蝕刻該基底的該部分而形成該空腔的步驟中，移除該空腔上方的該介電層。
如請求項16所述的壓電微機械超聲波換能器的製作方法，其中，在蝕刻該基底的該部分而形成該空腔的步驟中，該阻擋結構的一底面會從該空腔被暴露出。