CN116229899A - 像素电路及其驱动方法、显示面板和显示装置 - Google Patents

像素电路及其驱动方法、显示面板和显示装置 Download PDF

Info

Publication number
CN116229899A
CN116229899A CN202211707119.3A CN202211707119A CN116229899A CN 116229899 A CN116229899 A CN 116229899A CN 202211707119 A CN202211707119 A CN 202211707119A CN 116229899 A CN116229899 A CN 116229899A
Authority
CN
China
Prior art keywords
transistor
module
pole
driving transistor
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211707119.3A
Other languages
English (en)
Inventor
鲁建军
盖翠丽
郭恩卿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yungu Guan Technology Co Ltd
Original Assignee
Yungu Guan Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yungu Guan Technology Co Ltd filed Critical Yungu Guan Technology Co Ltd
Priority to CN202211707119.3A priority Critical patent/CN116229899A/zh
Publication of CN116229899A publication Critical patent/CN116229899A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本申请涉及一种像素电路及其驱动方法、显示面板和显示装置。该像素电路包括：驱动晶体管；发光控制模块，分别与驱动晶体管的第一极和第二极连接，用于响应发光控制信号，使驱动晶体管形成驱动电流通路；阈值补偿模块，阈值补偿模块的控制端用于接收第一扫描信号，阈值补偿模块的第一端与驱动晶体管的第二极连接，阈值补偿模块的第二端与驱动晶体管的栅极连接；耦合模块，耦合模块的第一端用于接收第二扫描信号，耦合模块的第二端与驱动晶体管的目标极连接，用于响应第二扫描信号，使驱动晶体管的目标极的电位发生耦合变化，其中，目标极为驱动晶体管的第一极和第二极中的一个。该像素电路可以改善显示面板在高低频切换时会产生闪烁的问题。

Description

像素电路及其驱动方法、显示面板和显示装置
技术领域
本申请涉及显示技术领域，特别是涉及一种像素电路及其驱动方法、显示面板和显示装置。
背景技术
主动式矩阵有机发光二极体显示装置是通过电流驱动的方式来发光，因此TFT器件特性会直接影响显示装置的灰阶亮度差异，当不同子像素的TFT器件特性差异太大时，容易导致画质不均匀，例如产生mura(即显示器亮度不均匀，造成各种痕迹)现象。
针对上述问题，在现有的显示装置中，可以通过对像素电路的阈值电压Vth进行内部补偿来提高整个显示画面的亮度均匀性。但是，在高低频切换时，高频与低频两种不同频率下，驱动晶体管所受应力(stress)存在差异，造成驱动晶体管特性差异，相同数据电压下的驱动电流有差异，使得显示面板在高低频切换时产生闪烁。
发明内容
基于此，有必要针对上述技术问题，提供一种能够改善显示面板在高低频切换时产生闪烁的问题的像素电路及其驱动方法、显示面板、显示装置。
第一方面，本申请提供了一种像素电路，包括：
驱动晶体管，用于向发光器件提供驱动电流；
发光控制模块，分别与所述驱动晶体管的第一极和第二极连接，用于响应发光控制信号，使所述驱动晶体管形成驱动电流通路；
阈值补偿模块，所述阈值补偿模块的控制端用于接收第一扫描信号，所述阈值补偿模块的第一端与所述驱动晶体管的第二极连接，所述阈值补偿模块的第二端与所述驱动晶体管的栅极连接；
耦合模块，所述耦合模块的第一端用于接收第二扫描信号，所述耦合模块的第二端与所述驱动晶体管的目标极连接，用于响应所述第二扫描信号，使所述驱动晶体管的目标极的电位发生耦合变化，以提高所述驱动晶体管的目标极的电位，其中，所述目标极为所述驱动晶体管的第一极和第二极中的一个。
上述像素电路，通过耦合模块第一端接收第二扫描信号，并使耦合模块的第二端与驱动晶体管的目标极连接，从而使得耦合模块可以响应第二扫描信号，使驱动晶体管的目标极的电位发生耦合变化，以提高驱动晶体管的目标极的电位，在驱动晶体管导通时，使驱动晶体管的第一极和第二极的电位相同并处于高电位，进而改善写入帧和保持帧下驱动晶体管所受应力的差异，保证写入帧和保持帧的驱动晶体管的状态一致，从而可以改善显示面板在高低频切换时会产生闪烁的问题。
在其中一个实施例中，所述耦合模块包括耦合电容，所述耦合电容的第一端用于接收所述第二扫描信号，所述耦合电容的第二端与所述驱动晶体管的第一极连接。
在其中一个实施例中，所述耦合模块包括耦合电容，所述耦合电容的第一端用于接收所述第二扫描信号，所述耦合电容的第二端与所述驱动晶体管的第二极连接。
在其中一个实施例中，所述耦合模块还包括耦合电容、第一晶体管和第二晶体管，所述第一晶体管和所述第二晶体管的第一极分别与所述耦合电容的第一端连接，所述耦合电容的第二端与所述驱动晶体管的目标极连接，所述第一晶体管的栅极用于接收发光控制信号，所述第一晶体管的第二极用于接收第一复位信号，所述第二晶体管的栅极用于接收所述第二扫描信号，所述第二晶体管的第二极用于接收调节电压。
在其中一个实施例中，所述像素电路还包括第一存储模块，所述第一存储模块的第一端用于接收第一电源电压，所述第一存储模块的第二端与所述驱动晶体管的第一极连接，用于存储数据电压。
在其中一个实施例中，所述第一存储模块包括第一存储电容，所述第一存储电容的第一端用于接收所述第一电源电压，所述第一存储电容的第二端与所述驱动晶体管的第一极连接。
在其中一个实施例中，所述像素电路还包括：
第二存储模块，所述第二存储模块的第一端用于接收所述第一电源电压，所述第二存储模块的第二端与所述驱动晶体管的栅极连接，用于存储含有阈值电压信息的数据电压。
在其中一个实施例中，所述第二存储模块包括第二存储电容，所述第二存储电容的第一端用于接收第一电源电压，所述第二存储电容的第二端与所述驱动晶体管的第一极连接。
在其中一个实施例中，所述发光控制模块包括第一发光控制子模块和第二发光控制子模块；
所述第一发光控制子模块的控制端用于接收发光控制信号，所述第一发光控制子模块的第一端用于接收第一电源电压，所述第一发光控制子模块的第二端与所述驱动晶体管的第一极连接；
所述第二发光控制子模块的控制端用于接收所述发光控制信号，所述第二发光控制子模块的第一端与所述驱动晶体管的第二极连接，所述第二发光控制子模块的第二端与所述发光器件的阳极连接。
在其中一个实施例中，所述像素电路还包括：写入模块、第一复位模块、第二复位模块；
所述写入模块的控制端用于接收第三扫描信号，所述写入模块的第一端用于接收数据电压，所述写入模块的第二端与所述驱动晶体管的第一极连接；
所述第一复位模块的控制端用于接收第四扫描信号，所述第一复位模块的第一端用于接收第一复位信号，所述第一复位模块的第二端与所述驱动晶体管的栅极连接；
所述第二复位模块的控制端用于接收所述第三扫描信号，所述第二复位模块的第一端用于接收第二复位信号，所述第二复位模块的第二端与所述发光器件的阳极连接。
在其中一个实施例中，所述写入模块包括第三晶体管，所述第三晶体管的栅极用于接收所述第三扫描信号，所述第三晶体管的第一极用于接收数据电压，所述第三晶体管的第二极与所述驱动晶体管的第一极连接；
所述第一发光控制子模块包括第四晶体管，所述第四晶体管的栅极用于接收所述发光控制信号，所述第四晶体管的第一极用于接收所述第一电源电压，所述第四晶体管的第二极与所述驱动晶体管的第一极连接；
所述第二发光控制子模块包括第五晶体管，所述第五晶体管的栅极用于接收所述发光控制信号，所述第五晶体管的第一极与所述驱动晶体管的第二极连接，所述第五晶体管的第二极与所述发光器件的阳极连接；
所述第一复位模块包括第六晶体管，所述第六晶体管的栅极用于接收所述第四扫描信号，所述第六晶体管的第一极用于接收所述第一复位信号，所述第六晶体管的第二极与所述驱动晶体管的栅极连接；
所述第二复位模块包括第七晶体管，所述第七晶体管的栅极用于接收所述第三扫描信号，所述第七晶体管的第一极用于接收所述第二复位信号，所述第七晶体管的第二极与所述发光器件的阳极连接；
所述阈值补偿模块包括第八晶体管，所述第八晶体管的控制端用于接收所述第一扫描信号，所述第八晶体管的第一极与所述驱动晶体管的第二极连接，所述第八晶体管的第二极与所述驱动晶体管的栅极连接。
在其中一个实施例中，所述第六晶体管和所述第八晶体管为氧化铟镓锌薄膜晶体管，所述驱动晶体管、所述第三晶体管、第四晶体管、所述第五晶体管、所述第七晶体管为低温多晶硅薄膜晶体管。
第二方面，本申请还提供了一种像素电路的驱动方法，所述像素电路包括驱动晶体管、发光控制模块、阈值补偿模块和耦合模块，其中，所述耦合模块的第一端用于接收第二扫描信号，所述耦合模块的第二端与所述驱动晶体管的目标极连接，所述目标极为所述驱动晶体管的第一极和第二极中的一个；
所述驱动方法包括：第一写入阶段、第一重置阶段和第一发光阶段；
在第一写入阶段，所述阈值补偿模块响应第一扫描信号，使数据电压经由所述驱动晶体管的第一极和第二极写入所述驱动晶体管的栅极，完成对所述驱动晶体管的阈值电压补偿；
在第一重置阶段，所述耦合模块响应所述第二扫描信号，使所述驱动晶体管的目标极的电位发生耦合变化，以提高所述驱动晶体管的目标极的电位；所述驱动晶体管的第一极和第二极在第一复位信号的作用下复位；
在第一发光阶段，所述发光控制模块响应发光控制信号，使所述驱动晶体管的第一极和第二极分别接通电压，形成驱动电流通路，所述驱动晶体管向发光器件提供驱动电流。
上述像素电路的驱动方法，在第一写入阶段，通过阈值补偿模块响应第一扫描信号，使数据电压经由驱动晶体管的第一极和第二极写入驱动晶体管的栅极，完成对驱动晶体管的阈值电压补偿，提升显示面板的显示均匀性；在此基础上，在第一重置阶段，耦合模块响应第二扫描信号，使驱动晶体管的目标极的电位发生耦合变化，提高驱动晶体管的目标极的电位，从而在驱动晶体管导通时，使驱动晶体管的第一极和第二极的电位相同并处于高电位，改善写入帧和保持帧下驱动晶体管所受应力的差异，保证写入帧和保持帧的驱动晶体管的状态一致，进而在第一发光阶段保证显示面板的显示均匀性的同时，可以改善显示面板在高低频切换时会产生闪烁的问题。
在其中一个实施例中，所述驱动方法还包括第二重置阶段和第二发光阶段；
在第二重置阶段，所述驱动晶体管的第一极和第二极在数据电压作用下复位，所述发光器件的阳极在第二复位信号作用下复位，所述耦合模块响应所述第二扫描信号，再次使所述驱动晶体管的目标极的电位发生耦合变化，以提高所述驱动晶体管的目标极的电位；
在第二发光阶段，所述发光控制模块响应发光控制信号，使所述驱动晶体管的第一极和第二极分别接通电压，形成驱动电流通路，所述驱动晶体管向发光器件提供驱动电流。
在其中一个实施例中，所述像素电路还包括第一存储模块，所述第一存储模块的第一端用于接收第一电源电压，所述第一存储模块的第二端与所述驱动晶体管的第一极连接；所述驱动方法还包括：第二写入阶段；
在第一写入阶段，所述第一存储模块第一端接收第一电源电压，所述第一存储模块的第二端接收数据电压，以存储所述数据电压；
在第二写入阶段，所述第一存储模块对所述驱动晶体管的栅极进行充电，以提高所述驱动晶体管的栅极的电位。
第三方面，本申请还提供了一种显示面板，包括发光器件和如上所述的像素电路，所述像素电路与所述发光器件连接，用于驱动所述发光器件发光。
上述显示面板，包括前述的像素电路，像素电路的耦合模块第一端接收第二扫描信号，并使耦合模块的第二端与驱动晶体管的目标极连接，从而使得耦合模块可以响应第二扫描信号，使驱动晶体管的目标极的电位发生耦合变化，以提高驱动晶体管的目标极的电位，在驱动晶体管导通时，使驱动晶体管的第一极和第二极的电位相同并处于高电位，进而改善写入帧和保持帧下驱动晶体管所受应力的差异，保证写入帧和保持帧的驱动晶体管的状态一致，从而在像素电路驱动发光器件发光时，可以改善显示面板在高低频切换时会产生闪烁的问题。
第四方面，本申请提供了一种显示装置，包括如上所述的显示面板。
上述显示装置相对技术的优势与上述显示面板相对现有技术的优势相同，在此不再赘述。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有的7T1C像素电路的结构示意图；
图2为一个实施例中像素电路的结构示意图；
图3为一个实施例中写入帧和保持帧的区分示意图；
图4-图12为不同实施例中像素电路的结构示意图；
图13为一个实施例中像素电路的驱动方法的流程示意图；
图14为一个实施例中像素电路的驱动时序图；
图15为另一个实施例中像素电路的驱动时序图。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中至出了本申请的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
需要说明的是，当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
在附图中，为了清楚说明，可以夸大层和区域的尺寸。在下面的实施例中，当层、区域或元件被“连接”时，可以解释为所述层、区域或元件不仅被直接连接还通过置于其间的其他组成元件被连接。例如，当层、区域、元件等被描述为被连接或连接时，所述层、区域、元件等不仅可以被直接连接或被直接连接，还可以通过置于其间的另一层、区域、元件等被连接或被连接。
在下文中，尽管可以使用诸如“第一”、“第二”等这样的术语来描述各种组件，但是这些组件不必须限于上面的术语。上面的术语仅用于将一个组件与另一组件区分开。还将理解的是，以单数形式使用的表达包含复数的表达，除非单数形式的表达在上下文中具有明显不同的含义。
还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。
根据本文中所描述的本申请概念的实施方式的电子或电气装置和/或任何其它相关装置或部件(例如，包括显示面板和显示面板驱动器的显示装置，其中，显示面板驱动器还包括驱动控制器、栅极驱动器、伽马基准电压发生器、数据驱动器和发射驱动器)可利用任何适当的硬件、固件(例如专用集成电路)、软件或软件、固件和硬件的组合来实现。例如，这些装置的各种部件可形成在一个集成电路(IC)芯片上或形成在单独的IC芯片上。另外，这些装置的各种部件可实现在柔性印刷电路膜、带载封装(TCP)、印刷电路板(PCB)上或形成在一个衬底上。另外，这些装置的各种部件可为在一个或更多个计算装置中在一个或更多个处理器上运行从而执行计算机程序指令以及与其它系统部件交互以执行本文中所描述的各种功能的进程或线程。计算机程序指令存储在存储器中，该存储器可使用标准存储装置(例如，如随机存取存储器(RAM)实现在计算装置中。计算机程序指令也可存储在其它非暂时性计算机可读介质(例如，如CD-ROM、闪存驱动器等)中。而且，本领域技术人员应该认识到，各种计算装置的功能可组合或集成到单个计算装置中，或者特定计算装置的功能可分布在一个或更多个其它计算装置上，而不背离本申请概念的示例性实施方式的精神和范围。
虽然在文中已经特别描述了显示模块和包括显示模块的显示装置的示例性实施例，但是很多修改和变化对于本领域技术人员将是显而易见的。因此，将理解的是，可除了如文中特别描述的那样以外地实施根据本申请的原理构成的显示模块和包括显示模块的显示装置。本申请还被限定在权利要求及其等同物中。
正如背景技术所述，主动式矩阵有机发光二极体显示装置是通过电流驱动的方式来发光，因此TFT器件特性会直接影响显示装置的灰阶亮度差异，当不同子像素的TFT器件特性差异太大时，容易导致画质不均匀，例如产生mura(即显示器亮度不均匀,造成各种痕迹)现象。
针对上述问题，在现有的显示装置中，如图1所示，可以通过对像素电路的阈值电压Vth进行内部补偿来提高整个显示画面的亮度均匀性。但是，该电路在高低频切换时，高频与低频两种不同频率下，驱动晶体管(图1中的M1)所受应力(stress)存在差异，造成驱动晶体管特性差异，相同数据电压下的驱动电流有差异，使得显示面板在高低频切换时产生闪烁。
为了解决上述问题，在一个实施例中，如图2所示，本申请提供了一种像素电路，包括：驱动晶体管M0、发光控制模块100、阈值补偿模块200和耦合模块300。驱动晶体管M0用于向发光器件提供驱动电流。发光控制模块100分别与所述驱动晶体管M0的第一极和第二极连接，用于响应发光控制信号EM，使所述驱动晶体管M0形成驱动电流通路。所述阈值补偿模块200的控制端201用于接收第一扫描信号S1，所述阈值补偿模块200的第一端202与所述驱动晶体管M0的第二极连接，所述阈值补偿模块200的第二端203与所述驱动晶体管M0的栅极连接。所述耦合模块300的第一端301用于接收第二扫描信号S2，所述耦合模块300的第二端302与所述驱动晶体管M0的目标极连接，用于响应所述第二扫描信号S2，使所述驱动晶体管M0的目标极的电位发生耦合变化，以提高所述驱动晶体管M0的目标极的电位，其中，所述目标极为所述驱动晶体管M0的第一极和第二极中的一个。
驱动晶体管M0包括栅极、第一极和第二极，将驱动晶体管M0的栅极命名为像素电路的节点G；驱动晶体管M0的第一极通常称为源极，将其命名为像素电路的节点S；驱动晶体管M0的第二极通常称为漏极，将其命名为像素电路的节点D。由于在显示面板中晶体管的结构对称，因此对驱动晶体管M0的源极和漏极不做区分。
本申请实施例对驱动晶体管M0的沟道类型不做限定，驱动晶体管M0的沟道类型可以是P型，也可以是N型。下面以驱动晶体管M0的沟道类型为P型对像素电路的具体电路结构进行说明。
阈值补偿模块200具备阈值补偿功能，阈值补偿模块200包括控制端201、第一端202和第二端203。其中，控制端201接入第一扫描信号S1。第一端202与节点D连接，第二端203与节点G连接。阈值补偿模块200在第一开关信号S1的控制下，改变第一端202和第二端203的开关状态。当驱动晶体管M0的第一极和第二极导通、第一端202和第二端203导通时，节点S接收数据电压data，数据电压data通过导通的驱动晶体管M0传输至节点D，继而传输至节点G。由于驱动晶体管M0的导通特性，节点G(同节点D)与节点S存在一阈值电压差，节点G的电压为Vdata+Vth；实现对驱动晶体管M0的阈值电压补偿。
发光控制模块100具备开关功能，发光控制模块100包括第一端101、第二端102、第三端103、第四端104、第五端105和第六端106。其中，第一端101和第四端104为控制端，接入发光控制信号EM。第二端102接入第一电源信号VDD，第三端103与节点S连接，第五端105与节点D连接，第六端106与发光器件的阳极连接，第一端101和第四端104接收发光控制信号EM。发光控制模块100在发光控制信号EM的控制下，改变第二端102和第三端103的开关状态，同时改变第五端105和第六端106的开关状态。当第二端102和第三端103导通时，驱动晶体管M0的源极接通第一电源电压VDD，第五端105和第六端106导通时，驱动晶体管M0的漏极接通发光器件，进而接通第二电源电压VSS。
耦合模块300包括第一端301和第二端302，第一端301接收第二扫描信号S2，第二端302与节点S连接。耦合模块300具备电压耦合功能，能够在像素电路的相应工作阶段，响应所述第二扫描信号S2，使所述驱动晶体管M0的目标极的电位发生耦合变化，通过耦合作用拉高目标极的电位(对应节点S或节点G的电位)，从而达到改善写入帧和保持帧的应力差异，保证写入帧和保持帧的驱动晶体管的状态一致，进而可以改善切频闪烁。
应用中，低频显示可以通过跳帧(Skip frame)方式实现，例如，如图3所示，1Hz显示在60Hz显示基础上进行跳帧，跳帧应该是59帧，第一帧，发光控制模块100关断，数据电压data写入，称为写入帧；其他59帧，发光控制模块100关断，发光器件不发光，但没有数据电压data写入，称为保持帧。而在写入帧和保持帧，驱动晶体管M0的初始化程度不同，驱动晶体管M0的漏极释放电子的能力不同，会导致发光阶段发光的不均，进而导致发光时屏体出现闪烁的问题。而拉高驱动晶体管M0目标极的电位，可以提升驱动晶体管M0释放电子的能力，降低写入帧和保持帧在发光前释放电子的能力的差异，提升屏体的显示效果。
上述像素电路，通过耦合模块300第一端接收第二扫描信号S2，并使耦合模块300的第二端与驱动晶体管M0的目标极连接，从而使得耦合模块300可以响应第二扫描信号S2，使驱动晶体管M0的目标极的电位发生耦合变化，以提高驱动晶体管M0的目标极的电位，在驱动晶体管M0导通时，使驱动晶体管M0的第一极和第二极的电位相同并处于高电位，进而改善写入帧和保持帧下驱动晶体管M0所受应力的差异，保证写入帧和保持帧的驱动晶体管的状态一致，从而可以改善显示面板在高低频切换时会产生闪烁的问题。
在一个实施例中，如图4所示，所述耦合模块300包括耦合电容C0，所述耦合电容C0的第一端用于接收所述第二扫描信号S2，所述耦合电容C0的第二端与所述驱动晶体管M0的第一极连接。
具体地，通过使耦合电容C0的第一端接收第二扫描信号S2，所述耦合电容C0的第二端与所述驱动晶体管M0的第一极连接，从而在第二扫描信号S2的电位发生变化时，使与耦合电容C0的第二端连接的驱动晶体管M0的第一极的电位发生耦合变化，从而对节点S的电位进行适应调整，在像素电路的特定工作阶段，第二扫描信号S2的电位会由低电位变为高电位，进而提高节点S的电位。在驱动晶体管M0导通时，S点电位被拉高，且节点D的电位VD与节点S的电位VS满足VD＝VS，从而达到改善写入帧和保持帧应力差异，保证写入帧和保持帧的驱动晶体管的状态一致，可以改善切频闪烁。
在另一个实施例中，所述耦合模块300包括耦合电容C0，所述耦合电容C0的第一端用于接收所述第二扫描信号S2，所述耦合电容C0的第二端与所述驱动晶体管M0的第二极连接。
类似地，通过使耦合电容C0的第一端接收第二扫描信号S2，所述耦合电容C0的第二端与所述驱动晶体管M0的第一极连接，从而在第二扫描信号S2的电位发生变化时，使与耦合电容C0的第二端连接的驱动晶体管M0的第二极的电位发生耦合变化，从而对节点G的电位进行适应调整，在像素电路的特定工作阶段，第二扫描信号S2的电位会由低电位变为高电位，进而提高节点G的电位。同样，在驱动晶体管M0导通时，节点D的电位被拉高，且节点D的电压VD与节点S的电压VS满足VD＝VS，从而达到改善写入帧和保持帧应力差异，可以改善切频闪烁。
在一个实施例中，如图5所示，所述耦合模块300包括耦合电容C0、第一晶体管M1和第二晶体管M2，所述第一晶体管M1和所述第二晶体管M2的第一极分别与所述耦合电容C0的第一端连接，所述耦合电容C0的第二端与所述驱动晶体管M0的目标极连接，所述第一晶体管M1的栅极用于接收发光控制信号EM，所述第一晶体管M1的第二极用于接收第一复位信号Vref1，所述第二晶体管M2的栅极用于接收所述第二扫描信号S2，所述第二晶体管M2的第二极用于接收调节电压VEH。
在前述耦合模块300的基础上，耦合电容C0一端连接第二扫描信号S2改为连接两个晶体管(M1和M2)，M1和M2另一端分别为第一复位信号Vref1和调节电压VEH，且VEH为正压可调，VEH电压调节较为灵活方便。M1由发光控制信号EM控制，M2由第二扫描信号S2控制，而S2时间可调；在采用上述结构的情况下，S2信号在保持帧不用开启，在像素电路提高所述驱动晶体管M0的目标极的电位的工作阶段，S2信号改为由高电平变为低电平。
在一个实施例中，如图6所示，所述像素电路还包括第一存储模块400，所述第一存储模块400的第一端用于接收第一电源电压VDD，所述第一存储模块400的第二端与所述驱动晶体管M0的第一极连接，用于存储数据电压data。
第一存储模块400具备储能功能，第一存储模块400包括第一端401和第二端402，第一端401接收第一电源电压VDD，第二端402与驱动晶体管M0的第一极连接，而在第一写入阶段，第二端402和驱动晶体管M0的第一极接收数据电压data，因此，第一存储模块400可以存储数据电压data。在第一写入阶段后的下一阶段，所有信号为高电平，第一存储模块400连接在S点和VDD之间，可以存储数据电压data，继续向驱动晶体管M0的栅极充电，提高驱动晶体管M0的栅极的电位，拉大驱动晶体管M0的栅极和第一极的电位差，由于驱动晶体管M0的stress小的，充电电流大，stress大的充电电流小，增加驱动晶体管M0的栅极和第一极的电位差可以在一定程度上补偿驱动晶体管M0的stress差异，进而改善驱动晶体管M0的stress差异造成的显示不均的问题。
可以理解，第一存储模块400可以通过电容来存储电压。因此，可选地，如图7所示，所述第一存储模块400包括第一存储电容C1，所述第一存储电容C1的第一端用于接收所述第一电源电压VDD，所述第一存储电容C1的第二端与所述驱动晶体管M0的第一极连接。
在一个实施例中，如图8所示，所述像素电路还包括：第二存储模块500，所述第二存储模块500的第一端501用于接收所述第一电源电压VDD，所述第二存储模块500的第二端502与所述驱动晶体管M0的栅极连接，用于存储含有阈值电压信息的数据电压。
第二存储模块500包括第一端501和第二端502，第一端501接入第一电源信号VDD，第二端502与节点G连接。第二存储模块500具备电压存储功能，存储含有阈值电压信息的数据电压，能够在发光阶段保持节点G和节点S的压差稳定。
同样，第二存储模块500可以通过电容来存储电压。可选地，如图9所示，所述第二存储模块500包括第二存储电容C2，所述第二存储电容C2的第一端用于接收第一电源电压VDD，所述第二存储电容C2的第二端与所述驱动晶体管M0的第一极连接。
在一个实施例中，如图10所示，所述发光控制模块100包括第一发光控制子模块110和第二发光控制子模块120。所述第一发光控制子模块110的控制端111用于接收发光控制信号EM，所述第一发光控制子模块110的第一端112用于接收第一电源电压VDD，所述第一发光控制子模块110的第二端113与所述驱动晶体管M0的第一极连接。所述第二发光控制子模块120的控制端121用于接收所述发光控制信号EM，所述第二发光控制子模块120的第一端122与所述驱动晶体管M0的第二极连接，所述第二发光控制子模块120的第二端123与所述发光器件的阳极连接。
第一发光控制子模块110和第二发光控制子模块120均具备开关功能，第一发光控制子模块110包括控制端111、第一端112和第二端113，第二发光控制子模块120包括控制端121、第一端122和第二端123，控制端111和控制端121接收发光控制信号EM，第一端112接收第一电源电压VDD，第二端113与驱动晶体管M0的第一极连接，第一端122与节点D连接，第二端123与发光器件的阳极连接，在发光阶段，第一端112和第二端113导通，驱动晶体管M0的第一极接通第一电源电压VDD，第一端122和第二端123导通时，驱动晶体管M0的第二极接通发光器件，进而接通第二电源电压VSS，从而使得驱动晶体管M0可以向发光器件提供驱动电流，驱动发光器件发光。
在一个实施例中，如图10所示，所述像素电路还包括：写入模块600、第一复位模块700、第二复位模块800。所述写入模块600的控制端601用于接收第三扫描信号，所述写入模块600的第一端602用于接收数据电压data，所述写入模块600的第二端603与所述驱动晶体管M0的第一极连接。所述第一复位模块700的控制端701用于接收第四扫描信号S4，所述第一复位模块700的第一端702用于接收第一复位信号Vref1，所述第一复位模块700的第二端703与所述驱动晶体管M0的栅极连接。所述第二复位模块800的控制端801用于接收所述第三扫描信号S3，所述第二复位模块800的第一端802用于接收第二复位信号Vref2，所述第二复位模块800的第二端803与所述发光器件的阳极连接。
写入模块600包括控制端601、第一端602和第二端603，控制端601接收第三扫描信号S3，第一端602接收数据电压data，第二端603与所述驱动晶体管M0的第一极连接，在第一写入阶段，写入模块600响应第三扫描信号S3，使得第一端602和第二端603导通，进而使得驱动晶体管M0的第一极接收数据电压data，数据电压data由驱动晶体管M0和阈值补偿模块200写入G点，G点电位为Vdata+Vth。
第一复位模块700包括控制端701、第一端702和第二端703，控制端701接收第四扫描信号S4，第一端702用于接收第一复位信号Vref1，第二端703与驱动晶体管M0的栅极连接，在复位阶段，第一复位模块700响应第四扫描信号S4，第一端702和第二端703导通，第一复位信号Vref1对驱动晶体管M0的栅极进行复位。
第二复位模块800包括控制端801、第一端802和第二端803，控制端801接收所述第三扫描信号S3，第一端802用于接收第二复位信号Vref2，第二端803与所述发光器件的阳极连接，在复位阶段，第一端802和第二端803导通，第二复位信号Vref2对发光器件的阳极进行复位。
在一个实施例中，如图10至图12所示，所述写入模块600包括第三晶体管M3，所述第三晶体管M3的栅极用于接收所述第三扫描信号S3，所述第三晶体管M3的第一极用于接收数据电压data，所述第三晶体管M3的第二极与所述驱动晶体管M0的第一极连接。第三晶体管M3的栅极为写入模块600的控制端601，第三晶体管M3的第一极为写入模块600的第一端602，第三晶体管M3的第二极为写入模块600的第二端603。
所述第一发光控制子模块110包括第四晶体管M4，所述第四晶体管M4的栅极用于接收所述发光控制信号EM，所述第四晶体管M4的第一极用于接收所述第一电源电压VDD，所述第四晶体管M4的第二极与所述驱动晶体管M0的第一极连接。第四晶体管M4的栅极为第一发光控制子模块110的控制端111，第四晶体管M4的第一极为第一发光控制子模块110的第一端112，第四晶体管M4的第二极为第一发光控制子模块110的第二端113。
所述第二发光控制子模块120包括第五晶体管M5，所述第五晶体管M5的栅极用于接收所述发光控制信号EM，所述第五晶体管M5的第一极与所述驱动晶体管M0的第二极连接，所述第五晶体管M5的第二极与所述发光器件的阳极连接。第五晶体管M5的栅极为第二发光控制子模块120的控制端121，第五晶体管M5的第一极为第二发光控制子模块120的第一端122，第五晶体管M5的第二极为第二发光控制子模块120的第二端123。
所述第一复位模块700包括第六晶体管M6，所述第六晶体管M6的栅极用于接收所述第四扫描信号S4，所述第六晶体管M6的第一极用于接收所述第一复位信号Vref1，所述第六晶体管M6的第二极与所述驱动晶体管M0的栅极连接。第六晶体管M6的栅极为第一复位模块700的控制端701，第六晶体管M6的第一极为第一复位模块700的第一端702，第六晶体管M6的第二极为第一复位模块700的第二端703。
所述第二复位模块800包括第七晶体管M7，所述第七晶体管M7的栅极用于接收所述第三扫描信号，所述第七晶体管M7的第一极用于接收所述第二复位信号Vref2，所述第七晶体管M7的第二极与所述发光器件的阳极连接。第七晶体管M7的栅极为第二复位模块800的控制端801，第七晶体管M7的第一极为第二复位模块800的第一端802，第七晶体管M7的第二极为第二复位模块800的第二端803。
所述阈值补偿模块200包括第八晶体管M8，所述第八晶体管M8的控制端用于接收所述第一扫描信号S1，所述第八晶体管M8的第一极与所述驱动晶体管M0的第二极连接，所述第八晶体管M8的第二极与所述驱动晶体管M0的栅极连接。第八晶体管M8的栅极为阈值补偿模块200的控制端201，第八晶体管M8的第一极为阈值补偿模块200的第一端202，第八晶体管M8的第二极为阈值补偿模块200的第二端203。
在一个实施例中，所述第六晶体管M6和所述第八晶体管M8为氧化铟镓锌薄膜晶体管，所述驱动晶体管M0、所述第三晶体管M3、第四晶体管M4、所述第五晶体管M5、所述第七晶体管M7为低温多晶硅薄膜晶体管。
其中，第六晶体管M6和所述第八晶体管M8为与驱动晶体管M0的栅极相连的两个晶体管，第六晶体管M6和所述第八晶体管M8为氧化铟镓锌薄膜晶体管，使得漏电流小，可以实现低频显示。
应用中，第一扫描信号S1、第四扫描信号S4和发光控制信号EM可以由显示面板的GIP(Gate in panel，门面板)电路提供信号，在像素电路的工作过程中发生高低电平的突变，以此来控制各模块的导通和断开。
在一个实施例中，如图13所示，本申请还提供了一种像素电路的驱动方法，所述像素电路包括驱动晶体管M0、发光控制模块100、阈值补偿模块200和耦合模块300，其中，所述耦合模块300的第一端用于接收第二扫描信号S2，所述耦合模块300的第二端与所述驱动晶体管M0的目标极连接，所述目标极为所述驱动晶体管M0的第一极和第二极中的一个。所述驱动方法包括：第一写入阶段、第一重置阶段和第一发光阶段。
S1301：在第一写入阶段，所述阈值补偿模块200响应第一扫描信号S1，使数据电压data经由所述驱动晶体管M0的第一极和第二极写入所述驱动晶体管M0的栅极，完成对所述驱动晶体管M0的阈值电压补偿。
其中，第一写入阶段之前，所述驱动方法还可以包括复位阶段，在复位阶段，发光控制信号EM为高电平，发光控制模块100关断；S4为高，Vref1经过M6给驱动晶体管M0的栅极复位，使得VG＝Vref1，并使驱动晶体管M0的第一极和第二极导通。在第一写入阶段，驱动晶体管M0的第一极和第二极导通，且S1为高电平，S3为低电平，使得阈值补偿模块200的第一端202和第二端203导通，数据电压data由驱动晶体管M0和阈值补偿模块200写入G点，使得G点电平为Vdata+Vth。
S1302：在第一重置阶段，所述耦合模块300响应所述第二扫描信号S2，使所述驱动晶体管M0的目标极的电位发生耦合变化，以提高所述驱动晶体管M0的目标极的电位；所述驱动晶体管M0的第一极和第二极在第一复位信号Vref1的作用下复位。
第一写入阶段之后，在第一重置阶段，以目标极为驱动晶体管M0的第一极为例，节点S的电位为数据电压data，此阶段所述耦合模块300响应所述第二扫描信号S2，将节点S向上耦合成更高电位，VS＝data+k*(VGH-VGL)，VG-VS＜Vth，DTFT导通，S点电位被拉高，且VD＝VS；从而达到改善写入帧和保持帧stress差异的目的。
S1303：在第一发光阶段，所述发光控制模块100响应发光控制信号EM，使所述驱动晶体管M0的第一极和第二极分别接通电压，形成驱动电流通路，所述驱动晶体管M0向发光器件提供驱动电流。
在第一发光阶段，使所述驱动晶体管M0的第一极和第二极分别接通电压，形成驱动电流通路，所述驱动晶体管M0向发光器件提供驱动电流，驱动发光器件发光。
上述像素电路的驱动方法，在第一写入阶段，通过阈值补偿模块200响应第一扫描信号S1，使数据电压data经由驱动晶体管M0的第一极和第二极写入驱动晶体管M0的栅极，完成对驱动晶体管M0的阈值电压补偿，提升显示面板的显示均匀性；在此基础上，在第一重置阶段，耦合模块300响应第二扫描信号S2，使驱动晶体管M0的目标极的电位发生耦合变化，提高驱动晶体管M0的目标极的电位，从而在驱动晶体管M0导通时，使驱动晶体管M0的第一极和第二极的电位相同并处于高电位，改善写入帧和保持帧下驱动晶体管M0所受应力的差异，保证写入帧和保持帧的驱动TFT的状态一致，进而在第一发光阶段保证显示面板的显示均匀性的同时，可以改善显示面板在高低频切换时会产生闪烁的问题。
在其中一个实施例中，所述驱动方法还包括第二重置阶段和第二发光阶段。
在第二重置阶段，所述驱动晶体管的第一极和第二极在数据电压作用下复位，所述发光器件的阳极在第二复位信号作用下复位，所述耦合模块300响应所述第二扫描信号S2，再次使所述驱动晶体管M0的目标极的电位发生耦合变化，以提高所述驱动晶体管M0的目标极的电位。
第二重置阶段在第一发光阶段之后，以目标极为驱动晶体管M0的第一极为例，此时，在所述驱动晶体管的第一极和第二极在数据电压作用下复位，所述发光器件的阳极在第二复位信号作用下复位后，S点和D点电位均为数据电压data，保持S点和D点电位一致，之后，耦合模块300响应所述第二扫描信号S2，将S点电位向上耦合成更高电位，VS＝data+k*(VGH-VGL)，VG-VS＜Vth，驱动晶体管M0导通，S和D点电位均被拉高，且VD＝VS；从而达到改善写入帧和保持帧stress差异，且可以调节VGH、VGL、数据电压data中的至少一者来调节G和S点的电位差Vgs，即调节驱动晶体管M0的栅极和第一极的电位差，改善切频闪烁。
在第二发光阶段，所述发光控制模块100响应发光控制信号EM，使所述驱动晶体管M0的第一极和第二极分别接通电压，形成驱动电流通路，所述驱动晶体管M0向发光器件提供驱动电流；同时，所述第二扫描信号S2的电位由高电位变为低电位。
在一个实施例中，所述像素电路还包括第一存储模块400，所述第一存储模块400的第一端用于接收第一电源电压VDD，所述第一存储模块400的第二端与所述驱动晶体管M0的第一极连接；所述驱动方法还包括：第二写入阶段。
其中，第二写入阶段位于第一写入阶段与第一重置阶段之间。
在第一写入阶段，所述第一存储模块400第一端接收第一电源电压VDD，所述第一存储模块400的第二端接收数据电压data，以存储所述数据电压data。
在第二写入阶段，所述第一存储模块400对所述驱动晶体管M0的栅极进行充电，以提高所述驱动晶体管M0的栅极的电位。
在第二写入阶段，所有信号为高电平，C2连接在S点和VDD之间，可以存储数据电压data，继续向驱动晶体管M0的栅极充电，提高驱动晶体管M0的栅极的电位，拉大驱动晶体管M0的栅极和第一极的电位差，由于驱动晶体管M0stress小的，充电电流大，stress大的充电电流小，增加驱动晶体管M0的栅极和第一极的电位差可以在一定程度上补偿驱动晶体管M0的stress差异，进而改善驱动晶体管M0的stress差异造成的显示不均的问题。
需要说明的是，如图4所示，所述耦合模块300包括耦合电容C0，所述耦合电容C0的第一端接收第二扫描信号S2，所述耦合电容C0的第二端与所述驱动晶体管M0的目标极连接。此时，在第一重置阶段和第二重置阶段，S2在由低电位变为高电位，在第一发光阶段和第二发光阶段，S2在由高电位变为低电位；对应上述驱动方法各阶段的驱动时序，如图14所示，所述驱动方法包括：复位阶段T1、第一写入阶段T2、第二写入阶段T3、第一重置阶段T4、第一发光阶段T5、第二重置阶段T6和T7以及第二发光阶段T8。
在一个实施例中，所述耦合模块300包括耦合电容C0、第一晶体管M1和第二晶体管M2，所述第一晶体管M1和所述第二晶体管M2的第一极分别与所述耦合电容C0的第一端连接，所述耦合电容C0的第二端与所述驱动晶体管M0的目标极连接，所述第一晶体管M1的栅极用于接收发光控制信号EM，所述第一晶体管M1的第二极用于接收第一复位信号Vref1，所述第二晶体管M2的栅极用于接收所述第二扫描信号S2，所述第二晶体管M2的第二极用于接收调节电压；此时，如图15所示，所述驱动方法依然可以包括各工作阶段。不同的是，在第一重置阶段，所述第二扫描信号S2在第一重置阶段由低电位变为高电位，在第一发光阶段，所述第二扫描信号S2的电位由低电位变为高电位，在第二重置阶段，所述第二扫描信号S2在第一重置阶段由低电位变为高电位，在第二发光阶段，所述第二扫描信号S2的电位由低电位变为高电位，S2在第一发光阶段后无需开启。具体地，所述驱动方法包括：复位阶段T1、第一写入阶段T2、第二写入阶段T3、第一重置阶段T4、第一发光阶段T5、第二重置阶段T7以及第二发光阶段T8。
在一个实施例中，本申请还提供了一种显示面板(未图示)，包括发光器件和如上所述的像素电路，所述像素电路与所述发光器件连接，用于驱动所述发光器件发光。
上述显示面板，包括前述的像素电路，像素电路的耦合模块第一端接收第二扫描信号，并使耦合模块的第二端与驱动晶体管的目标极连接，从而使得耦合模块可以响应第二扫描信号，使驱动晶体管的目标极的电位发生耦合变化，以提高驱动晶体管的目标极的电位，在驱动晶体管导通时，使驱动晶体管的第一极和第二极的电位相同并处于高电位，进而改善写入帧和保持帧下驱动晶体管所受应力的差异，从而在像素电路驱动发光器件发光时，可以改善显示面板在高低频切换时会产生闪烁的问题。
基于同一发明构思，在一个实施例中，本申请实施例还提供一种显示装置(图未示)，该显示装置包括上述实施例中的显示面板。
可以理解的是，本申请实施例中的显示装置可以为OLED显示装置、QLED显示装置、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪、可穿戴设备、物联网设备等任何具有显示功能的产品或部件，本申请公开的实施例对此不作限制。
上述显示装置相对技术的优势与上述显示面板相对现有技术的优势相同，在此不再赘述。
在本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种像素电路，其特征在于，包括：
驱动晶体管，用于向发光器件提供驱动电流；
发光控制模块，分别与所述驱动晶体管的第一极和第二极连接，用于响应发光控制信号，使所述驱动晶体管形成驱动电流通路；
阈值补偿模块，所述阈值补偿模块的控制端用于接收第一扫描信号，所述阈值补偿模块的第一端与所述驱动晶体管的第二极连接，所述阈值补偿模块的第二端与所述驱动晶体管的栅极连接；
耦合模块，所述耦合模块的第一端用于接收第二扫描信号，所述耦合模块的第二端与所述驱动晶体管的目标极连接，用于响应所述第二扫描信号，使所述驱动晶体管的目标极的电位发生耦合变化，以提高所述驱动晶体管的目标极的电位，其中，所述目标极为所述驱动晶体管的第一极和第二极中的一个。
2.根据权利要求1所述的像素电路，其特征在于，所述耦合模块包括耦合电容，所述耦合电容的第一端用于接收所述第二扫描信号，所述耦合电容的第二端与所述驱动晶体管的第一极连接；
优选地，所述耦合模块包括耦合电容，所述耦合电容的第一端用于接收所述第二扫描信号，所述耦合电容的第二端与所述驱动晶体管的第二极连接。
3.根据权利要求1所述的像素电路，其特征在于，所述耦合模块包括耦合电容、第一晶体管和第二晶体管，所述第一晶体管和所述第二晶体管的第一极分别与所述耦合电容的第一端连接，所述耦合电容的第二端与所述驱动晶体管的目标极连接，所述第一晶体管的栅极用于接收发光控制信号，所述第一晶体管的第二极用于接收第一复位信号，所述第二晶体管的栅极用于接收所述第二扫描信号，所述第二晶体管的第二极用于接收调节电压。
4.根据权利要求1所述的像素电路，其特征在于，所述像素电路还包括第一存储模块，所述第一存储模块的第一端用于接收第一电源电压，所述第一存储模块的第二端与所述驱动晶体管的第一极连接，用于存储数据电压；
优选地，所述第一存储模块包括第一存储电容，所述第一存储电容的第一端用于接收所述第一电源电压，所述第一存储电容的第二端与所述驱动晶体管的第一极连接；
优选地，所述像素电路还包括：
第二存储模块，所述第二存储模块的第一端用于接收所述第一电源电压，所述第二存储模块的第二端与所述驱动晶体管的栅极连接，用于存储含有阈值电压信息的数据电压；
优选地，所述第二存储模块包括第二存储电容，所述第二存储电容的第一端用于接收第一电源电压，所述第二存储电容的第二端与所述驱动晶体管的第一极连接。
5.根据权利要求1至4任一项所述的像素电路，其特征在于，所述发光控制模块包括第一发光控制子模块和第二发光控制子模块；
所述第一发光控制子模块的控制端用于接收发光控制信号，所述第一发光控制子模块的第一端用于接收第一电源电压，所述第一发光控制子模块的第二端与所述驱动晶体管的第一极连接；
所述第二发光控制子模块的控制端用于接收所述发光控制信号，所述第二发光控制子模块的第一端与所述驱动晶体管的第二极连接，所述第二发光控制子模块的第二端与所述发光器件的阳极连接；
优选地，所述像素电路还包括：写入模块、第一复位模块、第二复位模块；
所述写入模块的控制端用于接收第三扫描信号，所述写入模块的第一端用于接收数据电压，所述写入模块的第二端与所述驱动晶体管的第一极连接；
所述第一复位模块的控制端用于接收第四扫描信号，所述第一复位模块的第一端用于接收第一复位信号，所述第一复位模块的第二端与所述驱动晶体管的栅极连接；
所述第二复位模块的控制端用于接收所述第三扫描信号，所述第二复位模块的第一端用于接收第二复位信号，所述第二复位模块的第二端与所述发光器件的阳极连接。
6.根据权利要求5所述的像素电路，其特征在于，所述写入模块包括第三晶体管，所述第三晶体管的栅极用于接收所述第三扫描信号，所述第三晶体管的第一极用于接收数据电压，所述第三晶体管的第二极与所述驱动晶体管的第一极连接；
所述第一发光控制子模块包括第四晶体管，所述第四晶体管的栅极用于接收所述发光控制信号，所述第四晶体管的第一极用于接收所述第一电源电压，所述第四晶体管的第二极与所述驱动晶体管的第一极连接；
所述第二发光控制子模块包括第五晶体管，所述第五晶体管的栅极用于接收所述发光控制信号，所述第五晶体管的第一极与所述驱动晶体管的第二极连接，所述第五晶体管的第二极与所述发光器件的阳极连接；
所述第一复位模块包括第六晶体管，所述第六晶体管的栅极用于接收所述第四扫描信号，所述第六晶体管的第一极用于接收所述第一复位信号，所述第六晶体管的第二极与所述驱动晶体管的栅极连接；
所述第二复位模块包括第七晶体管，所述第七晶体管的栅极用于接收所述第三扫描信号，所述第七晶体管的第一极用于接收所述第二复位信号，所述第七晶体管的第二极与所述发光器件的阳极连接；
所述阈值补偿模块包括第八晶体管，所述第八晶体管的控制端用于接收所述第一扫描信号，所述第八晶体管的第一极与所述驱动晶体管的第二极连接，所述第八晶体管的第二极与所述驱动晶体管的栅极连接；
优选地，所述第六晶体管和所述第八晶体管为氧化铟镓锌薄膜晶体管，所述驱动晶体管、所述第三晶体管、第四晶体管、所述第五晶体管、所述第七晶体管为低温多晶硅薄膜晶体管。
7.一种像素电路的驱动方法，其特征在于，所述像素电路包括驱动晶体管、发光控制模块、阈值补偿模块和耦合模块，其中，所述耦合模块的第一端用于接收第二扫描信号，所述耦合模块的第二端与所述驱动晶体管的目标极连接，所述目标极为所述驱动晶体管的第一极和第二极中的一个；
所述驱动方法包括：第一写入阶段、第一重置阶段和第一发光阶段；
在所述第一写入阶段，所述阈值补偿模块响应第一扫描信号，使数据电压经由所述驱动晶体管的第一极和第二极写入所述驱动晶体管的栅极，完成对所述驱动晶体管的阈值电压补偿；
在所述第一重置阶段，所述耦合模块响应所述第二扫描信号，使所述驱动晶体管的目标极的电位发生耦合变化，以提高所述驱动晶体管的目标极的电位；
在所述第一发光阶段，所述发光控制模块响应发光控制信号，使所述驱动晶体管的第一极和第二极分别接通电压，形成驱动电流通路，所述驱动晶体管向发光器件提供驱动电流。
8.根据权利要求7所述的像素电路的驱动方法，其特征在于，所述驱动方法还包括第二重置阶段和第二发光阶段；
在所述第二重置阶段，所述驱动晶体管的第一极和第二极在数据电压作用下复位，所述发光器件的阳极在第二复位信号作用下复位，所述耦合模块响应所述第二扫描信号，再次使所述驱动晶体管的目标极的电位发生耦合变化，以提高所述驱动晶体管的目标极的电位；
在所述第二发光阶段，所述发光控制模块响应发光控制信号，使所述驱动晶体管的第一极和第二极分别接通电压，形成驱动电流通路，所述驱动晶体管向发光器件提供驱动电流；
优选地，所述像素电路还包括第一存储模块，所述第一存储模块的第一端用于接收第一电源电压，所述第一存储模块的第二端与所述驱动晶体管的第一极连接；所述驱动方法还包括：第二写入阶段；
在所述第一写入阶段，所述第一存储模块第一端接收第一电源电压，所述第一存储模块的第二端接收数据电压，以存储所述数据电压；
在所述第二写入阶段，所述第一存储模块对所述驱动晶体管的栅极进行充电，以提高所述驱动晶体管的栅极的电位。
9.一种显示面板，其特征在于，包括发光器件和如权利要求1至6任一项所述的像素电路，所述像素电路与所述发光器件连接，用于驱动所述发光器件发光。
10.一种显示装置，其特征在于，包括如权利要求9所述的显示面板。
CN202211707119.3A 2022-12-27 2022-12-27 像素电路及其驱动方法、显示面板和显示装置 Pending CN116229899A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211707119.3A CN116229899A (zh) 2022-12-27 2022-12-27 像素电路及其驱动方法、显示面板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211707119.3A CN116229899A (zh) 2022-12-27 2022-12-27 像素电路及其驱动方法、显示面板和显示装置

Publications (1)

Publication Number Publication Date
CN116229899A true CN116229899A (zh) 2023-06-06

Family

ID=86585057

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211707119.3A Pending CN116229899A (zh) 2022-12-27 2022-12-27 像素电路及其驱动方法、显示面板和显示装置

Country Status (1)

Country Link
CN (1) CN116229899A (zh)

Similar Documents

Publication Publication Date Title
CN110751927B (zh) 像素驱动电路及其驱动方法、显示面板和显示装置
CN107452331B (zh) 一种像素电路及其驱动方法、显示装置
CN109545145B (zh) 像素电路及其驱动方法、显示装置
CN108847186B (zh) 像素电路及其驱动方法、显示面板及显示装置
CN113299230B (zh) 像素驱动电路、像素驱动电路的驱动方法和显示面板
WO2016187990A1 (zh) 像素电路以及像素电路的驱动方法
WO2017031909A1 (zh) 像素电路及其驱动方法、阵列基板、显示面板及显示装置
US20240105119A1 (en) Pixel Circuit, Driving Method Therefor, and Display Apparatus
US9966006B2 (en) Organic light-emitting diode pixel circuit, display apparatus and control method
CN113192460A (zh) 一种显示面板和显示装置
CN109801592B (zh) 像素电路及其驱动方法、显示基板
US20190103055A1 (en) Pixel driving circuit and driving method thereof, display panel and display device
CN107346654B (zh) 一种像素电路及其驱动方法、显示装置
CN112509523B (zh) 一种显示面板、驱动方法及显示装置
CN214377609U (zh) 像素电路、显示面板及显示装置
JP7090412B2 (ja) 画素回路、表示装置、画素回路の駆動方法および電子機器
CN114627817A (zh) 像素电路、像素驱动方法及显示装置
JPWO2019159651A1 (ja) 画素回路、表示装置、画素回路の駆動方法および電子機器
CN112837654A (zh) 一种像素电路及其驱动方法、显示面板和显示装置
US10510297B2 (en) Pixel circuit, driving method thereof, display panel and display device
WO2019001067A1 (zh) 一种像素电路、其驱动方法及显示面板
CN113066439B (zh) 一种像素电路、驱动方法、电致发光显示面板及显示装置
CN108877679A (zh) 像素电路、显示装置和像素驱动方法
CN112669775A (zh) 一种显示面板、驱动方法及显示装置
CN217902696U (zh) 像素补偿电路和系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination