CN116209315A

CN116209315A - 显示面板及制造方法

Info

Publication number: CN116209315A
Application number: CN202310183176.4A
Authority: CN
Inventors: 黄忠守
Original assignee: Vision Technology Co ltd
Current assignee: Vision Technology Co ltd
Priority date: 2023-02-24
Filing date: 2023-02-24
Publication date: 2023-06-02

Abstract

本发明提供了一种显示面板及制造方法，显示面板包括像素阵列每个像素包括第一电极、像素定义层、有机发光膜层、第二电极和一个微透镜或多个微透镜组成的阵列；每个所述微透镜的光轴垂直于所述显示面板的发光面；像素定义层包括至少一个像素定义层通孔；像素定义层通孔的边墙设置有至少一个狭窄的通道出口和在通道出口处的平均坡度小于90度的斜坡，第二电极在斜坡上保持连续性。本发明的显示面板中相邻像素的第一电极之间的漏电流的路径被限制在狭窄通道内，大幅度地降低了横向漏电流，各个像素的第二电极依然可以通过所述通道出口相互连接起来；同时，通过在每一像素定义层通孔设置的微透镜有效降低无用的功耗。

Description

显示面板及制造方法

技术领域

本发明涉及显示面板技术领域，具体地说，涉及一种显示面板及制造方法。

背景技术

最近几年以来，有机发光二极管显示面板或者说OLED显示面板在移动显示终端屏幕和中大尺寸的显示屏上逐渐占据主流。一个OLED显示屏是由纵向和横向排列的像素阵列所组成。每个像素包括了驱动像素调制发光亮度的驱动电路和多层膜层叠加构成的OLED发光膜层。

图1是一个典型的硅基OLED的像素结构的剖面图，其中显示了在一衬底基板10’上的一个子像素的驱动晶体管M1’和连接到M1’的源极的OLED发光膜层的阳极110’，工作在饱和区的驱动晶体管M1’给子像素内的OLED发光膜层提供了对应于该子像素亮度的彩色信号电流。图1还同时显示出了一个相邻像素的部分阳极110’，两个相邻子像素的阳极110’之间是像素定义层200’(Pixel Define Layer，PDL)。在本说明书中，将像素定义层200’也称为像素隔离墙。为简单起见，将具有高空穴迁移率的空穴注入层和空穴传输层合并在一起称作空穴导电层121’(HCL)，将具有高电子迁移率的电子注入层和电子传输层合并在一起称作电子导电层123’(ECL)。空穴导电层121’和电子导电层123’的中间夹着发光层122’(EML),在电子导电层123’的上面是连接所有子像素OLED发光膜层的阴极130’。图1所显示的是驱动晶体管M1’连接到OLED发光膜层的阳极110’的结构，另外一种结构是将OLED发光膜层的结构反过来，即驱动晶体管连接到OLED发光膜层的阴极上。这时候阴极是每个子像素独立的并和周边其他子像素绝缘的，而OLED发光膜层的阳极则是连续的膜层，连接了整个像素阵列的所有子像素的阳极，并从外部被施加一个阳极电压。

图1中未示出的还有覆盖在阴极130’上的保护层和/或彩色滤光片CF以及不同颜色滤光片CF之间的遮光层BM，彩色滤光片CF将OLED发光膜层发出的白色光线进行RGB三色滤波。图1的硅基有机电致发光显示面板的结构适用于较高像素密度，或者像素尺寸较小的显示器，OLED发光膜层横跨整个显示面板的平面没有中断，从而避免了使用三张掩膜来分别蒸发R、G、B三色OLED发光膜层的方式，而后者多用于像素尺寸较大的中大尺寸OLED显示器的制造。

如图1所示，假设一个子像素的信号电压是3V,而相邻子像素的信号电压是2V，阴极电压是-2V。由于OLED发光膜层横跨整个像素阵列组成的显示器的平面都是连续而非断开的，当相邻的子像素电极也就是相邻子像素的阳极的电位不同时，通过有一定导电性能的空穴导电层就会产生横向的漏电流，如图1所示，这个漏电流I_L’有两个分支。其中第一个分支是横向漏电流，如图中的I₁’所示，从一个像素的阳极跨越像素隔离墙PDL扩散到相邻子像素的阳极上，该分支的漏电流将降低相邻子像素的信号差异，从而导致图像的模糊和混色。而第二个分支是纵向漏电流，如图中的I₂’所示，经过空穴导电层到达像素隔离墙顶部后直接经由像素隔离墙上的寄生OLED发光膜层流到阴极，这一漏电流分支会降低所有子像素的信号强度，或者说分流了本来应该贡献子像素发光的电流，导致所有子像素的亮度下降。即使在像素隔离墙上的寄生OLED能够发出光线，也会被其上的遮光层BM所阻挡而无法输出。相对于扩散到相邻子像素的第一分支的横向漏电流，直接泄漏到阴极的第二分支的纵向漏电流对于OLED的输出光线没有任何贡献。尤其是当像素隔离墙顶部表面的电位Vs小于左右两侧子像素的电位，比如Vs＝1V的时候，两侧的漏电流都会注入寄生OLED的阴极，导致两侧的子像素的OLED亮度都被减弱。当图像信号均为低灰阶的时候，比如一个阳极电位等于1V，另一个等于0V，寄生OLED两端的电压较低和等效电阻很大，横向漏电流占主导，发生混色的风险较高。特别值得警惕的是，由于像素OLED电流和像素发光面积成正比，而这种横向漏电流和像素的周长成正比，因此其对图像质量的劣化随着像素密度ppi的提高而迅速增大。

为了解决这个难题，目前存在一些让OLED发光膜层中的最靠近阳极的导电层，比如空穴导电层HCL在相邻子像素的中间设置障碍，从而隔绝或者至少减少子像素之间的横向漏电流的结构。比如在每个子像素之间的像素定义层PDL之上挖出一道深槽，该深槽的边墙具有至少一层底切结构(under-cut)或者多层的底切结构，使得空穴导电层HCL甚至包括发光层和顶部的阴极在内的薄膜在此发生断裂，所谓底切结构是由向外延伸的一个类似于屋檐的结构和该屋檐结构下方的横向孔洞所构成。比如CN114335121A、CN1126355537A、CN102738200B以及CN102376747B等。或者在像素定义层PDL之上设置阻挡横向漏电流的挡墙，这些挡墙或者是延长横向漏电流的路径长度，或者在挡墙的侧面设置有底切的结构让横向漏电流的路径彻底断开,比如CN115394939A。另外一种方式是将像素定义层PDL的表面粗糙化，从而延伸了横向漏电流的路径长度，比如CN111463357B。

所有这类方式有两个共同的缺陷，第一共同的缺陷是对于高分辨率显示屏的重大影响。应用于虚拟现实(Virtual Reality，VR)眼镜或者增强现实(Augmented Reality，AR)眼镜上的微显示屏上，像素密度极高，相邻子像素之间的像素定义层PDL的宽度不具有发光能力，所以需尽可能地狭窄，才能获得较高的屏幕亮度。如果必须在有限宽度的像素定义层PDL上制作沟槽，将会严重降低了像素的开口率，限制了像素密度的提高或者限制单位面积的输出光量。一个硅基OLED显示器的制造通常分为前端工艺和后端工艺，前端工艺是在拥有最高精细度光刻能力的半导体芯片车间完成，后端工艺则是在较低精细度光刻能力的设备上完成的，而像素定义层PDL和其上的深槽就是在后端工艺设备上完成的。所以，当像素密度发展到2000ppi以上时，包含深槽结构的像素定义层PDL的宽度无法按比例缩小，因此像素的开口率就会急剧下降，导致屏幕亮度的显著降低。第二个共同的缺陷，参考图1的示意图，这些方式都无法消除或减少纵向漏电流，因为子像素的空穴导电层HCL从像素定义层PDL的开孔的所有边缘连接到像素定义层PDL上的空穴导电层HCL，从而提供了向着寄生OLED的阴极泄漏电流的宽阔路径。

值得警惕的是，由于像素OLED电流和像素的发光面积成正比，而占据像素周边面积的像素定义层的面积和像素的周长成正比，所以超过3000ppi的用于AR眼镜或VR眼镜的OLED显示器，如果采用上述在像素定义层上做隔离沟槽的方式都会面临开口率迅速下降的严峻局面。

另外一种截断横向漏电流的结构，如专利CN114616689A所述，其中直接在像素定义层PDL开口的边墙上设置具有底切的结构，使得空穴导电层HCL甚至包括发光层和顶部的阴极在内的薄膜在像素定义层PDL的开口边缘上发生断裂。比如在先技术US8299478、CN113678258A以及CN103779470B等等。这种方式虽然结构相对简单，尤其是不需要额外的像素定义层PDL的宽度来完成断裂横向漏电流的目的，所以像素定义层PDL的宽度，对应了显示屏幕上不发光的黑色区域，就可以根据制作工艺的极限，做到最小。然而，由于OLED发光膜层通常其厚度在100nm左右，顶部的阴极金属层为了透光也做得非常薄，阴极金属层在像素定义层PDL的边缘处发生断裂的概率较大。一旦发生阴极在像素定义层PDL的开口的边缘断裂，该子像素的OLED发光膜层就无法获得外部的阴极电压，从而无法正常工作。这种结构存在一个与生就有的内部矛盾：既要让总厚度100纳米的OLED发光膜层的最下层的空穴导电层HCL断裂，又不希望让OLED发光膜层的最上层的阴极薄膜断裂。而且要在一个12英寸的晶圆基板上的各个位置都均匀地达成这个目的，一个显示面板上可能有上百万个子像素，空穴导电层HCL不断裂就发生像素之间的串扰，阴极断裂就产生不发光的黑点，其制造工艺的窗口窄，难度高，从而导致制造良率显著降低。

因此，开发一种硅基OLED的像素结构，能够有效降低上述两种漏电流，并且有着良好的可制造性，以及适用于高像素密度的硅基有机电致发光显示屏和显示器，则是本发明的主要目的。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本发明的背景的理解，因此可以包括不构成对本领域技术人员已知的现有技术的信息。

发明内容

针对现有技术中的问题，本发明的目的在于提供一种显示面板及制造方法，显示面板中子像素之间的第一载流子导电层的横向漏电流只能通过通道出口通往其它子像素，极大地增加了漏电阻，相应地横向漏电流大幅减少；而子像素的第二电极可以通过通道出口与像素定义层上的网格状的第二电极金属层相连，从而保证子像素的发光膜层获得外部第二电极电压并正常工作，在此基础上，通过在每一像素定义层通孔设置的微透镜并设根据对应的微透镜的参数设置像素定义层通孔，从而大大地增加输出的平行光线的通量，即更大效率地利用了发光像素的发光面积，有效降低无用的功耗。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理，通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。附图中所示的一些方框图是功能实体，不一定必须与物理或逻辑上独立的实体相对应。

图1为现有的有机电致发光显示面板的剖面结构示意图；

图2为本发明第一实施例的显示面板的平面俯视结构图；

图3为图2的A-A’处的剖面结构图；

图4为本发明第二实施例的显示面板的平面俯视结构图；

图5为本发明一实施例的显示面板的两个相邻子像素之间的横向漏电流和纵向漏电流的等效电路图；

图6为本发明一实施例的横向漏电流和子像素的OLED电流的比值与横向电阻的关系曲线；

图7为本发明一实施例的纵向漏电流和子像素的OLED电流的比值与横向电阻的关系曲线；

图8为本发明第三实施例的显示面板的平面俯视结构图；

图9为本发明第四实施例的显示面板的平面俯视结构图；

图10为本发明第五实施例的显示面板的平面俯视结构图；

图11为本发明第六实施例的显示面板的平面俯视结构图；

图12中图3的剖面结构的局部放大图；

图13为本发明一实施例的豁口的局部立体示意图；

图14为本发明一实施例的栈桥的局部立体示意图；

图15为本发明第七实施例的显示面板的结构示意图；

图16为本发明一实施例的显示面板的制造方法的流程图；

图17为本发明一实施例的显示面板的制造方法的各个步骤对应的显示面板的结构示意图。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。

在本说明书的表示中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的表示意指结合该实施例或示例表示的具体特征、结构、材料或者特点包括于本说明书的至少一个实施例或示例中。而且，表示的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中表示的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。

在通篇说明书中，当说某器件与另一器件“连接”时，这不仅包括“直接连接”的情形，也包括在其中间把其它元件置于其间而“间接连接”的情形。表示“下”、“上”等相对空间的术语可以为了更容易地说明在附图中图示的一器件相对于另一器件的关系而使用。这种术语是指，不仅是在附图中所指的意义，还包括使用中的装置的其它意义或作业。例如，如果翻转附图中的装置，曾说明为在其它器件“下”的某器件则说明为在其它器件“上”。因此，所谓“下”的示例性术语，全部包括上与下方。装置可以旋转90°或其它角度，代表相对空间的术语也据此来解释。

虽然在一些实例中术语第一、第二等在本文中用来表示各种元件，但是这些元件不应当被这些术语限制。这些术语仅用来将一个元件与另一个元件进行区分。例如，第一接口及第二接口等表示。再者，如同在本文中所使用的，单数形式“一”、“一个”和“该”旨在也包括复数形式，除非上下文中有相反的指示。应当进一步理解，术语“包含”、“包含”表明存在所述的特征、步骤、操作、元件、组件、项目、种类、和/或组，但不排除一个或多个其他特征、步骤、操作、元件、组件、项目、种类、和/或组的存在、出现或添加。此处使用的术语“或”和“和/或”被解释为包括性的，或意味着任一个或任何组合。因此，“A、B或C”或者“A、B和/或C”意味着“以下任一个：A；B；C；A和B；A和C；B和C；A、B和C”。仅当元件、功能、步骤或操作的组合在某些方式下内在地互相排斥时，才会出现该定义的例外。

本文会使用到像素和子像素的词语，严格来说，一个二维图像信息的最小单元是像素，这样的一个像素往往是由RGB三种或多个不同颜色的子像素所组成，每个这些子像素都有各自的驱动电路，以及电极和半导体等材料所形成的三维立体结构，这些子像素合并在一起就提供了一个二维图像的最小单元的亮度和颜色。然而在本文中，为了叙事的简便和沿用惯用的技术词汇，特别是在权利要求书中，也会直接使用“像素”一词来描述实际上是“子像素”的内部结构，比如“像素定义层”实际上指的是划分出子像素边界的膜层，“像素电极”实际上指的是子像素内部的电极，所以仅仅是为了叙事简便和沿用惯用的技术词汇而省略了“子像素”一词前的“子”字。

虽然未不同地定义，但包括此处使用的技术术语及科学术语，所有术语均具有与本说明书所属技术领域的技术人员一般理解的意义相同的意义。普通使用的字典中定义的术语追加解释为具有与相关技术文献和当前提示的内容相符的意义，只要未进行定义，不得过度解释为理想的或非常公式性的意义。

下面结合附图以及具体的实施例进一步阐述本发明的显示面板的结构和工作原理，可以理解的是，各个具体实施例不作为本发明的保护范围的限制。

本发明的显示面板包括由多个像素组成的像素阵列，当然，还可以包括基板、基板上的由多个像素电路组成的像素电路阵列，所述像素阵列设置于所述像素电路阵列之上；每个像素包括由多个第一电极、覆盖所述第一电极像素定义层、覆盖所述像素定义层的发光膜层以及覆盖所述发光膜层的第二电极，其中，所述第一电极连接所述像素电路。

图2为本发明第一实施例的显示面板的平面俯视结构图，其中，将揭示本发明的显示面板的基本结构和相关的概念。第一实施例中，覆盖所述第一电极的像素定义层包括至少一个像素定义层通孔，所述像素定义层通孔露出所述第一电极的部分表面作为所述第一电极的工作面，即显示面板的像素或子像素区域。图2的俯视图显示呈蜂窝状排列的子像素阵列，子像素阵列为由三种颜色的六角形的子像素组成的阵列，其中100B、100R和100G分别代表蓝色子像素、红色子像素和绿色子像素的发光区域。通常蓝色子像素、红色子像素和绿色子像素构成一个像素。每个子像素之间是像素定义层200(或称为PDL200)，其通常为由一层绝缘材料或多层绝缘材料制备而成的绝缘膜。第一实施例中，第一电极为阳极，像素定义层的薄膜成型后会进行光刻工艺开孔，光刻至与其接触的阳极110的金属电极层并露出近似于一个六角形的阳极金属区域，此为像素定义层通孔320。按照本发明的工艺顺序，这个像素定义层通孔320是第二刻蚀孔。在所述像素定义层上还依次覆盖有发光膜层和可透过部分光线的阴极130。

所述有机发光膜层包括层叠设置的多层有机膜层，至少包括在所述第一电极的工作面上依次设置的第一载流子导电层、发光层、第二载流子导电层。第一载流子导电层可以由第一载流子注入层和第一载流子传输层可以合并而成，第二载流子导电层可以由第二载流子传输层和第二载流子注入层合并而成。

本发明的每个像素还包括汇聚光线的由一个微透镜或多个微透镜组成的微透镜阵列，每个所述微透镜的光轴垂直于所述显示面板的发光面；更具体地，每个所述微透镜与一所述像素定义层通孔对应，且所述微透镜的光学主平面平行于所述像素定义层通孔的发光面，所述微透镜的光轴穿过所述像素定义层通孔的发光面的中心。在一些实施例中，所述像素定义层通孔包括上层孔和至少一个下层孔，或者说所述上层孔内存在一个或多个下层孔；所述上层孔在显示面板的基板上的投影完全覆盖所述至少一个下层孔在显示面板的基板上的投影。此时，所述微透镜可以包括至少一子透镜，每个所述子透镜与一所述下层孔对应，所述子透镜的光轴穿过对应的所述下层孔的中心。

需注意的是，像素定义层通孔320并不是一个中规中矩的正六角形，其中存在一个向像素定义层通孔的内部延伸出的狭窄的栈桥329的部分，其沿像素定义层通孔320的边墙方向的宽度为Wa，垂直于像素定义层通孔320的边墙的方向的长度为La。因此，本发明中形象地将之简称为栈桥329。图3则为图2中一个子像素的立体示意图。为方便起见，图3中的像素定义层通孔320绘制成矩形。所述栈桥329的末端(靠近子像素中心的一端)与至少一个阶梯或至少一个坡度小于90°的斜坡相连接。这种阶梯或坡度小于90°的斜坡可以通过对覆盖此区域的像素定义层作第一刻蚀孔310a来实现，具体可参考下文制造方法部分的描述。需注意的是，第一实施例中的第一电极为阳极，第二电极为阴极，相应地，第一载流子导电层为空穴导电层，可以包括空穴注入层和空穴传输层，第二载流子导电层为电子导电层，可以包括电子注入层和电子传输层。在其他实施例中，第一电极和第二电极的结构可以反过来，即驱动晶体管连接到OLED发光膜层阴极上，此时，第一电极为阴极，第二电极为阳极，相应地，第一载流子导电层为电子导电层，可以包括电子注入层和电子传输层，第二载流子导电层为空穴导电层，可以包括空穴注入层和空穴传输层。下文的实施例中均采用第一电极为阳极，而且像素的驱动电路连接到阳极的结构。

图3为图2的A-A’处的剖面结构图，图3实施例采用第一实施例的像素阵列结构，同时，图3实施例的像素定义层200a由三层绝缘膜层201a、202a和203a叠加而成。施加反应性离子刻蚀，也就是所谓的干刻工艺至这一狭窄的第二刻蚀孔310a中。这个第二刻蚀孔310a相对于像素定义层通孔320来说比较浅，只是刻蚀到一定的深度，目的是将像素定义层200a的绝缘膜层的部分刻蚀除去，如刻蚀去除像素定义层200a的绝缘膜层的最上面的一层，而不会刻蚀至阳极110的金属电极层的表面，具体参考下文的图4和制备工艺步骤的描述。为了将像素定义层200a的绝缘膜层的最上面的一层完全除去，部分过刻蚀(over-etching)会将绝缘膜层的最上面的一层的下层绝缘膜层刻蚀掉薄薄的一层，如图3中的绝缘202a膜层的左侧台阶所表示的。在其他一些实施例中，绝缘202a膜层的左侧的台阶不明显，可以呈现为一个坡度小于90°的斜坡。

刻蚀第二刻蚀孔310a的工艺参数与刻蚀第一刻蚀孔的像素定义层通孔320的工艺参数不同，从而造成了第二刻蚀孔310a的边墙与像素定义层通孔320的边墙的外形截然不同。刻蚀绝缘薄膜的工艺最常用的是反应性离子刻蚀，或称RIE(reactive ion etch)。RIE刻蚀第二刻蚀孔310a的时候，物理刻蚀的成分远大于化学刻蚀的成分。所谓物理刻蚀就是等离子的能量较大，气体密度较低，通过带电离子对被刻蚀绝缘薄膜表面的物理轰击作用来促成对薄膜的刻蚀，也就是说在刻蚀主要发生在垂直于被刻蚀薄膜表面的方向上，也称为各向异性的等离子体刻蚀。这样刻蚀出来的孔的边墙接近于垂直或者有小于90°的坡度。

RIE刻蚀像素定义层通孔320的时候，化学刻蚀占较大成分。化学刻蚀就是等离子在各个方向上和被刻蚀材料的原子或分子进行等离子化学反应，从而在垂直于和平行于被刻蚀薄膜表面的两个方向上同时发生薄膜的刻蚀，或者说发生近似于各向同性的等离子体刻蚀。这样刻蚀出来的孔的边墙就有可能出现底切结构的外形。这通常是由于绝缘膜包括至少两层具有不同刻蚀速率的材料，而刻蚀速率较快的材料位于刻蚀速率较慢(或者说硬壳)的材料的下方，从而较快的横向刻蚀会在该硬壳的下面挖出一个孔洞来，形成底切的构造。

图3实施例的像素定义层200a最上面(远离阳极110)的203a膜层的刻蚀速率和其下面的202a膜层的刻蚀速率相比较低，这可以通过改变材料的致密程度来实现，同一种绝缘材料(比如Si₃N₄或者SiO₂)的密度越高，其刻蚀速率就越低。因此，本发明中的像素定义层的绝缘膜包括的多层膜层可以是不同材质的绝缘膜层，也可以是同一材质但具有不同特性的绝缘膜层，如同一材质但具有不同密度的绝缘膜层。在等离子体增强化学的气相沉积法(Plasma Enhanced Chemical Vapor Deposition，PECVD)中，通过改变薄膜沉积的工艺参数可以获得不同密度的薄膜。具有较大的横向刻蚀成分的像素定义层200a开孔处，具有较高刻蚀速率的202a膜层被横向刻蚀，从而在203a膜层的下方形成一个孔洞，并在该处形成单层底切结构Ua。

经过上述处理，沿着像素定义层200的像素定义层通孔320的边墙，包括栈桥329的两侧，阴极130金属向外突出的屋檐结构Ua的外层131a处，有机发光膜层或者称为OLED发光膜层中的空穴导电层HCL发生断裂，图3的实施例中表现为OLED发光膜层中的空穴导电层121在像素定义层通孔320的所述通道出口以外的边墙处就发生断裂，或者说是不连续的，此处空穴导电层包括了空穴注入层和空穴传输层。此时，只有在第二刻蚀孔310a的登录码头所建立的倾斜的爬坡阶梯，空穴导电层HCL可以爬上像素定义层PDL的顶部。因此，子像素之间的空穴导电层HCL内的漏电流只能通过第二刻蚀孔310a的登陆码头爬上栈桥329，然后通过狭窄而长条的栈桥通往周围其它子像素，如图2中的路径210a所示。由于漏电阻大幅增加，横向漏电流被大幅度地减少。即使存在微量的漏电流，通过狭窄的栈桥后和周围各个子像素的漏电流合流之后就不再有鲜明的个别子像素的特征，或者说不带有颜色信息，因此大大降低了混色的风险。举例来说，从而避免了蓝色子像素100B和周围的子像素，比如和红色子像素100R发生横向串扰。在此实施例中，第二刻蚀孔310a处的台阶(或者是斜坡)及与之连接的栈桥329构成(见图3的立体结构图)的空穴导电层HCL内的漏电流的通道出口，栈桥329的长度和宽度即分别为所述通道出口的长度和宽度。如图2所示，此实施例中，通道出口设置于多边形的像素定义层通孔320一边处。在本发明中有时候简称该第二刻蚀孔310a或第二光刻区域为登陆码头，其功能和用途比较接近通常意义上的登陆码头的功能和用途，下文将对这个部分的功能和用途将进行阐述。

同时，如图3所示，阴极130金属电极层在像素定义层通孔320的边墙处变得很薄，似断非断的状态，而实际发生断裂的风险就非常高。如果阴极130金属也沿着像素定义层通孔320的边墙真的发生断裂，就无法获得外部提供的阴极电压。为此，垂直刻蚀占主流的第二刻蚀孔310a刻蚀避免了或者去除了底切结构，使得子像素内的阴极130金属能够通过第二刻蚀孔310a雕刻出来的通道出口上较为缓冲的坡度顺利地爬到子像素之间的PDL200之上，即第二电极在通道出口处是连续的并进而和其它子像素的阴极金属层一起连接到外部的阴极电源上。

如果阴极金属层在第二刻蚀孔310a的边墙处的通道上的电阻足够小，即使阴极130金属在像素定义层通孔320的边墙处侥幸保持连续，或者在部分子像素断裂，在部分子像素连续，也不会对整个OLED显示面板和显示器的特性有明显的影响。

需要注意的是，像素定义层的像素定义层通孔320内部的阴极金属层即使在向外突出的屋檐结构Ua的外层131a处发生断裂，依然可以通过第二刻蚀孔310的登陆码头顺利登上栈桥，尔后与像素定义层PDL上的网格状的阴极金属层相连。当然，如果像素定义层通孔320内部的阴极130在屋檐结构Ua的外层131a处没有断裂，即其仍然保持连续性，也不会对显示面板的特性产生负面影响。也就是说，底切结构或屋檐结构的唯一目的就是要让空穴导电层HCL在此处形成断裂，而阴极金属层是否连续不再重要。这对于工艺控制来说有着极大的好处。在本发明的背景技术部分有过阐述，目前应用的技术中需要让厚度大约为100纳米的OLED发光膜层底层的空穴导电层HCL在底切结构处断裂，又不能让OLED发光膜层顶部的阴极金属层断裂，这种相互矛盾的要求使得制造工艺面临巨大的挑战。

图3的实施例中，有机发光膜层中的空穴导电层在通道出口处是断裂或者说是不连续的，在其他一些实施例中，可以是有机发光膜层中的空穴导电层和发光层，或者是整个有机发光膜层在通道出口处是断裂或者说是不连续的。

图4为本发明第二实施例的显示面板的平面俯视结构图，第二实施例中，每个子像素的通道出口不再是向着像素定义层通孔内部延伸出的一个狭窄的栈桥，而是一个位于像素定义层通孔的边墙并向着像素定义层通孔的外部延伸的一个豁口状结构，本文中简称为豁口，在靠近该六角形的像素定义层通孔320的边墙有一个横跨其边墙的第二刻蚀孔310b，这个第二刻蚀孔310b雕刻出一豁口，豁口是第二个光刻区域，施加反应性离子刻蚀，而且是有着更多物理刻蚀成分的刻蚀工艺到这个狭窄的第二刻蚀孔310b。这个刻蚀孔比起PDL200的像素定义层通孔320来相对比较浅，只是刻蚀到一定的深度。仍以像素定义层200a的绝缘膜由三层绝缘膜层201a、202a和203a叠加而成为例，主要是将顶层硬壳的203a膜层除去，而不会一直向下刻蚀至阳极110的金属表面，为了将203a膜层完全除去，部分过刻蚀(over-etching)会将203a膜层的下层的202a膜层刻蚀掉薄薄的一层，如图3中的202a膜层的左侧台阶所表示的。此实施例中，202a膜层的左侧台阶(或者斜坡)与第二刻蚀孔310b(豁口)构成的空穴导电层HCL内的漏电流的通道出口，此时，第二刻蚀孔310b的长度和宽度即分别为所述通道出口的长度和宽度。

第一实施例中的栈桥部分通常不贡献发光，而第二实施例的结构就基本没有这个缺点。但是如图4中的路径210b所示，从一个子像素到相邻子像素的横向漏电流的路径被缩短了，第二实施例结构中横向漏电流会有少许增加。尽管如此，和传统的像素结构相比，路径210b已经增加很多倍了。

应该指明，为了表达的简单性和直观性，本发明的说明书中所有实施例和绘图中，子像素的通道出口都可以用这个简单的像素定义层的像素定义层通孔的边墙的第二刻蚀孔310来表示，但是其具体的平面和立体结构也可以是图3中的狭窄的栈桥形状或其它外形。子像素的通道出口这一词汇的含义也包括了栈桥329和登陆码头的部分结构。

图5是本发明一实施例的显示面板的两个相邻子像素之间的横向漏电流和纵向漏电流的等效电路。根据图5的等效电路来计算本发明的实施例对于横向漏电流和纵向漏电流的改善程度。图5中，V_A1代表左侧一子像素的阳极电位，V_A2代表右侧一子像素的阳极电位，r_s是子像素的通道出口的OLED发光膜层的最底层的空穴导电层HCL的电阻，r_p是像素定义层上从沿着图2的路径210a的空穴导电层HCL的电阻的一半，D_PA是一个像素定义层上的OLED发光膜层形成的寄生OLED(parasitic OLED)，这部分寄生OLED的薄膜电容为C_PA，V_CC是阴极电压源，V_s是路径210a的二分之一距离处的电位。从呈蜂窝状排列的子像素阵列的平面图，图2和图3可以得知，一个子像素的漏电流会向着周围的六个子像素的阳极流动。图5中为了简便起见，仅绘出了右侧的一个子像素的OLED，但是这并不妨碍在计算中将通往周围六个子像素的阳极的电流都考虑在内。

一般来说，当V_s小于V_A1和V_A2的电位的时候，左右两个子像素的漏电流都通过寄生OLED流向阴极电压源V_CC。这个时候并不发生相邻不同颜色信号的串扰，但是这种漏电流会导致阳极信号电压的降低和图像对比度的下降。当V_A1＞V_s＞V_A2，如图5中的水平箭头所示时，来自左侧子像素阳极的漏电流分流到右侧子像素的阳极上形成漏电流I_L1，同时经由寄生OLED的D_PA流入V_CC形成漏电流I_L2，此时就发生了相邻子像素的颜色信号的串扰。图5的等效电路的静态电流-电压方程式如下：

式(1)中，R_L为漏电流电阻，且R_L＝r_s+r_p，V_TH是OLED的阈值电压，I₀和V₀是一个和OLED的I-V特性有关的常数，I₀正比于OLED的面积。对上式求根就可以得到未知数V_s的数值以及第一分支和第二分支的漏电流。假设空穴导电层HCL的薄膜电阻率为3.6x 10^5Ω/cm,薄膜厚度为30nm,计算可得薄膜方块电阻是ρ＝1.2x10^11Ω/□。子像素内的栈桥的长度是1μm，宽度是0.5μm，两个相邻像素定义层的通孔的间隔是0.5μm，图2中六边形的一个边长是5μm。相邻子像素之间的空穴导电层HCL没有任何断裂时，通过空穴导电层HCL和周围的六个子像素之间的横向漏电流的并联电阻为2R_L＝ρx 0.5/5/6＝2x 10^9Ω。使用栈桥结构后，一个子像素的栈桥本身的电阻r_s＝ρx 1/0.5＝2.4x 10^11Ω。从该子像素的通道出口外到周围的六个子像素的阳极的电阻是一个包括该子像素周围的空穴导电层HCL的薄膜电阻和六个周围的子像素的通道出口电阻在内的二维网格的电阻，计算结果为6.5x 10^11Ω，这样总的电阻2R_L＝8.9x 10^11Ω。假设有机发光膜层的总厚度等于100nm，可以计算出上述二维网格的电容。计算结果表明，RC(电阻电容)弛豫时间在采用本发明的栈桥结构前后的变化为从0.08ms大幅增长到33ms。对于驱动在至少60Hz刷新频率的硅基OLED来说，其每帧时间在16ms，而漏电流的RC弛豫时间等于33ms，说明漏电流对于OLED阵列的动态驱动的影响可以基本忽略。下面进一步地从静态电流的角度来看对于漏电流的改善效果。

根据上述方程式(1)，通过数字计算可以得到本发明的栈桥结构降低漏电流的效果。栈桥结构降低漏电流的效果表示在图6中的本发明一实施例的横向漏电流和子像素的OLED电流的比值与横向电阻(空穴导电层等效电阻)的关系曲线；图7绘出了纵向漏电流和子像素的OLED电流的比值与空穴导电层等效电阻的关系曲线；图5的等效电路图中左侧子像素的阳极电压V_A1作为参数，V_A1从2V变化到5V，分别对应图6和图7中从上至下的不同曲线。可见横向漏电流和子像素的OLED电流的比值随着空穴导电层的横向电阻的增大而快速下降，阳极电压V_A1越高，下降越快。图6和图7的横坐标上标识出了使用本发明的栈桥结构前后的空穴导电层的等效电阻的位置。对比可知，空穴导电层HCL的总电阻R_L增长了444倍，阳极电压等于3V的横向漏电流和子像素的OLED电流的比值从12％迅速下降到接近于零，而对应的纵向漏电流的比值则是从3.3％大幅下降到0.21％。上述数据证实了本实施例的显示面板的栈桥结构的降低横向漏电流和纵向漏电流的效果非常显著。

同时，如图3所示，阴极130金属层在像素定义层通孔320的边墙处变得很薄，似断非断的状态，而实际发生断裂的风险就非常高。如果阴极130金属也沿着像素定义层通孔320的边墙真的发生断裂，就无法获得外部提供的阴极电压。为此，垂直刻蚀占主流的第二刻蚀孔310a避免了或者去除了底切结构，使得子像素内的阴极130金属能够通过第二刻蚀孔310a雕刻出来的通道出口上较为缓冲的坡度顺利地爬到子像素之间的像素定义层PDL200之上，即第二电极在通道出口处是连续的并进而和其它子像素的阴极金属层一起连接到外部的阴极电源上。

如果阴极金属层在刻蚀的第二刻蚀孔310a的边墙处的通道出口上的电阻足够小，即使阴极130金属在像素定义层通孔320的边墙处侥幸保持连续，或者在部分子像素断裂，在部分子像素连续，也不会对整个OLED显示面板和显示器的特性有明显的影响。

原理上，每个子像素内的空穴导电层HCL也会通过第二刻蚀孔雕刻出来的通道出口和相邻的子像素的空穴导电层HCL连接，从而产生横向漏电流和串扰。然而如图2和图4的平面俯视结构图中，相邻子像素的通道出口被设置的相距较远，根据前述的薄膜电阻的计算公式的简单估算，横向漏电流的电阻至少增加50倍，从而大大降低了这种串扰的程度。图3的剖面图也可以用来描述第一实施例的栈桥和登陆码头的横断面。

将上述实施例可以拓展到一般的场合，让通道出口的宽度Wa和PDL的像素定义层通孔的周长的比例小于1/4。详细的计算和分析发现，通道出口的电阻如果小于100欧姆，其对于OLED的正常工作的影响可以忽略不计。因此可以尽可能地将子像素内的通道出口做的狭窄，大幅降低子像素之间通过空穴导电层HCL发生的横向漏电流而不会影响子像素的OLED电流-电压特性。这时候，通道出口的宽度的限制更多地来自对于制造工艺的极限，生产良率以及长期驱动下器件可靠性的考量。针对用于AR/VR眼镜的硅基OLED微显示器或面板来说，一个合理选择是让通道宽度范围为，0.1μm<Wa<1μm，而其长度La可以从0.5微米到几个微米。为了增加工艺和器件的可靠性和冗余度，每个子像素可以设置多个上述通道，从而避免由于刻蚀或薄膜蒸镀的缺陷导致子像素内部的OLED阴极无法连接到显示面板的阴极网格上。

子像素的通道出口可以放置在子像素的角落，比如图8的第三实施例中的六角形的边角，或者图9的第三实施例中的矩形子像素的一个边角。多边形的子像素的边角可以获得比较大的空间去设置通道出口。图8和图9展示的子像素的通道出口是豁口形状，也就是从像素定义层的开口边缘向外开出的一个通道出口。

图10和图11分别绘出了第五实施例和第六实施例的平面俯视结构图，这些子像素的通道出口是栈桥结构。其栈桥可以是沿着子像素的对角线方向向着通孔的内部延伸的直条形状，或者是其它与子像素的对角线方向有倾斜角度的直条状或弯曲形状。和图2和图4类似，320代表了像素定义层的像素定义层通孔的上层孔。图10中，还包括了像素定义层通孔的下层孔322，下层孔322露出了子像素的第一电极的部分成为OLED有效发光面的第一电极。310是一个刻蚀的相对较小的第二刻蚀孔，雕刻出该子像素的阴极通往外部电路的通道出口的结构。如前所述，两个相邻子像素的第一电极之间的漏电流必须通过OLED的第一载流子导电层，比如HCL。所以，如图10所示，下层孔322的边缘到栈桥末端的距离Wg也增加了横向漏电流的路径，可以进一步降低横向漏电流。作为一个实施例，设定该距离Wg大于或等于1微米。根据图10中栈桥的长度和位置，下层孔322的中心可以在子像素的中心或者偏离子像素的中心。下层孔322是通过下文中描述的第三刻蚀孔的工艺完成的。

图12中示出了本发明第一实施例的像素定义层的A-A’剖面的局部放大图，当然，第二实施例的PDL的A-A’剖面也可以是图12的结构。像素定义层200a由三层绝缘膜层201a膜层、202a膜层和203a膜层叠加而成，最上面的203a膜层的刻蚀速率和下面的202a膜层相比较低，在具有化学刻蚀的像素定义层200a的像素定义层通孔320刻蚀过程中，在像素定义层的右侧的顶部硬壳的屋檐结构(eaves)下形成了底切结构。在主要为物理刻蚀的第二刻蚀孔310刻蚀过程中，在像素定义层200a的左侧形成了有若干台阶的通道出口。为了防止在右侧的薄膜断裂的缝隙处，薄膜顶部的阴极金属层的断裂端和最底下的阳极金属发生接触从而造成阴极和像素电极的短路，对于像素定义层最下一层的201a膜层的超出屋檐结构的延伸段的长度W_p有一定的要求。

参考图3的剖面图可以得知，这个延伸段的长度W_p至少应该不小于有机发光膜层在像素定义层通孔320的切口边缘，或者说有机发光膜层在台阶边缘的厚度，也即是有机发光膜层在跨越台阶时在水平方向的厚度。这个厚度不仅依赖于有机发光膜层的最大厚度，更是依赖于薄膜的成膜工艺条件和断崖处将被薄膜覆盖的表面的几何形态以及材料的表面附着性质。根据绝大多数的半导体薄膜的台阶覆盖数据，可以推断台阶侧面薄膜的厚度大致是像素定义层200顶部发光膜层厚度的50％到100％。因此要求W_p至少大于有机发光膜层加上顶部阴极金属层的总厚度的一半。从另外一个角度来看，绝缘第一绝缘膜层201的延伸段阻碍了部分阳极金属和发光膜层的接触，从而减少了有效的发光面积，应该尽量缩短其长度。虽然有机发光膜层的最下面一层的空穴导电层121覆盖在201a膜层的延伸段之上，如图3所示，可以提供一定程度的导电功能，但是其较高的电阻率使得这种辅助作用有限。因此，绝缘201a膜层超出203a膜层的屋檐结构端部的延伸段的长度W_p不应该过长，比如应小于1.5微米，根据上述描述，获得本发明优选的结构尺寸的相互关系，具体如下：

T_OLED·50％≤W_p≤1.5μm；

其中，T_OLED是位于像素定义层的顶部的OLED发光膜层和阴极金属层在内的总厚度，OLED发光膜层至少包括了空穴导电层HCL、发光层EML和电子导电层ECL等。上述规则可以适用于显示在图3的实施例的单层底切结构，也可以适用于其他实施例的双层或多层底切结构。

第一实施例至第六实施例所揭示的器件结构可以用以下比较形象和比喻的方式描述。阳极金属膜放在一个低洼区域(像素定义层通孔)，并被一道城墙(像素定义层通孔的边墙的PDL)所围绕，存在一个从低洼区域通往城墙顶部的通道出口，该通道上设置了多个台阶可以顺利登上城墙。很多这样的低洼区域呈阵列状排布，通过各自的通道出口，和城墙上的主干道相互连通。

根据上述形象的描述，进一步描述一个子像素的豁口310b的立体结构，如图13所示，其中展示了豁口310b处形成的通道出口和台阶，以及像素定义层通孔320b的边墙形成的底切结构。为了更加清晰地展示通道出口的台阶部分的结构，叠加在其上的有机发光膜层和阴极金属层没有绘出。仍以像素定义层200a由三层绝缘膜层201a、202a和203a叠加而成为例，环绕城墙内环的粗线条形象地表示PDL的最上面一层“硬壳”203a的边墙呈现的屋檐结构。从图13可以看到，粗线条底切结构有一豁口310b，豁口310b正是让阴极金属顺利爬坡的通道出口。图13中的剖面标识线A-A’，可以参考图2和图4。豁口310b用来代表通往子像素的通道出口，而该通道出口的具体结构则可以有各种外形、不同的尺寸以及台阶数量，通道出口的位置和数量也可能有所不同。图14绘出了一个矩形子像素和含有栈桥和登陆码头的通道出口的立体示意图。其栈桥和登陆码头的立体结构可以应用到图2中的本发明的第一实施例，图中明确显示出了栈桥329和登陆码头的台阶，环绕像素定义层通孔320的边墙的粗线条代表了屋檐结构的位置。

在另外一种非常独特的OLED设计中，如图15的第七实施例所示，在每个子像素的上方设置了一个具有汇聚光线作用的微透镜140，将OLED平面光源发出的光线转换成平行光线190出射。而那些远离所述微透镜140的焦点的发光面积(直径为F_p的圆形面积)的发光可能无法被该微透镜140所收集，从而造成功耗的浪费。所以图15的实施例中，像素定义层200c包括201c膜层、202c膜层和203c膜层，用201c膜层的延长段将焦点以外的阳极110金属遮挡起来。在这种低功耗的OLED结构中，本发明中所使用的像素定义层200c的最底层201c膜层的延伸段一直延伸到微透镜140的焦点附近，从而可以有效地降低功耗。在这种实施结构中，W_p的长度则是从203c膜层的断崖处一直延伸到靠近微透镜140的焦点附近。图15的剖面图对应于图2或图4中的剖面B-B’处的结构，所以图15中可见左右两个对称的底切结构。

如图15所示，像素定义层的像素定义层通孔实际可以看成包括了上层孔和至少一个下层孔的开口，此实施例中，上层孔可以是203c膜层处的开口，下层孔可以是201c膜层处的开口。所述上层孔可以为如上文所述的多边形，如矩形或六边形等，可以为圆形。当然，如前所述，像素定义层通孔320并不是一个中规中矩的多边形或圆形，其中存在一个通道出口。为了不让远离这些微透镜的焦点区域的有机发光膜层发出光线，从而有效降低了无用的功耗，优选地，下层孔为圆形，即没有被201c膜层覆盖的阳极110金属的区域是一个圆盘形状，其直径可以设定为一个入射平行光通过微透镜140后在微透镜的焦平面上的圆孔衍射的艾利斑的直径，或者圆孔衍射图案的第二个暗环的直径。如果选择艾利斑的直径，那么k等于1.22π，如果选择第二个暗环的直径，那么k等于2.23π。

所述下层孔的直径由下式决定：

其中，F_p是所述下层孔的直径，f₀是所述微透镜的焦距，D是所述微透镜的通光孔径，λ是该像素发出光线的中心波长，k是参数且满足1.22≤k≤2.23。

考虑到在实际的工艺制造过程中的各种误差，所述下层孔的直径在上述数学公式的计算值的上下20％的范围内浮动也是可以容许的。

根据像素定义层的像素定义层通孔的上层孔的宽度W_L就可以容易算出W_p的数值来，或者说

W_p＝0.5(W_L-F_p)；

本发明的显示面板中，像素定义层的像素定义层通孔的所述上层孔在显示面板的基板上的投影完全覆盖所述至少一个下层孔在显示面板的基板上的投影。实际制作中，为了不增加工艺的复杂性，每个子像素的微透镜的通光孔径和焦距长度通常大致相同。所以像素定义层在底层的201c膜层的延伸长度W_p将随着子像素所发出光线的峰值波长而变化。这个光线的峰值波长，如果使用彩色滤光片的话，基本由彩色滤光片的透过光谱的峰值所决定。根据以上F_p的公式，像素发出光线的中心波长越长，W_p就越小。另外，如前所述，由于栈桥的延伸长度和位置，下层孔的中心可以偏离一个子像素的几何中心，但是该子像素对应的微透镜的光轴则需要穿过下层孔的中心，或者说，子像素所属的微透镜的光轴可以不在子像素的中心，尤其是一个子像素存在多个微透镜，同时存在多个下层孔的场合。

本发明还提供一种上述实施例的显示面板的制造方法，以图4的第二实施例的剖面A-A’以及像素定义层至少包括三层绝缘膜层为例，图16和图17分别为本发明的一实施例的制造方法的流程图以及制造方法的各个步骤对应的显示面板的结构示意图，具体的，制造方法包括如下步骤：

S10：在由多个像素电路组成的像素电路阵列之上制作包括了多个第一电极110的第一电极阵列；

在第一电极阵列之上制作至少包括连续层叠的第一绝缘膜层、第二绝缘膜层和第三绝缘膜层，所述第一绝缘膜层、所述第二绝缘膜层和所述第三绝缘膜层在材料的化学组分或结构致密度上均不同；比如上述三层绝缘膜层可以包括有机膜和无机膜层叠的结构，或包括氧化硅和氮化硅的交替层叠的多层膜结构，或包括薄膜密度高低交替的多层膜结构。

其中，第一电极110材料可采用金属Mo、Al或Mo-Al合金，或采用氧化物透明导电材料ITO；第一电极的厚度在100nm到1000nm之间；每个第一电极和一个像素电路相连，相邻像素的第一电极相互分离，其间隙的尺寸在200nm到1000nm之间。此实施例中，像素定义层包括至少层叠并连续的三层绝缘膜层，第一绝缘膜层201、第二绝缘膜层202和第三绝缘膜层203，此处的连续用于描述该多层绝缘膜层在刻蚀像素定义层通孔320以及第二刻蚀孔前的状态。连续的第一绝缘膜层201、第二绝缘膜层202和第三绝缘膜层203依次叠加在第一电极110()的子像素阵列之上。第一绝缘膜层201是有机绝缘膜层，第二绝缘膜层202和第三绝缘膜层203均是无机绝缘膜层。第一绝缘膜层201可以是液状材料经过涂布工艺涂敷在第一电极110的阵列上，再经过预热烘烤(热固化)或者紫外线照射(UV固化)使其硬化。因为是液状材料涂布在基板上，这种液状材料具有将凹凸不平的基板作平坦化的功能。平坦化后的表面有助于后期的薄膜沉积和光刻开孔的均匀性。这里使用的可涂布和硬化的有机材料包括：酚醛树脂、有机硅化合物、丙烯酸树脂、聚乙烯树脂和含氟有机物等。而在第一绝缘膜层201之上的第二绝缘膜层202则使用物质特性完全不同的无机绝缘材料，比如氧化硅或氮化硅等。在本实施中第二绝缘膜层202使用氧化硅，第三绝缘膜层203则使用氮化硅。当然也可以反过来第二绝缘膜层202使用氮化硅，第三绝缘膜层203使用氧化硅。这种设置的一个重要理由是要让第二绝缘膜层202和第三绝缘膜层203在同一种刻蚀工艺参数下有着不同的刻蚀速率，在此之上再分别使用针对氧化硅和氮化硅的不同的工艺参数，就可以获得氧化硅和氮化硅之间较大的刻蚀选择比。

S20：采用第一刻蚀方法刻蚀第一刻蚀孔并至少刻蚀掉所述第一刻蚀孔内的第三绝缘膜层203和第二绝缘膜层202，所述第一刻蚀孔的边墙形成底切结构；需说明的是，由于显示面板的每个子像素的结构相同，图17中仅显示了单个子像素的结构示意图。

氧化硅和氮化硅的刻蚀都可以采用反应性等离子刻蚀，RIE(reactive ionetching)。刻蚀过程中需要将已经做好的硅基像素阵列基板放入等离子反应室内，随后通入反应气体，同时将以13.56KHz(千赫兹)为主频的射频电源产生的射频功率馈入等离子反应室上下电极之间，将反应气体电离生成等离子体。比较常用的反应气体包括了SF₆、CF₄、O₂和/或Ar等混合气体。氟离子和基板上未被掩膜层覆盖的硅绝缘膜中的硅原子形成SiF₄气体，然后被真空泵抽出反应室。刻蚀过程中生成的含碳聚合物成分会沉积在通孔的侧壁形成保护层，使其不会被沿水平方向刻蚀。通孔底部的聚合物层会被垂直入射的带电离子特别是Ar轰击而被除掉，刻蚀得已继续向下进行，最终形成的垂直方向的通孔。这就是各向异性的或者简单地说物理刻蚀的机理。然而反应气体中的氧离子和含碳聚合物发生反应，生成CO₂等气体被抽出反应室，露出通孔的侧壁，可以让刻蚀在水平方向延伸，这就是各向同性或者简单地说化学刻蚀的机理。

S20中，经过涂布光刻胶和曝光，显影和烘烤步骤，在像素定义层通孔对应的区域开放一个掩模板的窗口露出制作有像素定义层的基板并进行RIE。假设像素定义层顶部的第三绝缘膜层203是氮化硅，第二绝缘膜层202是氧化硅，此时，选择具有各向同性刻蚀的工艺参数，并且该工艺参数对氮化硅(第三绝缘膜层203)的刻蚀速率小于对氧化硅(第二绝缘膜层202)的刻蚀速率的工艺参数，刻蚀气体包括氧气、CF₄、CHF₃和氩气。其中，氧气的流量控制在70sccm至80sccm以内，CF₄的流量控制在90sccm至110sccm以内，CHF₃的流量控制在15sccm至25sccm以内，氩气的流量控制在50sccm至70sccm以内。相比下文S30的工艺参数，S20的CF₄和氧气的浓度之比的增大，可以减少侧壁聚合物的形成，即减少对通孔侧壁的保护，加快横向刻蚀的速度，造成图中S20中的第三绝缘膜层203和第二绝缘膜层202的底切结构，第三绝缘膜层203和第二绝缘膜层202形成像素定义层的像素定义层通孔的上层孔321，如图17所示。即S20的第一刻蚀方法应为各向同性的刻蚀方法，如各向同性的等离子体刻蚀方法等。同时保留适当浓度的CHF₃和氩气，使得各向同性刻蚀过程也有一定的纵向刻蚀深度，以满足通孔形貌的要求。刻蚀将会在到达有机的第一绝缘膜层201的时候基本停止，因为选择的等离子刻蚀工艺对有机膜的刻蚀速率非常低，因此有机的第一绝缘膜层201自然成为了刻蚀的阻挡层(etching stop)。除了氟化碳CF₄气体以外，硫化氟气体比如SF₆，辅以O₂和C₄F₈，也是一种很好的各向同性的刻蚀气体的选择。其中，SF₆的气体流量的取值范围在450～650sccm，O₂的气体流量的取值范围在50～70sccm，C₄F₈的气体流量的取值范围在150～220sccm。

S30：采用第二刻蚀方法在所述第三绝缘膜层203上刻蚀第二刻蚀孔310，至少刻蚀掉所述第二刻蚀孔310内的第三绝缘膜层203；

每个所述第二刻蚀孔310在显示面板的基板的投影和所述第一刻蚀孔在基板的投影有部分交叠区域。

S30步骤中，具体地，去除基板上残留的光刻胶，重新制作新的光刻胶并在第二刻蚀孔310对应的区域打开一个光刻窗口。这个窗口放在子像素的第一电极金属的边缘附近，或者横跨其边缘。第二刻蚀方法为各向异性的或者说有更多物理刻蚀成分的等离子体刻蚀，而且选择对顶部第三绝缘膜层203的氮化硅有着较高刻蚀速率，对下面的第二绝缘膜层202的氧化硅有着较低的刻蚀速率的工艺参数。刻蚀气体包括CF₄、CHF₃和氩气，其中，CF₄的浓度在10sccm至20sccm以内，CHF₃的浓度在30sccm至50sccm以内，氩气的浓度在80sccm至120sccm以内。相比于S20步骤，刻蚀气体中去掉了氧气，增大了CHF₃和氩气的流量，从而增大了垂直方向的离子轰击效果和垂直方向的刻蚀。这种等离子刻蚀过程会首先将位于顶部的第三绝缘膜层203的“屋檐”“敲掉”，然后对其下方的第二绝缘膜层202进行一定程度的刻蚀，形成了像素定义层通孔右侧的台阶结构。

在本实施例中，氮化硅和氧化硅的层叠结构只有一个周期，在其它实施例中这个氮化硅和氧化硅交替叠加的周期可以是两个甚至两个以上，都可以采用步骤S30的物理刻蚀敲掉在刻蚀孔的侧壁上一个或多个凸起的“屋檐”。在RIE刻蚀过程中，由于这种台阶状的凸起部会成为电场集中区，容易发生类似于尖端放电现象，等离子体中的带电粒子会集中对这些尖端部分进行物理轰击，经过一定时间的刻蚀就能够将侧壁上的凸起的“屋檐”刻蚀掉。在第二刻蚀孔310对应的区域的左侧，由于等离子刻蚀对于有机第一绝缘膜层201刻蚀速率很低，自然就成为了步骤S30刻蚀的阻挡层。采用硫化氟SF₆，辅以Ar和C₄F₈，并增大馈入的射电功率，和可以形成以物理刻蚀为主的各向异性等离子刻蚀。

除了在步骤S20和步骤S30中分别使用以各向同性和各向异性的RIE刻蚀参数以外，还可以选择不同的刻蚀气体组分，强化氮化硅和氧化硅的不同刻蚀速率，从而获得有底切结构的侧壁或具有阶梯形的侧壁结构。比如，由于待刻蚀材料层是氮化硅和氧化硅薄膜交替叠加的，刻蚀过程中可以交替通入不同的反应气体来分别刻蚀这两种材料。可选地，采用C₄F₆、C₄F₈、Ar、CH₂F₂和O₂的混合反应气体，并调节其中的刻蚀气体组分的百分比。其中C₄F₆和C₄F₈对氧化硅刻蚀速度较快对氮化硅刻蚀速度较慢，而CH₂F₂对氮化硅刻蚀较快而对氧化硅刻蚀较慢，调节O₂和Ar气体的流量则可以加强或减弱各向异性的物理刻蚀的程度。

S40：采用第三刻蚀方法在所述第一刻蚀孔内刻蚀所述第一绝缘膜层101并形成至少一个第三刻蚀孔，第三刻蚀孔即为像素定义层通孔的下层孔322，下层孔322裸露出的第一电极110的区域为显示面板的像素OLED的有效工作面。所述第三刻蚀孔在显示面板基板上的投影完全落入所述第一刻蚀孔在显示面板基板上的投影内，且所述第一刻蚀孔的边缘到任一所述第三刻蚀孔322的边缘的距离大于或等于有机发光膜层的厚度和第二电极的厚度之和的一半。为了增加横向漏电流的路径，可以设置第三刻蚀孔322的位置，使得第三刻蚀孔的边缘到通道出口的距离大于或等于1微米。

可以看出，第三刻蚀方法可以采用第一刻蚀方法所述的各向异性的刻蚀方法，如各向异性的等离子体刻蚀方法。步骤S40的工艺相对比较简单，即在已经固化的有机第一绝缘膜层201上开出一个比上层孔321更小的一个或多个下层孔322，所露出来的第一电极金属配合阴极金属层将给发光膜层施加电压并使其发出光线。在前面的图12和相关描述中已经揭示，绝缘第一绝缘膜层201在存在底切结构的位置需要延长一段距离防止断裂的第一电极和第二电极发生短路。因此，图17中的S40中第一绝缘膜层201在左侧和右侧的向着第一电极110的中心延伸的长度略有不同。对于有机绝缘膜层的等离子气相刻蚀，可以采用NH₃和O₂的混合刻蚀气体，或者使用氮气和氢气的混合刻蚀气体，或者使用甲胺(CH₃NH₂)为主要成分的刻蚀气体。

上述制造方法中以包括三层重叠绝缘膜层的像素定义层为例展开描述的，但是其他实施例的制造方法也可以用于刻蚀少于和多于三层绝缘膜层的像素定义层；另外，刻蚀气体以及像素定义层的多层绝缘膜层的材料，厚度和叠加顺序亦可根据需要而替换、去除、添加和调整，也都在本发明的制造方法的基本概念所涵盖的范围之内。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本领域技术人员而言，显然本申请不限于上述示范性实施例的细节，而且在不背离本申请的精神或基本特征的情况下，能够以其他的具体形式实现本申请。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本申请的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化涵括在本申请内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。

Claims

1.一种显示面板，其特征在于，包括由多个像素组成的像素阵列；

每个所述像素包括第一电极，所述第一电极连接显示面板的像素电路；

覆盖所述第一电极的像素定义层，所述像素定义层包括至少一个像素定义层通孔，所述像素定义层通孔露出所述第一电极的部分表面；

覆盖所述像素定义层和所述像素定义层通孔所露出的第一电极表面的有机发光膜层；

覆盖所述有机发光膜层的由第二电极，所述第二电极可透过部分光线；以及

一个微透镜或多个微透镜组成的阵列；每个所述微透镜的光轴垂直于所述显示面板的发光面；

所述有机发光膜层包括在所述第一电极上依次层叠设置的至少第一载流子导电层、发光层、第二载流子导电层；

所述像素定义层通孔的边墙处设置有至少一个通道出口；

所述有机发光膜层包括的至少所述第一载流子导电层在所述像素定义层通孔的边墙处是不连续的，所述第二电极在所述通道出口是连续的。

2.根据权利要求1所述的显示面板，其特征在于，所述像素定义层通孔包括上层孔和至少一个下层孔；

所述上层孔在显示面板的基板上的投影完全覆盖所述至少一个下层孔在显示面板的基板上的投影。

3.根据权利要求2所述的显示面板，其特征在于，每个所述微透镜与一所述下层孔相互对应，并且所述微透镜的光轴穿过对应的所述下层孔的中心。

4.根据权利要求2所述的显示面板，其特征在于，所述上层孔的边缘到任意一个所述下层孔的边缘的距离大于或等于所述有机发光膜层的厚度和所述第二电极的厚度之和的一半。

5.根据权利要求3所述的显示面板，其特征在于，所述下层孔的边缘到所述通道出口的最短距离大于或等于1微米。

6.根据权利要求2所述的显示面板，其特征在于，所述上层孔为多边形孔，所述通道出口设置在所述多边形孔的边角处。

7.根据权利要求3所述的显示面板，其特征在于，所述下层孔为圆形，所述下层孔的直径由下式决定：

0.8Mp≤Fp≤1.2Mp；

其中，Mp是计算参数，F_p是所述下层孔的直径，f₀是所述微透镜的焦距，D是所述微透镜的通光孔径，λ是该像素发出光线的中心波长，k是参数且满足1.22≤k≤2.23。

8.根据权利要求1所述的显示面板，其特征在于，所述像素定义层包括顺序连续叠加的N层绝缘膜层，第一绝缘膜层覆盖在所述第一电极阵列上，第N绝缘膜层覆盖在第N-1绝缘膜层上；并且第N绝缘膜层，和/或，第(N-2m)绝缘膜层在所述像素定义层通孔的边墙处包括一个向着所述像素定义层通孔的内部凸出的屋檐结构，其中，N为正整数；m为正整数，且(N-2m)≧2。

9.根据权利要求8所述的显示面板，其特征在于，所述像素定义层的N层绝缘膜层中，第一绝缘膜层为有机膜绝缘层，其他膜层为无机绝缘膜层。

10.根据权利要求8所述的显示面板，其特征在于，所述像素定义层的N层绝缘膜层包括氧化硅膜层和氮化硅膜层交替重叠的多层结构。

11.根据权利要求1所述的显示面板，其特征在于，所述通道出口包括向所述像素定义层通孔的内部延伸的栈桥状结构以及设置于所述栈桥状结构的末端的至少一个阶梯或至少一个坡度小于90°的斜坡，所述第二电极在所述阶梯或所述斜坡处连续；或

所述通道出口包括向所述像素定义层通孔的外部延伸的豁口和所述豁口处的至少一个阶梯或至少一个坡度小于90°的斜坡，所述第二电极在所述阶梯或所述斜坡处连续。

12.一种显示面板的制造方法，其特征在于，包括如下步骤：

S10：在由多个像素电路组成的像素电路阵列之上制作包括了多个第一电极的第一电极阵列；

在第一电极阵列之上制作至少包括连续层叠的第一绝缘膜层、第二绝缘膜层和第三绝缘膜层，所述第一绝缘膜层、所述第二绝缘膜层和所述第三绝缘膜层在材料的化学组分或结构致密度上均不同；

S20：采用第一刻蚀方法刻蚀第一刻蚀孔并至少刻蚀掉所述第一刻蚀孔内的第三绝缘膜层和第二绝缘膜层，所述第一刻蚀孔的边墙形成底切结构；

S30：采用第二刻蚀方法刻蚀第二刻蚀孔，至少刻蚀掉所述第二刻蚀孔内的第三绝缘膜层；

每个所述第二刻蚀孔在显示面板的基板的投影和所述第一刻蚀孔在基板的投影有部分交叠区域；

S40：采用第三刻蚀方法在所述第一刻蚀孔内刻蚀所述第一绝缘膜层并形成至少一个第三刻蚀孔，所述第三刻蚀孔在显示面板基板上的投影完全落入所述第一刻蚀孔在显示面板基板上的投影内，且所述第一刻蚀孔的边缘到任一所述第三刻蚀孔的边缘的距离大于或等于有机发光膜层的厚度和第二电极的厚度之和的一半。