CN116190420A - 一种快恢复二极管结构及其制备方法 - Google Patents

一种快恢复二极管结构及其制备方法 Download PDF

Info

Publication number
CN116190420A
CN116190420A CN202310166781.0A CN202310166781A CN116190420A CN 116190420 A CN116190420 A CN 116190420A CN 202310166781 A CN202310166781 A CN 202310166781A CN 116190420 A CN116190420 A CN 116190420A
Authority
CN
China
Prior art keywords
region
type
lightly doped
doped
drift region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310166781.0A
Other languages
English (en)
Other versions
CN116190420B (zh
Inventor
王天意
张庆雷
王波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Linzhong Electronic Technology Co ltd
Original Assignee
Shanghai Linzhong Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Linzhong Electronic Technology Co ltd filed Critical Shanghai Linzhong Electronic Technology Co ltd
Priority to CN202310166781.0A priority Critical patent/CN116190420B/zh
Publication of CN116190420A publication Critical patent/CN116190420A/zh
Application granted granted Critical
Publication of CN116190420B publication Critical patent/CN116190420B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Thyristors (AREA)

Abstract

本发明提供一种快恢复二极管结构及其制备方法，在中掺杂N型漂移区内形成贯穿的重掺杂P柱区，从而在N型漂移区内形成水平PN结，使得二极管在反向关断时N漂移区具有高电阻率，从而让二极管承受较高的反向偏压；二极管正向导通时，N型漂移区的掺杂浓度可以被快速恢复，从而降低二极管的电阻率以获得更低的正向压降，降低了器件的损耗；在沟槽栅之间形成轻掺杂N阱区和P型重掺杂区，二极管正向导通时，由于轻掺杂N阱区位于P型重掺杂区的下方，从而可以隔断P型重掺杂区，最终改善载流子的分布状态，二极管处于反偏时，轻掺杂N阱区与沟槽栅之间的电流通道被反型成P型，使P型重掺杂区与P型轻掺杂区连通，从而提高器件的抗反向浪涌能力。

Description

一种快恢复二极管结构及其制备方法
技术领域
本发明涉及半导体技术领域，特别是涉及一种快恢复二极管结构及其制备方法。
背景技术
IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)是由双极型三极管和绝缘栅型场效应管组成的复合全控型电压驱动式功率半导体器件，兼有金属-氧化物半导体场效应晶体管的高输入阻抗和电力晶体管的低导通压降两方面的优点。IGBT在使用时通常需要搭配FRD(Fast Recovery Diode，快恢复二极管)，其在电路主要起到续流、钳位和缓冲作用。
现有的IGBT在实际使用过程中，与IGBT配套使用的二极管通常为P-I-N结构，其中，I指的是N漂移区，由于其电阻率较高，与低掺杂的P发射区也能够形成较大的掺杂浓度差从而承受电压，并且N漂移区的电阻率越大，宽度越宽则耐压能力越强，但与此同时也会导致存在较大的正向压降，增大导通时的损耗，而重掺杂的P发射极往往会导致二极管在开关过程中器件软度不足，容易在反向恢复过程中受到电流震荡的损害，但使用低掺杂的P发射区又会导致二极管的抗浪涌电流能力不足，从而增大失效风险。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种快恢复二极管结构及其制备方法，用于解决现有技术中如何使二极管在与IGBT配套使用时既能在降低正向压降，减小导通损耗的同时又具有合适的软度以及较高的可靠性的问题。
为实现上述目的及其他相关目的，本发明提供一种快恢复二极管结构，所述二极管结构包括：
阴极金属层；
N型衬底，所述N型衬底位于所述阴极金属层的上方且与所述阴极金属层连接；
N型漂移区，所述N型漂移区位于所述N型衬底的上方且与所述N型衬底连接；
P型轻掺杂区，所述P型轻掺杂区位于所述N型漂移区的上方且与所述N型漂移区连接；
沟槽栅，包括栅极以及包裹所述栅极的栅氧介质层，所述沟槽栅位于所述P型轻掺杂区内，且所述沟槽栅的深度小于所述P型轻掺杂区的深度；
轻掺杂N阱区，所述轻掺杂N阱区位于两个所述沟槽栅之间的区域，且所述轻掺杂N阱区的深度小于所述沟槽栅的深度；
P型重掺杂区，位于所述轻掺杂N阱区内，且所述P型重掺杂区的侧部与所述沟槽栅连接，且所述P型重掺杂区的深度小于所述轻掺杂N阱区的深度；
阳极金属层，所述阳极金属层位于所述P型轻掺杂区的上方且分别与所述P型轻掺杂区、所述轻掺杂N阱区以及所述P型重掺杂区的顶部连接。
可选地，所述N型漂移区包括中掺杂N型漂移区和轻掺杂N型漂移区，其中，所述中掺杂N型漂移区远离所述N型衬底且所述中掺杂N型漂移区内形成有贯穿所述中掺杂N型漂移区的重掺杂P柱区。
可选地，所述中掺杂N型漂移区的掺杂浓度为1E15cm-3～1E17cm-3，所述轻掺杂N型漂移区的掺杂浓度为1E11cm-3～1E14cm-3，所述重掺杂P柱区的掺杂浓度为1E16cm-3～1E18cm-3。
可选地，所述P型轻掺杂区的掺杂浓度小于所述P型重掺杂区的掺杂浓度。
可选地，所述N型衬底为重掺杂且掺杂浓度为1E17cm-3～1E20cm-3。
可选地，所述栅氧介质层的厚度为
Figure BDA0004096201490000021
本申请还提供一种快恢复二极管的制备方法，包括以下步骤：
提供N型衬底，所述N型衬底包括相对设置的正面和背面，并于所述N型衬底的正面形成N型漂移区，所述N型漂移区包括轻掺杂N型漂移区和中掺杂N型漂移区；
于所述N型漂移区的上方形成P型轻掺杂区；
对所述P型轻掺杂区进行离子注入形成轻掺杂N阱区；
对所述P型轻掺杂区进行刻蚀以在所述轻掺杂N阱区的两侧分别形成沟槽栅，所述沟槽栅包括栅极以及包裹所述栅极的栅氧介质层，且所述轻掺杂N阱区的深度小于所述沟槽栅的深度；
对所述轻掺杂N阱区进行离子注入，形成侧部与与所述沟槽栅连接的P型重掺杂区，且所述P型重掺杂区的深度小于所述轻掺杂N阱区的深度；
于所述P型轻掺杂区的上方沉积金属形成阳极金属层，所述阳极金属层位于所述P型轻掺杂区的上方且分别与所述P型轻掺杂区、所述轻掺杂N阱区以及所述P型重掺杂区的顶部连接；
对所述N型衬底进行减薄工艺并于所述N型衬底的背面沉积金属形成阴极金属层。
可选地，形成所述中掺杂N型漂移区的同时形成重掺杂P柱区，且所述重掺杂P柱区贯穿所述中掺杂N型漂移区。
可选地，所述P型轻掺杂区的离子注入剂量为1E13cm-2，所述P型重掺杂区的离子注入剂量为1E14cm-2～1E16cm-2，所述轻掺杂N阱区的离子注入剂量为1E14cm-2～1E16cm-2。
可选地，所述阳极金属层的厚度为4μm～6μm，所述阴极金属层的厚度为1μm～3μm。
如上所述，本发明的快恢复二极管结构及其制备方法，与现有技术相比，具有以下有益效果：
1)通过形成的轻掺杂N阱区，可以改善N型漂移区内的载流子浓度梯度分布，进而提高了器件的软度。
2)当二极管承受反向偏压时，P型重掺杂区与P型轻掺杂区之间的N型沟槽会反型成P型，从而形成电流通道，使得P型重掺杂区与P型轻掺杂区之间互相连通，从而可以增加P型轻掺杂区的掺杂浓度，提高器件的抗反向浪涌能力；当二极管正向导通时，N型沟槽不会反型，使得P型重掺杂区不会影响P型轻掺杂区的掺杂浓度，从而保证器件具有足够的软度。
3)在中掺杂N型漂移区内形成重掺杂P柱区，从而形成水平P+N结，相当于增大PN结的接触面积，从而提高器件的抗静电能力，且在二极管关断时中掺杂N型漂移区内的载流子将被水平P+N结耗尽，形成高电阻率的N型漂移区，从而使器件具有较高的耐压能力，而在正向导通时恢复到原本的掺杂浓度，从而保证二极管在正向导通时漂移区具有较高的掺杂水平，进而获得更低的正向压降以降低器件损耗。
附图说明
图1显示为本发明的快恢复二极管结构结构的制备方法的流程示意图。
图2显示为本发明的快恢复二极管的结构中的N型衬底的剖面结构示意图。
图3显示为本发明的快恢复二极管的结构中形成N型漂移区和重掺杂P柱区的剖面结构示意图。
图4显示为本发明的快恢复二极管的结构中形成P型轻掺杂区的剖面结构示意图。
图5显示为本发明的快恢复二极管的结构中形成轻掺杂N阱区的剖面结构示意图。
图6显示为本发明的快恢复二极管的结构中形成沟槽的剖面结构示意图。
图7显示为本发明的快恢复二极管的结构中形成沟槽栅的剖面结构示意图。
图8显示为本发明的快恢复二极管的结构中形成P型重掺杂区的剖面结构示意图。
图9显示为本发明的快恢复二极管结构的剖面结构示意图。
图10显示为本发明实施例二中提供的快恢复二极管结构的剖面结构示意图。
元件标号说明
101 N型衬底
102 N型漂移区
1021 轻掺杂N型漂移区
1022 中掺杂N型漂移区
103 重掺杂P柱区
104 P型轻掺杂区
105 沟槽栅
1051 栅极
1052 栅氧介质层
106 沟槽
107 轻掺杂N阱区
108 P型重掺杂区
109 阳极金属层
110 阴极金属层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
请参阅图1至图10。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
如图1所示，其示出了本申请一个实施例提供的一种快恢复二极管的制备方法的流程图，该方法包括以下步骤：
S1：提供N型衬底101，N型衬底101包括相对设置的正面和背面，并于N型衬底101的正面形成N型漂移区102，N型漂移区102包括轻掺杂N型漂移区1021和中掺杂N型漂移区1022；
S2：于N型漂移区102的上方形成P型轻掺杂区104；
S3：对P型轻掺杂区104进行离子注入形成轻掺杂N阱区107；
S4：对P型轻掺杂区104进行刻蚀以在轻掺杂N阱区107的两侧分别形成沟槽栅105，沟槽栅105包括栅极1051以及包裹栅极1051的栅氧介质层1052，且轻掺杂N阱区107的深度小于沟槽栅105的深度；
S5：对轻掺杂N阱区107进行离子注入，形成侧部与沟槽栅105连接的P型重掺杂区108，且P型重掺杂区108的深度小于轻掺杂N阱区107的深度；
S6：于P型轻掺杂区104的上方沉积金属形成阳极金属层109，阳极金属层109位于P型轻掺杂区104的上方且分别与P型轻掺杂区104、轻掺杂N阱区107以及P型重掺杂区108的顶部连接；
S7：对N型衬底101进行减薄工艺并于N型衬底101的背面沉积金属形成阴极金属层110。
以下结合附图对有关所述快恢复二极管的制备方法做进一步的介绍，具体如下：
在步骤S1中，请参阅图1至图3，提供N型衬底101，N型衬底101包括相对设置的正面和背面，并于N型衬底101的正面形成N型漂移区102，N型漂移区102包括轻掺杂N型漂移区1021和中掺杂N型漂移区1022。
具体的，如图2所示，在本发明实施例中，N型衬底101选用硅衬底，于N型衬底101上形成N型漂移区102，N型漂移区102包括轻掺杂N型漂移区1021和中掺杂N型漂移区1022。其中，中掺杂N型漂移区1022远离N型衬底101设置，且中掺杂N型漂移区1022的掺杂浓度为1E15cm-3～1E17cm-3，轻掺杂N型漂移区1021靠近N型衬底101设置且轻掺杂N型漂移区的掺杂浓度为1E11cm-3～1E14cm-3。
可选地，如图2所示，在本发明实施例中，N型衬底101为N型硅衬底，关于N型衬底101的类型也可以为本领域所熟知的其它类型，本申请对此不作限定，且N型衬底101的离子掺杂浓度为1E17cm-3～1E20cm-3，例如，N型衬底101的掺杂浓度可以根据设计要求选择为1E17cm-3、1E18cm-3、1E19cm-3或1E20cm-3。
作为示例，形成中掺杂N型漂移区1022时还包括通过多层外延工艺形成重掺杂P柱区103的步骤且且所述重掺杂P柱区贯穿所述中掺杂N型漂移区。
具体的，如图3所示，在本发明实施例中，中掺杂N型漂移区1022位于轻掺杂N型漂移区1021的上方，且在中掺杂N型漂移区1022内形成有交替间隔并均匀排列的重掺杂P柱区103。可选地，重掺杂P柱区103的硼离子掺杂浓度为1.0×1016cm-3～1.0×1018cm-3。
具体的，在本发明实施例中，重掺杂P柱区103通过异质外延生长交替形成在中掺杂N型漂移区1022内，且相邻的中掺杂N型漂移区1022和重掺杂P柱区103在水平方向上形成P+N结，从而形成超结结构。超结结构的存在使得二极管在反向关断时，由于在中掺杂N型漂移区1022的两侧同时形成耗尽区，使得中掺杂N型漂移区1022内的载流子被耗尽，从而提高了二极管的电阻率，最终提高了二极管的耐压能力；而当二极管处于正向导通时，P型轻掺杂区104和N型衬底101都可以向N型漂移区102注入载流子，使得N型漂移区102的掺杂浓度被快速恢复，从而可以降低电阻率以获得更低的正向压降，达到降低器件损耗的目的。
在步骤S2中，请参阅图1和图4，于N型漂移区102的上方形成P型轻掺杂区104。
具体的，如图4所示，在本发明实施例中，在N型漂移区102上方，先形成轻掺杂N型漂移区1021，然后对轻掺杂N型漂移区1021进行离子注入工艺从而形成P型轻掺杂区104，P型轻掺杂区104的硼离子注入浓度为1E13cm-2。P型轻掺杂区104可以通过控制离子注入工艺中的注入能量以及后续推结温度和时间等参数控制P型轻掺杂区104的结深，此工艺为业内技术人员所熟知，此处不再赘述。
在步骤S3中，请参阅图1和图5，对P型轻掺杂区104进行离子注入形成轻掺杂N阱区107。
可选地，在本发明实施例中，继续在P型轻掺杂区104的中间位置区域进行离子注入，从而形成轻掺杂N阱区107，轻掺杂N阱区107的磷离子注入浓度为1E14cm-2～1E16cm-2。轻掺杂N阱区107可以通过控制离子注入工艺中的注入能量以及后续推结温度和时间等参数控制轻掺杂N阱区107的结深，该工艺为业内技术人员所熟知，此处不再赘述。
具体的，如图5所示，在本发明实施例中，在P型轻掺杂区104的顶部先通过沉积的方法形成第一掩膜(图中未示出)，该第一掩膜即为轻掺杂N阱区107的离子注入掩膜，在形成轻掺杂N阱区107之后第一掩膜还要去除。然后，采用离子注入工艺形成轻掺杂N阱区107，其中，轻掺杂N阱区107与P型轻掺杂区104的顶部齐平，且轻掺杂N阱区107的深度小于P型轻掺杂区104的深度即轻掺杂N阱区107与N型漂移区102互相不接触。
在步骤S4中，请参阅图1和图6，对P型轻掺杂区104进行刻蚀以在轻掺杂N阱区107的两侧分别形成沟槽栅105，沟槽栅105包括栅极1051以及包裹栅极1051的栅氧介质层1052，且轻掺杂N阱区107的深度小于沟槽栅105的深度。
具体的，如图6所示，在形成轻掺杂N阱区107之后，再次在P型轻掺杂区104的顶部形成第二掩膜，然后对P型轻掺杂区104进行刻蚀从而形成沟槽106，其中，沟槽106的深度小于P型轻掺杂区104的深度且大于轻掺杂N阱区107的深度。在本发明实施例中，沟槽106数量为2个且分别位于轻掺杂N阱区107的两侧并与轻掺杂N阱区107连接，进一步的，如图7所示，在沟槽106的内壁上先形成栅氧介质层1052，其中，栅氧介质层1052的厚度为
Figure BDA0004096201490000071
然后使用多晶硅填充沟槽106形成栅极1051，此外，在形成栅极1051之后还需要通过CMP工艺去除多余的多晶硅，使得栅极1051与P型轻掺杂区104的顶部齐平。
在本实施例中，在对栅极1051执行CMP工艺之前，第二掩膜也要通过刻蚀工艺去除，然后在P型轻掺杂区104的上方形成栅氧介质层1052，并将沟槽106之外的栅氧介质层1052刻蚀掉以使得栅氧介质层1052完全包裹栅极1051，从而使得栅极1051与栅氧介质层1052共同构成沟槽栅105，且由于沟槽106的深度小于P型轻掺杂区104的深度，从而使得轻掺杂N阱区107的深度小于形成的沟槽栅105的深度，此外，栅极1051通过外置的驱动器与阳极金属层109相连接，而驱动器的本质是一个电阻，这样，当二极管处于反偏状态时，栅极电容受到变化的电压作用下会产生感应电流，流经驱动器的感应电流会产生负栅压。
在步骤S5中，请参阅图1和图8，对轻掺杂N阱区107进行离子注入，形成侧部与沟槽栅105连接的P型重掺杂区108，且P型重掺杂区108的深度小于轻掺杂N阱区107的深度。
可选地，在轻掺杂N阱区107的顶部执行离子注入工艺并进行退火，从而形成P型重掺杂区108，P型重掺杂区108位于两个沟槽栅105之间的区域且P型重掺杂区108的侧部与沟槽栅105连接。
具体的，如图8所示，在轻掺杂N阱区107的顶部再次形成第三掩膜，该第三掩膜即为P型重掺杂区108的注入掩膜，其在后续工艺中需要去除，采用离子注入工艺，在轻掺杂N阱区107内形成P型重掺杂区108，在本发明实施例中，P型重掺杂区108的数量为2个，P型重掺杂区108包括顶部和侧部，其中，P型重掺杂区108的顶部与轻掺杂N阱区107齐平，P型重掺杂区108的侧部与沟槽栅105连接，P型重掺杂区108的离子注入浓度为1E14cm-2～1E16cm-2，且P型重掺杂区108的深度小于沟槽栅105的深度。由于栅极1051通过外置的驱动器与阳极金属层109相连接，而驱动器的本质是一个电阻，驱动器可以调节施加给栅极1051的电压。当二极管处于反偏状态时，栅极电容受到变化的电压作用下会产生感应电流，流经驱动器的感应电流会产生负栅压，使得栅极1051在负栅压的作用下将轻掺杂N阱区107的载流子吸附到栅氧介质层1052的表面，使得轻掺杂N阱区107与沟槽栅105接触的区域被反型成P型，从而使P型重掺杂区108与P型轻掺杂区104连通，以提高器件的软度和抗反向浪涌能力。当二极管处于导通状态时，轻掺杂N阱区107与沟槽栅105接触的区域不会被反型成P型，且由于轻掺杂N阱区107位于P型重掺杂区108的下方，从而可以隔断P型重掺杂区108，以改善载流子分布状态。
在步骤S6中，请参阅图1和图9，于P型轻掺杂区104的上方沉积金属形成阳极金属层109，阳极金属层109位于P型轻掺杂区104的上方且分别与P型轻掺杂区104、轻掺杂N阱区107以及P型重掺杂区108的顶部连接。
具体的，如图9所示，在本实施例中，在P型轻掺杂区104的上方沉积金属以形成阳极金属层109，其中，阳极金属层109与分别与P型轻掺杂区104、轻掺杂N阱区107以及P型重掺杂区108的顶部连接，阳极金属层109的厚度为4μm～6μm，例如，可以为4μm、5μm或6μm。
在步骤S7中，请参阅图1和图9，对N型衬底101进行减薄工艺并于N型衬底101的背面沉积金属形成阴极金属层110。
具体的，如图9所示，在本实施例中，先对N型衬底101的背面进行减薄工艺，然后在N型衬底101的背面沉积金属以形成阴极金属层110，其中，阴极金属层110与N型衬底101的背面连接，阴极金属层110的厚度为1μm～3μm，例如，可以为1μm、2μm或3μm。
实施例二
如图10所示，本实施例提供一种快恢复二极管结构，包括：阴极金属层110；N型衬底101，N型衬底101位于阴极金属层110的上方且与阴极金属层110连接；N型漂移区102，N型漂移区102位于N型衬底101的上方且与N型衬底101连接；P型轻掺杂区104，P型轻掺杂区104位于N型漂移区102的上方且与N型漂移区102连接；沟槽栅105，包括栅极1051以及包裹栅极1051的栅氧介质层1052，沟槽栅105位于P型轻掺杂区104内，且沟槽栅105的深度小于P型轻掺杂区104的深度；轻掺杂N阱区107，轻掺杂N阱区107位于两个沟槽栅105之间的区域，且轻掺杂N阱区107的深度小于沟槽栅105的深度；P型重掺杂区108，位于轻掺杂N阱区107内，且P型重掺杂区108的侧部与沟槽栅105连接，且P型重掺杂区108的深度小于轻掺杂N阱区107的深度；阳极金属层109，位于P型轻掺杂区104的上方且分别与P型轻掺杂区104、轻掺杂N阱区107以及P型重掺杂区108的顶部连接。
可选地，N型漂移区包括中掺杂N型漂移区和轻掺杂N型漂移区，其中，中掺杂N型漂移区远离N型衬底且中掺杂N型漂移区内形成有贯穿中掺杂N型漂移区的重掺杂P柱区。
可选地，中掺杂N型漂移区的掺杂浓度为1E15cm-3～1E17cm-3，轻掺杂N型漂移区的掺杂浓度为1E11cm-3～1E14cm-3，重掺杂P柱区的掺杂浓度为1E16cm-3～1E18cm-3。
所述P型轻掺杂区的掺杂浓度小于所述P型重掺杂区的掺杂浓度。
可选地，N型衬底为重掺杂且掺杂浓度为1E17cm-3～1E20cm-3。
可选地，栅氧介质层的厚度为
Figure BDA0004096201490000091
可以理解的是，上述各实施例中相同或相似部分可以相互参考，在一些实施例中未详细说明的内容可以参见其他实施例中相同或相似的内容。
综上所述，本发明的快恢复二极管结构中，通过在中掺杂N型漂移区内形成贯穿的重掺杂P柱区，使得中掺杂N型漂移区与相邻的重掺杂P柱区形成P+N结，从而使得二极管在反向关断时，中掺杂N型漂移区内的载流子被耗尽，从而转变成高阻区，使得二极管可以承受较高的反向电压；且当二极管处于正向导通时，P型轻掺杂区和重掺杂的N型衬底都可以向N型漂移区注入载流子，使得中掺杂N型漂移区的掺杂浓度被快速恢复，从而转变回较低电阻率以获得更低的正向压降，达到降低器件损耗的目的；通过在沟槽栅之间形成的轻掺杂N阱区以及在轻掺杂N阱区内形成的P型重掺杂区，使得P型重掺杂区与P型轻掺杂区之间可以形成电流通道，这样，当二极管处于反偏状态时，栅极在负栅压的作用下将轻掺杂N阱区的载流子吸附到栅氧介质层的表面，使得轻掺杂N阱区与沟槽栅接触的区域被反型成P型，从而使P型重掺杂区与P型轻掺杂区连通，相当于提高了P发射极的掺杂浓度，从而提高了器件抗反向浪涌能力，当二极管处于导通状态时，轻掺杂N阱区与沟槽栅接触的区域不会被反型成P型，且由于轻掺杂N阱区位于P型重掺杂区的下方，从而可以隔断P型重掺杂区，以改善载流子分布状态。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种快恢复二极管结构，其特征在于，所述二极管结构包括：
阴极金属层；
N型衬底，所述N型衬底位于所述阴极金属层的上方且与所述阴极金属层连接；
N型漂移区，所述N型漂移区位于所述N型衬底的上方且与所述N型衬底连接；
P型轻掺杂区，所述P型轻掺杂区位于所述N型漂移区的上方且与所述N型漂移区连接；
沟槽栅，包括栅极以及包裹所述栅极的栅氧介质层，所述沟槽栅位于所述P型轻掺杂区内，且所述沟槽栅的深度小于所述P型轻掺杂区的深度；
轻掺杂N阱区，所述轻掺杂N阱区位于两个所述沟槽栅之间的区域，且所述轻掺杂N阱区的深度小于所述沟槽栅的深度；
P型重掺杂区，位于所述轻掺杂N阱区内，且所述P型重掺杂区的侧部与所述沟槽栅连接，且所述P型重掺杂区的深度小于所述轻掺杂N阱区的深度；
阳极金属层，所述阳极金属层位于所述P型轻掺杂区的上方且分别与所述P型轻掺杂区、所述轻掺杂N阱区以及所述P型重掺杂区的顶部连接。
2.根据权利要求1所述的二极管结构，其特征在于：所述N型漂移区包括中掺杂N型漂移区和轻掺杂N型漂移区，其中，所述中掺杂N型漂移区远离所述N型衬底且所述中掺杂N型漂移区内形成有贯穿所述中掺杂N型漂移区的重掺杂P柱区。
3.根据权利要求2所述的二极管结构，其特征在于：所述中掺杂N型漂移区的掺杂浓度为1E15cm-3～1E17cm-3，所述轻掺杂N型漂移区的掺杂浓度为1E11cm-3～1E14cm-3，所述重掺杂P柱区的掺杂浓度为1E16cm-3～1E18cm-3。
4.根据权利要求1所述的二极管结构，其特征在于：所述P型轻掺杂区的掺杂浓度小于所述P型重掺杂区的掺杂浓度。
5.根据权利要求1所述的二极管结构，其特征在于：所述N型衬底为重掺杂且掺杂浓度为1E17cm-3～1E20cm-3 。
6.根据权利要求1所述的二极管结构，其特征在于：所述栅氧介质层的厚度为
Figure QLYQS_1
7.一种快恢复二极管的制备方法，其特征在于，包括以下步骤：
提供N型衬底，所述N型衬底包括相对设置的正面和背面，并于所述N型衬底的正面形成N型漂移区，所述N型漂移区包括轻掺杂N型漂移区和中掺杂N型漂移区；
于所述N型漂移区的上方形成P型轻掺杂区；
对所述P型轻掺杂区进行离子注入形成轻掺杂N阱区；
对所述P型轻掺杂区进行刻蚀以在所述轻掺杂N阱区的两侧分别形成沟槽栅，所述沟槽栅包括栅极以及包裹所述栅极的栅氧介质层，且所述轻掺杂N阱区的深度小于所述沟槽栅的深度；
对所述轻掺杂N阱区进行离子注入，形成侧部与所述沟槽栅连接的P型重掺杂区，且所述P型重掺杂区的深度小于所述轻掺杂N阱区的深度；
于所述P型轻掺杂区的上方沉积金属形成阳极金属层，所述阳极金属层位于所述P型轻掺杂区的上方且分别与所述P型轻掺杂区、所述轻掺杂N阱区以及所述P型重掺杂区的顶部连接；
对所述N型衬底进行减薄工艺并于所述N型衬底的背面沉积金属形成阴极金属层。
8.根据权利要求7所述的制备方法，其特征在于：形成所述中掺杂N型漂移区的同时形成重掺杂P柱区，且所述重掺杂P柱区贯穿所述中掺杂N型漂移区。
9.根据权利要求7所述的制备方法，其特征在于：所述P型轻掺杂区的离子注入剂量为1E13cm-2，所述P型重掺杂区的离子注入剂量为1E14cm-2～1E16cm-2，所述轻掺杂N阱区的离子注入剂量为1E14cm-2～1E16cm-2。
10.根据权利要求7所述的制备方法，其特征在于：所述阳极金属层的厚度为4μm～6μm，所述阴极金属层的厚度为1μm～3μm。
CN202310166781.0A 2023-02-24 2023-02-24 一种快恢复二极管结构及其制备方法 Active CN116190420B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310166781.0A CN116190420B (zh) 2023-02-24 2023-02-24 一种快恢复二极管结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310166781.0A CN116190420B (zh) 2023-02-24 2023-02-24 一种快恢复二极管结构及其制备方法

Publications (2)

Publication Number Publication Date
CN116190420A true CN116190420A (zh) 2023-05-30
CN116190420B CN116190420B (zh) 2024-03-26

Family

ID=86450357

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310166781.0A Active CN116190420B (zh) 2023-02-24 2023-02-24 一种快恢复二极管结构及其制备方法

Country Status (1)

Country Link
CN (1) CN116190420B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010129798A (ja) * 2008-11-28 2010-06-10 Sanken Electric Co Ltd 半導体装置及びその製造方法
CN101976687A (zh) * 2010-10-21 2011-02-16 电子科技大学 一种低功耗快恢复金属氧化物半导体二极管
CN102593154A (zh) * 2012-02-29 2012-07-18 电子科技大学 一种具有p型埋层结构的槽栅二极管
CN103441151A (zh) * 2013-08-27 2013-12-11 无锡市芯茂微电子有限公司 一种低正向压降的二极管
JP2016195271A (ja) * 2016-07-04 2016-11-17 三菱電機株式会社 半導体装置
CN111048594A (zh) * 2019-11-13 2020-04-21 电子科技大学 一种集成快恢复二极管的SiC功率器件
CN111430453A (zh) * 2020-03-11 2020-07-17 上海擎茂微电子科技有限公司 一种反向恢复特性好的rc-igbt芯片及其制造方法
CN114300543A (zh) * 2022-03-10 2022-04-08 安建科技(深圳)有限公司 一种电子抽取型续流二极管器件及其制备方法
CN114551589A (zh) * 2022-04-26 2022-05-27 安建科技(深圳)有限公司 一种功率半导体器件及其制备方法
CN115312591A (zh) * 2022-10-10 2022-11-08 深圳市威兆半导体股份有限公司 一种快恢复二极管及其制备方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010129798A (ja) * 2008-11-28 2010-06-10 Sanken Electric Co Ltd 半導体装置及びその製造方法
CN101976687A (zh) * 2010-10-21 2011-02-16 电子科技大学 一种低功耗快恢复金属氧化物半导体二极管
CN102593154A (zh) * 2012-02-29 2012-07-18 电子科技大学 一种具有p型埋层结构的槽栅二极管
CN103441151A (zh) * 2013-08-27 2013-12-11 无锡市芯茂微电子有限公司 一种低正向压降的二极管
JP2016195271A (ja) * 2016-07-04 2016-11-17 三菱電機株式会社 半導体装置
CN111048594A (zh) * 2019-11-13 2020-04-21 电子科技大学 一种集成快恢复二极管的SiC功率器件
CN111430453A (zh) * 2020-03-11 2020-07-17 上海擎茂微电子科技有限公司 一种反向恢复特性好的rc-igbt芯片及其制造方法
CN114300543A (zh) * 2022-03-10 2022-04-08 安建科技(深圳)有限公司 一种电子抽取型续流二极管器件及其制备方法
CN114551589A (zh) * 2022-04-26 2022-05-27 安建科技(深圳)有限公司 一种功率半导体器件及其制备方法
CN115312591A (zh) * 2022-10-10 2022-11-08 深圳市威兆半导体股份有限公司 一种快恢复二极管及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
H. IWAMOTO, ET AL.: "New 1200 V power modules with sophisticated trench gate IGBT and superior soft recovery diode", IEEE, 6 August 2002 (2002-08-06), pages 28 - 33 *

Also Published As

Publication number Publication date
CN116190420B (zh) 2024-03-26

Similar Documents

Publication Publication Date Title
JP6471126B2 (ja) 改良されたショットキー整流器
JP5787853B2 (ja) 電力用半導体装置
CN105280711B (zh) 电荷补偿结构及用于其的制造
CN104752511B (zh) 场效应半导体器件及其制造
US20090057711A1 (en) Semiconductor device with a u-shape drift region
CN114823911B (zh) 集成高速续流二极管的沟槽碳化硅mosfet及制备方法
US10593788B2 (en) Reverse-conducting insulated-gate bipolar transistor structure and corresponding fabrication method thereof
US9929285B2 (en) Super-junction schottky diode
US10686051B2 (en) Method of manufacturing power semiconductor device
CN116153991B (zh) 一种双沟槽栅rc-igbt及其制备方法
JPH1197716A (ja) Ｍｏｓコントロールダイオード及びその製造方法
CN117080269A (zh) 一种碳化硅mosfet器件及其制备方法
CN105789331A (zh) 半导体整流器件及其制作方法
US20230047794A1 (en) Multi-trench Super-Junction IGBT Device
CN103199018B (zh) 场阻断型半导体器件的制造方法和器件结构
US10304971B2 (en) High speed Schottky rectifier
JP6649813B2 (ja) トレンチ・ショットキー・バリア・ショットキーダイオードを備える半導体装置
CN116190420B (zh) 一种快恢复二极管结构及其制备方法
CN106876471B (zh) 双槽umosfet器件
CN116053325A (zh) 一种高电阻场板屏蔽栅沟槽型场效应管器件及制造方法
US20180090562A1 (en) Schottky barrier diode and method of manufacturing the same
EP3682479A1 (en) Feeder design with high current capability
CN114373749A (zh) 一种消除负阻效应的横向rc-igbt器件结构
CN103367396A (zh) 一种超级结肖特基半导体装置及其制备方法
CN216871974U (zh) 一种多通道超结igbt器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant