CN116190269A - 一种芯片粘结和封装互连工艺用保护装置及互连方法 - Google Patents

一种芯片粘结和封装互连工艺用保护装置及互连方法 Download PDF

Info

Publication number
CN116190269A
CN116190269A CN202310112601.0A CN202310112601A CN116190269A CN 116190269 A CN116190269 A CN 116190269A CN 202310112601 A CN202310112601 A CN 202310112601A CN 116190269 A CN116190269 A CN 116190269A
Authority
CN
China
Prior art keywords
interconnection
sample
interconnected
protection device
container body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310112601.0A
Other languages
English (en)
Other versions
CN116190269B (zh
Inventor
刘旭
叶怀宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nayu Semiconductor Materials Ningbo Co ltd
Original Assignee
Nayu Semiconductor Materials Ningbo Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nayu Semiconductor Materials Ningbo Co ltd filed Critical Nayu Semiconductor Materials Ningbo Co ltd
Priority to CN202310112601.0A priority Critical patent/CN116190269B/zh
Publication of CN116190269A publication Critical patent/CN116190269A/zh
Application granted granted Critical
Publication of CN116190269B publication Critical patent/CN116190269B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/8309—Vacuum
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Packages (AREA)

Abstract

本发明提供一种芯片粘结和封装互连工艺用保护装置及互连方法，保护装置，包括：容器主体，容器主体采用不透气且可承受0‑50MPa的压力和20℃‑300℃的温度的材料制成，容器主体至少有一个面为柔性材料，且容器主体设有至少一个开口，开口用于放入待互连样品，且开口可被密封；排气孔，设于容器主体上，且与容器主体的内部连通；排气孔用于对容器主体的内部进行抽真空。该保护装置及互连方法，可以保护待互连的基板、微纳米互连材料、芯片等，在烧结过程中不被氧化，且可有效的减小传统生产过程中，互连设备需持续通气、依赖烧结夹具、产生大量尾气等问题，极大提高了生产效率，降低生产成本。

Description

一种芯片粘结和封装互连工艺用保护装置及互连方法
技术领域
本发明属于芯片粘结和封装互连技术领域，具体涉及一种芯片粘结和封装互连工艺用保护装置及互连方法。
背景技术
碳化硅(SiC)作为半导体材料，相比于其他材料，具有更小的体积、更高的效率、比纯硅半导体更高的开关频率，且关断电压更高和耐高温能力更强，被称为第三代半导体最重要的材料。但是，SiC半导体材料器件相比于Si基器件，其芯片尺寸下降、功率密度升高、芯片结温升高，使整个模块的可靠性受到更大挑战，因此，SiC器件需要新型的可提高其散热效率及可靠性的芯片与基板之间的互连材料。
烧结技术是通过高温使材料表面原子互相扩散，从而形成致密晶体的过程，是一种基于烧结理论的连接方法，微纳米金属烧结技术通过减小烧结颗粒的尺寸，降低烧结温度。微纳米金属烧结技术具有低工艺温度、高导热、高机械可靠性等优点而受到广泛关注。银具有优异的导热导电性和良好的化学稳定性，铜纳米膏具有优良的导电导热性能和较低的成本，因此纳米银和纳米铜烧结技术是两种最具有代表性的技术。例如纳米银粉，银的熔点是961℃，而当颗粒尺寸到纳米级别，其熔点会显著降低，至100℃左右，因此可通过低温烧结实现电子产品或芯片的互连。
然而，由于烧结过程中的高温作用，纳米颗粒、基板都存在很大的氧化风险，这是制约微纳米金属烧结技术广泛应用的重要原因。为了避免烧结铜层、基板上的铜层在工艺过程中发生氧化，微纳金属互连过程必须在特定的气氛或是真空中进行，因此通常需要在互连(焊接、烧结)设备的工作腔体中制造无氧环境，例如抽真空、通入惰性气体置换空气或通入还原性气体等。但该方法需要在互连工艺之前设备内环境处于室温时至互连工艺结束时向互连设备的工作腔体中持续通入无氧气体或持续不断抽真空，大大增加了工艺成本。
为解决上述问题，有研究人员通过减小设备腔体体积来降低气体消耗及成本消耗，但减小设备腔体体积同时也减小了单次生产时的空间，限制了产量，此外，保护气体的持续通入，也会带来持续不断的工艺尾气，尾气处理工艺复杂程度提高，同时人力物力投入提高。还有研究人员研究了烧结工具，通过下模具与上模具相向移动，向设于下模具上的托架上的待烧结样品施加压力，进行烧结，并在样品上方覆盖保护膜，以在施加压力时保护样品，但该工艺中仍需要在互连工艺的整个过程中持续的抽气、通气，导致大量气体消耗，且该工艺为了实现加压烧结，需要采用特定的模具，不便于进行大规模生产，且模具难以定制，不适合在实验室等小范围内开发；在对托架内的环境进行持续抽气、通气过程中，由于样品是放置于托架上的，位置并不固定，而待互连样品尺寸小，重量轻，在引入惰性气体时，容易出现吹气造成的姿态和位置的偏移；此外，该工艺中，烧结结束后，打开上下模具会自动将托架内烧结过程产生的尾气释放，排放的气体不能被有效和快速地收集，有污染环境的风险。综上，现有的防氧化措施存在工艺繁琐、依赖治具、环境污染、成本较高等缺点。
发明内容
本发明解决的技术问题是提供一种芯片粘结和封装互连工艺用保护装置及互连方法，该保护装置及互连方法，可以保护待互连的基板、微纳米互连材料、芯片等，在烧结过程中不被氧化，且可有效的减小传统生产过程中，互连设备需持续通气、依赖烧结夹具、产生大量尾气等问题，极大提高了生产效率，降低生产成本。
为了解决上述问题，本发明的第一方面提供一种芯片粘结和封装互连工艺用保护装置，包括：
容器主体，所述容器主体采用不透气且可承受0-50MPa的压力和20℃-300℃的温度的材料制成，所述容器主体至少有一个面为柔性材料，且所述容器主体设有至少一个开口，所述开口用于放入待互连样品，且所述开口可被密封；
排气孔，设于所述容器主体上，且与所述容器主体的内部连通；所述排气孔用于对所述容器主体的内部进行抽真空。
优选地，所述容器主体为袋状结构。
优选地，所述柔性材料为特氟龙薄膜、聚酰亚胺薄膜、聚酯薄膜、铝箔胶带中的至少一种。
优选地，所述排气孔为单向导通的排气孔。
本发明的第二方面提供一种芯片与基板待粘结和封装互连预制品，包括：
待互连样品和上述的芯片粘结和封装互连工艺用保护装置；
所述待互连样品包括芯片、互连基板和微纳米互连材料；所述微纳米互连材料设于所述互连基板上，所述芯片设于所述微纳米互连材料上；
所述待互连样品设于所述保护装置的所述容器主体中，所述容器主体的所述开口密封，且所述容器主体中被抽真空。
优选地，所述微纳米互连材料包括微纳米金属颗粒和有机载体；
所述微纳米金属颗粒为铜、金、钯、银、铝、银钯合金、金钯合金、铜银合金、铜铟合金、铜银镍合金、铜银锡合金、铜银钛合金、铜铝合金、银包铜、锡包铜、有机物包覆铜、有机物包覆银中的至少一种；
所述有机载体包括溶剂和功能性添加剂。
本发明的第三方面提供一种芯片粘结和封装互连的方法，包括以下步骤：
S1.利用上述的芯片粘结和封装互连工艺用保护装置，将待互连样品通过所述开口放入所述容器主体内；
S2.将装有所述待互连样品的所述容器主体的所述开口密封；
S3.通过所述排气孔对所述容器主体的内部进行抽真空，并使所述排气孔封闭；
S4.将所述芯片粘结和封装互连工艺用保护装置放入互连设备中，对所述待互连样品进行互连工艺；
S5.芯片粘结和封装互连完成。
优选地，还包括在步骤S5之后，进行：
S6.将所述芯片粘结和封装互连工艺用保护装置从互连设备中取出，转移至可进行尾气净化的场所，打开所述芯片粘结和封装互连工艺用保护装置，进行气体排放，然后取出互连后的样品。
优选地，步骤S2中，对所述开口进行密封的方法为采用封口机、包装机中的至少一种进行热压密封；热压密封时的温度为280-400℃。
优选地，在步骤S1之前，还进行：
S0.制备待互连样品，包括以下步骤：
S001.在互连基板上设置微纳米互连材料；
S002.对设置于所述互连基板上的微纳米互连材料进行预处理；
S003.将待连接芯片贴装在所述微纳米互连材料的位置处。
优选地，步骤S4中所述互连工艺采用压力辅助低温烧结工艺；所述互连工艺的温度为200℃-300℃，保温时间为30s-30min，辅助压力为0MPa-30MPa，烧结气氛为空气、氮气、氩气、氢氩混合气、甲酸、真空中的一种。
本发明与现有技术相比，具有以下有益效果：
本发明的芯片粘结和封装互连工艺用保护装置，可以保护待互连样品中互连基板、微纳米互连材料、芯片、封装底板以及散热器等，在烧结过程中不被氧化，并且将保护装置内抽真空后放入互连设备互连即可，在互连工艺过程中不需要再对互连设备腔体或容器主体进行反复抽气、充气，可有效的减小传统生产过程中，互连设备需持续通气、产生大量尾气等问题；此外，待互连样品放置于该保护装置中并将保护装置内抽真空后，一方面由于抽真空后柔性材料容器向样品施加压力，使样品位置固定，可避免质量轻的芯片被吹翻或吹起，极大提高了生产效率，降低生产成本，另一方面，整个保护装置及其中放置的待互连样品类似于被打包密封，可更方便的进行转移或暂存，对于芯片生产工艺和芯片与基板互连工艺不在同一生产区域或不是同一生产厂家的情况来说，利用该保护装置，芯片、基板等器件的生产厂家可将待互连的芯片、基板和微纳米互连材料等器件位置固定，制成半成品并打包密封，转移至互连工艺生产区域或厂家，从而方便待互连产品的转移，大大提高了工艺操作的灵活性。
本发明的芯片与基板待粘结和封装互连预制品，可更方便的进行转移或暂存。由于该预制品中抽真空后柔性材料容器向样品施加压力，使样品位置固定，可避免转移过程中待互连样品中各器件位置偏移；对于芯片生产工艺和芯片与基板互连工艺不在同一生产区域或不是同一生产厂家的情况来说，该预制品类似于将保护装置及其中放置的待互连样品打包密封，芯片生产厂家可制备好待互连样品并制成上述预制品后，将其转移至互连工艺生产区域或厂家，从而方便待互连产品的转移，大大提高了工艺操作的灵活性；再一方面，互连工艺完成后，可将该密封的保护装置从互连设备中取出，转移至具备尾气净化能力的场所，然后在该场所将保护装置打开，释放出互连过程产生的废气后，取出样品，由此可避免造成环境污染。
本发明的芯片粘结和封装互连的方法，利用保护装置，可防止互连基板、微纳米互连材料、芯片以及封装底板、散热器等在烧结过程中的氧化；同时，该互连工艺中，无需对互连设备或保护装置中进行反复的抽气、通气，可极大的减少了生产成本。
附图说明
图1是本发明实施例1所述的芯片粘结和封装互连工艺用保护装置的结构示意图；
图2是本发明实施例2所述的芯片粘结和封装互连的方法中基板的结构示意图；
图3是本发明实施例2所述的芯片粘结和封装互连的方法中步骤S001的示意图；
图4是本发明实施例2所述的芯片粘结和封装互连的方法中步骤S003的示意图；
图5是本发明实施例2所述的芯片粘结和封装互连的方法中步骤S1的示意图；
图6是本发明实施例2所述的芯片粘结和封装互连的方法中步骤S2的示意图；
图7是本发明实施例2所述的芯片粘结和封装互连的方法中步骤S3的示意图；
图8是本发明实施例2所述的芯片粘结和封装互连的方法中步骤S3中抽真空后的示意图；
图9是本发明实施例2所述的芯片粘结和封装互连的方法中步骤S4的示意图；
图10是本发明实施例2所述的芯片粘结和封装互连的方法中步骤S6的示意图。
其中：1-容器主体；2-开口；3-排气孔；4-基板；5-微纳米互连材料；6-芯片。
具体实施方式
下面将结合本发明的实施例，对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在微纳米金属烧结工艺中，为防止纳米颗粒、基板等被氧化，需要向互连设备的腔体中持续抽真空、通入无氧气体，造成了工艺成本的增加。目前，主要解决方案是减小设备腔体体积，降低气体消耗，但这同时造成了产量的降低，且仍存在尾气排放问题；还有研究人员提供了烧结工具，通过上下模具对待烧结样品施加压力，进行烧结，但该工艺仍需持续的抽气、通气，产生大量气体消耗，且该工艺需要采用特定的模具，不便于进行大规模生产，由于待互连样品尺寸小，重量轻，在反复抽气、通气时，极易造成姿态和位置的偏移，并且，烧结结束后排放的气体不能被有效和快速地收集，有污染环境的风险。
为了解决上述技术问题，本发明实施例的第一方面提供了一种芯片粘结和封装互连工艺用保护装置，包括：
容器主体，所述容器主体采用不透气且可承受0-50MPa的压力和20℃-300℃的温度的材料制成，所述容器主体至少有一个面为柔性材料，且所述容器主体设有至少一个开口，所述开口用于放入待互连样品，且所述开口可被密封；
排气孔，设于所述容器主体上，且与所述容器主体的内部连通；所述排气孔用于对所述容器主体的内部进行抽真空。
其中，柔性指具备一定柔软度，柔韧性的材料；至少有一个面为柔性材料，指抽真空后该柔性材料面可被负压吸至容器主体内，并压至待互连样品上；不透气指容器内部被抽真空后不会通过容器主体的材料透入气体。
使用时，将待互连的样品，即放置好的互连基板、微纳米互连材料、芯片及可选的封装底板、散热器等经过容器主体的开口放入容器主体内部，然后将开口密封，通过排气孔对容器主体内部的空气进行抽除，使容器主体内部达到无氧的真空状态，然后将装有待互连样品的保护装置放入互连设备中进行互连工艺，以实现互连。
本发明实施例的芯片粘结和封装互连工艺用保护装置，可以保护待互连样品中互连基板、微纳米互连材料、芯片、封装底板以及散热器等，在烧结过程中不被氧化，并且将保护装置内抽真空后放入互连设备互连即可，在互连工艺过程中不需要再对互连设备腔体或容器主体进行反复抽气、充气，可有效的减小传统生产过程中，互连设备需持续通气、产生大量尾气等问题；此外，待互连样品放置于该保护装置中并将保护装置内抽真空后，一方面由于抽真空后柔性材料容器向样品施加压力，使样品位置固定，可避免质量轻的芯片被吹翻或吹起，极大提高了生产效率，降低生产成本，另一方面，整个保护装置及其中放置的待互连样品类似于被打包密封，可更方便的进行转移或暂存，对于芯片生产工艺和芯片与基板互连工艺不在同一生产区域或不是同一生产厂家的情况来说，利用该保护装置，芯片、基板等器件的生产厂家可将待互连的芯片、基板和微纳米互连材料等器件位置固定，制成半成品并打包密封，转移至互连工艺生产区域或厂家，从而方便待互连产品的转移，大大提高了工艺操作的灵活性。
在一些实施例中，容器主体可整体均采用柔性材料，抽真空后柔性材料变形，压至样品表面，对样品施加压力，从而将待互连的器件位置固定；还可以是容器主体其他面均为刚性材料，其中一面、两面、三面等为柔性材料，也可实现上述向样品施加压力的作用。
在一些实施例中，柔性材料为柔性薄膜材料，容器主体的柔性薄膜材料可选种类众多，只要其是不透气，且可耐0-50MPa的压力和20℃-300℃的温度的薄膜即可实现本发明。优选地，所述容器主体采用特氟龙薄膜、聚酰亚胺薄膜、聚酯薄膜、铝箔胶带中的至少一种制成。上述种类薄膜具有很好的耐高温、高压性能，可更好的防止烧结互连过程中样品的氧化。
在一些实施例中，柔性薄膜材料的厚度为10μm-10000μm。
在一些实施例中，所述待互连样品包括互连基板、微纳米互连材料、待连接芯片、封装底板以及散热器等。
在一些实施例中，所述容器主体可以设有一个开口、两个开口、三个开口等，为保证容器主体的密封性，优选设有一个开口，可将待互连样品放入即可。
在一些实施例中，所述容器主体的尺寸规格可根据待互连样品大小进行调整，例如可制备相应尺寸或采用较样品尺寸更大的尺寸，从而兼容不同规格待互连样品。
在一些实施例中，所述容器主体的形状可以为立体的多面体状，也可以为平面的袋状，为便于制备，优选平面的袋状；平面袋状结构可以为三角形、四边形、菱形、六边形、圆形、梯形、五角形中的一种，优选为长方形。其中，需要说明的是，对于袋状结构，该容器主体也可以设置为一面为刚性耐高温高压材料平板，另一面为柔性耐高温高压薄膜，抽真空后薄膜可压至平板上。
在一些实施例中，所述排气孔为单向导通的排气孔。单向导通的排气孔即容器主体中的气体可由抽真空装置抽出，而无法由外界进入容器主体中。
在一些实施例中，单向导通的排气孔具体可以为在排气孔上设置单向阀，还可以使用其他形式的单向导通结构。
本发明实施例的第二方面提供一种芯片与基板待粘结和封装互连预制品，包括：
待互连样品和上述的芯片粘结和封装互连工艺用保护装置；
所述待互连样品包括芯片、互连基板和微纳米互连材料；所述微纳米互连材料设于所述互连基板上，所述芯片设于所述微纳米互连材料上；
所述待互连样品设于所述保护装置的所述容器主体中，所述容器主体的所述开口密封，且所述容器主体中被抽真空。
本发明实施例的芯片与基板待粘结和封装互连预制品，可更方便的进行转移或暂存。由于该预制品中抽真空后柔性材料容器向样品施加压力，使样品位置固定，可避免转移过程中待互连样品中各器件位置偏移；对于芯片生产工艺和芯片与基板互连工艺不在同一生产区域或不是同一生产厂家的情况来说，该预制品类似于将保护装置及其中放置的待互连样品打包密封，芯片生产厂家可制备好待互连样品并制成上述预制品后，将其转移至互连工艺生产区域或厂家，从而方便待互连产品的转移，大大提高了工艺操作的灵活性；再一方面，互连工艺完成后，可将该密封的保护装置从互连设备中取出，转移至具备尾气净化能力的场所，然后在该场所将保护装置打开，释放出互连过程产生的废气后，取出样品，由此可避免造成环境污染。
在一些实施例中，所述微纳米互连材料包括微纳米金属颗粒和有机载体。
在一些实施例中，所述微纳米金属颗粒为铜、金、钯、银、铝、银钯合金、金钯合金、铜银合金、铜铟合金、铜银镍合金、铜银锡合金、铜银钛合金、铜铝合金、银包铜、锡包铜、有机物包覆铜、有机物包覆银中的至少一种；优选地，所述微纳米金属颗粒为铜、铜银合金、银中的至少一种。
在一些实施例中，所述微纳米金属颗粒的形状为球形、类球形、片形、树枝形、线形、三角形、不规则形状、以及各种形状特定比例的混合。
在一些实施例中，所述有机载体包括溶剂和功能性添加剂。具体地，所述功能性添加剂包括树脂、触变剂、增稠剂、乳化剂、活性剂。优选地，溶剂为松油醇、乙二醇等醇类溶剂。
在一些实施例中，所述互连基板为：纯铜基板或直接覆铜陶瓷基板，直接覆铜陶瓷基板为氧化铝DBC、氮化铝DBC、氮化硅活性金属钎焊覆铜基板等中的至少一种，以及铜框架材料，绝缘金属基板等中的至少一种。
在一些实施例中，所述芯片为以硅(Si)、锗(Ge)、砷化镓(GaAs)、磷化铟(InP)、氮化镓(GaN)、碳化硅(SiC)、硒化锌(ZnSe)中的至少一种为原材料制备的不可控器件芯片功率整流二极管、肖特基二极管(SBD)、快速恢复二极管(FRD)和半控型器件芯片晶闸管(SCR)、双向晶闸管(TRIAC)、以及全控型器件芯片，例如绝缘栅双晶体管(IGBT)、功率场效应晶体管(MOSFET)、门极可关断晶闸管(GTO)、功率晶体管(GTR)、双极结型晶体管(BJT)等。
本发明实施例的第三方面提供一种芯片粘结和封装互连的方法，包括以下步骤：
S1.利用上述的芯片粘结和封装互连工艺用保护装置，将待互连样品通过所述开口放入所述容器主体内；
S2.将装有所述待互连样品的所述容器主体的所述开口密封；
S3.通过所述排气孔对所述容器主体的内部进行抽真空，并使所述排气孔封闭；
S4.将所述芯片粘结和封装互连工艺用保护装置放入互连设备中，对所述待互连样品进行互连工艺；
S5.芯片粘结和封装互连完成。
本发明实施例的芯片粘结和封装互连的方法，利用保护装置，可防止互连基板、微纳米互连材料、芯片以及封装底板、散热器等在烧结过程中的氧化；同时，该互连工艺中，无需对互连设备或保护装置中进行反复的抽气、通气，可极大的减少了生产成本。
在一些实施例中，该芯片粘结和封装互连的方法，还包括在步骤S5之后，进行：
S6.将所述芯片粘结和封装互连工艺用保护装置从互连设备中取出，转移至可进行尾气净化的场所，打开所述芯片粘结和封装互连工艺用保护装置，进行气体排放，然后取出互连后的样品。
在互连过程中，微纳米互连材料中有机载体会挥发至保护装置中，形成废气，互连工艺结束后将保护装置取出，于可尾气净化的场所打开，释放废气，可更好的对互连工艺产生污染物进行处理，避免污染环境。
在一些实施例中，在步骤S1之前，还进行：
S0.制备待互连样品，包括以下步骤：
S001.在互连基板上设置微纳米互连材料；
S002.对设置于所述互连基板上的微纳米互连材料进行预处理；
S003.将待连接芯片贴装在所述微纳米互连材料的位置处。
在一些实施例中，所述在互连基板上设置微纳米互连材料的方法为钢网印刷、点胶、丝网印刷、喷涂、3D打印、物理气相沉积、化学气相沉积、预置片预黏附、磁控溅射中的至少一种。
在一些实施例中，步骤S002中预处理的温度为100-150℃，保温时间为30s-90min，处理气氛为空气、氮气、真空、氢氩混合气、甲酸气氛中的一种。
在一些实施例中，步骤S2中，对所述开口进行密封的方法为采用封口机、包装机中的至少一种进行热压密封；热压密封时的温度为280-400℃。
在一些实施例中，步骤S3中，对所述容器主体的内部进行抽真空的具体方法为，采用真空泵、抽气筒等抽气装置对容器主体内部的空气进行抽除。
在一些实施例中，步骤S4中所述互连工艺为压力辅助低温烧结工艺、无压低温烧结工艺、焊接工艺、借助超声或红外或电流的辅助工艺的互连工艺中的至少一种。
优选地，所述互连工艺的温度为200℃-300℃，保温时间为30s-30min，辅助压力为0MPa-30MPa，烧结气氛为空气、氮气、氩气、氢氩混合气、甲酸、真空中的一种。
实施例1
如图1所示，本实施例的一种芯片粘结和封装互连工艺用保护装置，包括：
容器主体1，容器主体1为采用特氟龙薄膜制成的袋体结构，特氟龙薄膜可承受0-50MPa的压力和20℃-300℃的温度，且容器主体1的一端设置开口2，开口2可用于放入待互连样品，且开口2可通过热压密封；
排气孔3，设于容器主体1上，且与容器主体1的内部连通；排气孔3用于对容器主体1的内部进行抽真空。
实施例2
如图2-图10所示，本实施例的芯片粘结和封装互连的方法，包括以下步骤：
S0.制备待互连样品：
S001.在纯铜基板4上设置微纳米铜互连材料5，纯铜基板为无氧紫铜板，尺寸为30mm×30mm×1mm；微纳米铜互连材料为微纳米铜颗粒与有机载体的混合膏状材料，微纳米铜金属颗粒为粒径为1nm≤D≤100μm的类球形颗粒，有机载体具体为溶剂(萜品醇～15％、乙二醇～3％，异丙醇～1％，一缩二丙二醇～1％，正丁醇～1％)，树脂(甲基纤维素～0.5％，聚乙烯醇～0.5％，甲基丙烯酸异丁酯～0.5％)，表面活性剂(柠檬酸～0.5％)、分散剂(阿拉伯胶～0.5％)(上述各百分含量为质量含量，且为占膏状材料的总质量的百分含量)；微纳米互连材料的设置方式为丝网印刷；
S002.对设置于纯铜基板上的微纳米铜互连材料进行预处理，预处理温度为130℃，保温3min，气氛为氮气；
S003.将待连接芯片6贴装在微纳米铜互连材料5的位置处，待连接芯片为镀银铜假芯片，尺寸为3mm×3mm×1mm；
S1.制备保护装置，选用耐高温、高压的聚酰亚胺薄膜材料，厚度为500μm，根据待烧结样品尺寸，裁剪为特定尺寸的薄膜材料；采用粘合工艺，将裁剪后的薄膜材料制备为一端留有开口的闭合结构，即得到保护装置；将待互连样品通过所述开口放入所述容器主体内的合适位置；
S2.采用封口机，通过热压密封将装有所述待互连样品的所述容器主体的所述开口粘接密封；
S3.采用真空泵连接排气孔，排气孔处设置单向阀，抽除容器主体内部的空气，使其内部真空度小于1×102Pa；
S4.将内部达到真空状态的保护装置包裹的待烧结样品，置于烧结设备中，对所述待互连样品进行互连工艺；互连工艺采用压力辅助低温烧结工艺；所述互连工艺的温度为250℃，保温时间为3min，辅助压力为20MPa，烧结气氛为氮气。
S5.芯片粘结和封装互连完成；
S6.烧结完成后，从烧结设备中取出保护装置，转移至具备尾气净化能力的装置或场所处，沿其边缘将其打开，使内部由于有机载体挥发产生的尾气排放干净后取出烧结后样品。
实施例3
本实施例的芯片粘结和封装互连的方法，包括以下步骤：
S0.制备待互连样品：
S001.在直接覆铜陶瓷基板上设置微纳米银互连材料，直接覆铜陶瓷基板尺寸为38mm×27mm×1mm；微纳米银互连材料为微纳米银颗粒与有机载体的混合膏状材料，微纳米银颗粒为粒径为1nm≤D≤100μm的类球形颗粒，有机载体具体为溶剂(萜品醇～15％、乙二醇～3％，异丙醇～1％，一缩二丙二醇～1％，正丁醇～1％)，树脂(甲基纤维素～0.5％，聚乙烯醇～0.5％，甲基丙烯酸异丁酯～0.5％)，表面活性剂(柠檬酸～0.5％)、分散剂(阿拉伯胶～0.5％)(上述各百分含量为质量含量，且为占膏状材料的总质量的百分含量)；微纳米互连材料的设置方式为丝网印刷；
S002.对设置于直接覆铜陶瓷基板上的微纳米银互连材料进行预处理，预处理温度为130℃，保温3min，气氛为空气；
S003.将待连接芯片贴装在微纳米银互连材料的位置处，待连接芯片为IGBT，尺寸为13.5mm×13.5mm×0.83mm；
S1.制备保护装置，选用耐高温、高压的特氟龙薄膜材料，厚度为500μm，根据待烧结样品尺寸，裁剪为特定尺寸的薄膜材料；采用粘合工艺，将裁剪后的薄膜材料制备为一端留有开口的闭合结构，即得到保护装置；将待互连样品通过所述开口放入所述容器主体内的合适位置；
S2.采用封口机，通过热压密封将装有所述待互连样品的所述容器主体的所述开口粘接密封；
S3.采用真空泵连接排气孔，排气孔处设置单向阀，抽除容器主体内部的空气，使其内部真空度小于1×102Pa；
S4.将内部达到真空状态的保护装置包裹的待烧结样品，置于烧结设备中，对所述待互连样品进行互连工艺；互连工艺采用压力辅助低温烧结工艺；所述互连工艺的温度为270℃，保温时间为3min，辅助压力为20MPa，烧结气氛为空气；
S5.芯片粘结和封装互连完成；
S6.烧结完成后，从烧结设备中取出保护装置，转移至具备尾气净化能力的装置或场所处，沿其边缘将其打开，使内部由于有机载体挥发产生的尾气排放干净后取出烧结后样品。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (10)

1.一种芯片粘结和封装互连工艺用保护装置，其特征在于，包括：
容器主体，所述容器主体采用不透气且可承受0-50MPa的压力和20℃-300℃的温度的材料制成，所述容器主体至少有一个面为柔性材料，且所述容器主体设有至少一个开口，所述开口用于放入待互连样品，且所述开口可被密封；
排气孔，设于所述容器主体上，且与所述容器主体的内部连通；所述排气孔用于对所述容器主体的内部进行抽真空。
2.根据权利要求1所述的芯片粘结和封装互连工艺用保护装置，其特征在于：
所述容器主体为袋状结构。
3.根据权利要求1所述的芯片粘结和封装互连工艺用保护装置，其特征在于：
所述柔性材料为特氟龙薄膜、聚酰亚胺薄膜、聚酯薄膜、铝箔胶带中的至少一种。
4.根据权利要求1所述的芯片粘结和封装互连工艺用保护装置，其特征在于：
所述排气孔为单向导通的排气孔。
5.一种芯片与基板待粘结和封装互连预制品，其特征在于，包括：
待互连样品和如权利要求1-4中任一项所述的芯片粘结和封装互连工艺用保护装置；
所述待互连样品包括芯片、互连基板和微纳米互连材料；所述微纳米互连材料设于所述互连基板上，所述芯片设于所述微纳米互连材料上；
所述待互连样品设于所述保护装置的所述容器主体中，所述容器主体的所述开口密封，且所述容器主体中被抽真空。
6.根据权利要求5所述的芯片与基板待粘结和封装互连预制品，其特征在于：
所述微纳米互连材料包括微纳米金属颗粒和有机载体；
所述微纳米金属颗粒为铜、金、钯、银、铝、银钯合金、金钯合金、铜银合金、铜铟合金、铜银镍合金、铜银锡合金、铜银钛合金、铜铝合金、银包铜、锡包铜、有机物包覆铜、有机物包覆银中的至少一种；
所述有机载体包括溶剂和功能性添加剂。
7.一种芯片粘结和封装互连的方法，其特征在于，包括以下步骤：
S1.利用如权利要求1-4任一项所述的芯片粘结和封装互连工艺用保护装置，将待互连样品通过所述开口放入所述容器主体内；
S2.将装有所述待互连样品的所述容器主体的所述开口密封；
S3.通过所述排气孔对所述容器主体的内部进行抽真空，并使所述排气孔封闭；
S4.将所述芯片粘结和封装互连工艺用保护装置放入互连设备中，对所述待互连样品进行互连工艺；
S5.芯片粘结和封装互连完成。
8.根据权利要求7所述的芯片粘结和封装互连的方法，其特征在于：
还包括在步骤S5之后，进行：
S6.将所述芯片粘结和封装互连工艺用保护装置从互连设备中取出，转移至可进行尾气净化的场所，打开所述芯片粘结和封装互连工艺用保护装置，进行气体排放，然后取出互连后的样品。
9.根据权利要求7所述的芯片粘结和封装互连的方法，其特征在于：
步骤S2中，对所述开口进行密封的方法为采用封口机、包装机中的至少一种进行热压密封；热压密封时的温度为280-400℃。
10.根据权利要求7所述的芯片粘结和封装互连的方法，其特征在于：
步骤S4中所述互连工艺采用压力辅助低温烧结工艺，所述互连工艺的温度为200℃-300℃，保温时间为30s-30min，辅助压力为0MPa-30MPa，烧结气氛为空气、氮气、氩气、氢氩混合气、甲酸、真空中的一种。
CN202310112601.0A 2023-02-14 2023-02-14 一种芯片粘结和封装互连工艺用保护装置及互连方法 Active CN116190269B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310112601.0A CN116190269B (zh) 2023-02-14 2023-02-14 一种芯片粘结和封装互连工艺用保护装置及互连方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310112601.0A CN116190269B (zh) 2023-02-14 2023-02-14 一种芯片粘结和封装互连工艺用保护装置及互连方法

Publications (2)

Publication Number Publication Date
CN116190269A true CN116190269A (zh) 2023-05-30
CN116190269B CN116190269B (zh) 2023-12-26

Family

ID=86445797

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310112601.0A Active CN116190269B (zh) 2023-02-14 2023-02-14 一种芯片粘结和封装互连工艺用保护装置及互连方法

Country Status (1)

Country Link
CN (1) CN116190269B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003253302A (ja) * 2002-02-26 2003-09-10 National Institute Of Advanced Industrial & Technology 耐酸化被覆ニオブ基合金及びその製造方法
US20130240917A1 (en) * 2012-03-16 2013-09-19 Samsung Electronics Co., Ltd. Semiconductor package having a conductive layer for electrostatic discharge and display device including the same
CN107221512A (zh) * 2017-06-20 2017-09-29 广东工业大学 一种互连工艺
CN109533451A (zh) * 2019-01-10 2019-03-29 Oppo（重庆）智能科技有限公司 存储方法
CN110071050A (zh) * 2019-04-24 2019-07-30 深圳第三代半导体研究院 一种芯片互连结构及其制备方法
CN216233820U (zh) * 2021-11-16 2022-04-08 东莞乔律自动化设备有限公司 一种专用于pcb板真空包装的密封袋
CN114900986A (zh) * 2022-05-18 2022-08-12 广东工业大学 一种液相辅助空气中烧结高性能互连接头的方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003253302A (ja) * 2002-02-26 2003-09-10 National Institute Of Advanced Industrial & Technology 耐酸化被覆ニオブ基合金及びその製造方法
US20130240917A1 (en) * 2012-03-16 2013-09-19 Samsung Electronics Co., Ltd. Semiconductor package having a conductive layer for electrostatic discharge and display device including the same
CN107221512A (zh) * 2017-06-20 2017-09-29 广东工业大学 一种互连工艺
CN109533451A (zh) * 2019-01-10 2019-03-29 Oppo（重庆）智能科技有限公司 存储方法
CN110071050A (zh) * 2019-04-24 2019-07-30 深圳第三代半导体研究院 一种芯片互连结构及其制备方法
CN216233820U (zh) * 2021-11-16 2022-04-08 东莞乔律自动化设备有限公司 一种专用于pcb板真空包装的密封袋
CN114900986A (zh) * 2022-05-18 2022-08-12 广东工业大学 一种液相辅助空气中烧结高性能互连接头的方法

Also Published As

Publication number Publication date
CN116190269B (zh) 2023-12-26

Similar Documents

Publication Publication Date Title
CN116313853A (zh) 用于芯片粘结和封装互连的防氧化治具及封装互连的方法
JP5156566B2 (ja) 金属面の接続方法及びそのためのペースト
KR102114489B1 (ko) 소결 재료 및 이를 이용한 부착 방법
US8415207B2 (en) Module including a sintered joint bonding a semiconductor chip to a copper surface
CN108847395B (zh) 一种用于低温快速连接的预烧结纳米网络银膜制备及封装方法
CN106653627B (zh) 一种纳米银焊膏连接裸铜衬底或敷铜基板的烧结方法
CN105514059B (zh) 一种石墨烯复合材料/氮化硅/硅芯片高效散热系统
US9984951B2 (en) Sintered multilayer heat sinks for microelectronic packages and methods for the production thereof
Yoon et al. Power module packaging technology with extended reliability for electric vehicle applications
US9627350B2 (en) Method for manufacturing semiconductor device
CN205303452U (zh) 金刚石铜热沉材料
CN100454525C (zh) 复合材料及电路或电模块
Yan et al. Brief review of silver sinter-bonding processing for packaging high-temperature power devices
CN107393884B (zh) 一种压接式igbt模块叠层组件及压接式igbt模块内部封装结构
CN104726735B (zh) 一种具有复合式结构的高定向导热材料及其制备方法
CN116190269B (zh) 一种芯片粘结和封装互连工艺用保护装置及互连方法
CN111627823A (zh) 一种低温快速生成高强度高熔点接头的芯片连接方法
CN208077964U (zh) 高功率密度塑封式ipm模块的封装结构
CN115954286B (zh) 一种无引线的全铜互连封装结构及其制备方法
CN116313903A (zh) 一种芯片粘结和封装互连工艺用防氧化装置及互连方法
CN207165564U (zh) 一种双面散热高可靠功率模块
US20140224409A1 (en) Sintering Utilizing Non-Mechanical Pressure
CN116313854A (zh) 一种芯片封装结构及其制备方法
CN207977311U (zh) 高可靠性igbt模块的封装结构
CN204809217U (zh) 一种碳化硅二极管的封装框架

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant