CN116169165A - 用于基于沟槽的半导体器件的场板锚定结构 - Google Patents

用于基于沟槽的半导体器件的场板锚定结构 Download PDF

Info

Publication number
CN116169165A
CN116169165A CN202211482600.7A CN202211482600A CN116169165A CN 116169165 A CN116169165 A CN 116169165A CN 202211482600 A CN202211482600 A CN 202211482600A CN 116169165 A CN116169165 A CN 116169165A
Authority
CN
China
Prior art keywords
field plate
trench
semiconductor substrate
contact structure
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211482600.7A
Other languages
English (en)
Inventor
马凌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN116169165A publication Critical patent/CN116169165A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及用于基于沟槽的半导体器件的场板锚定结构。半导体器件包括：半导体衬底；第一栅极沟槽和第二栅极沟槽，两者从半导体衬底的第一主表面延伸到所述半导体衬底中；由第一栅极沟槽和第二栅极沟槽界定的半导体台面；以及，场板沟槽，从第一主表面延伸穿过半导体台面。场板沟槽包括通过气隙而与场板沟槽的每个侧壁和底部分离的场板。场板通过占据在场板的中心部分中的空间的电绝缘材料而在场板沟槽的底部处锚定到半导体衬底，电绝缘材料跨越气隙以在场板的沟槽底部处接触半导体衬底。也描述了制造半导体器件的方法。

Description

用于基于沟槽的半导体器件的场板锚定结构
技术领域
本发明涉及半导体器件的领域，并且具体地涉及用于基于沟槽的半导体器件的场板锚定结构。
背景技术
功率MOSFET（金属氧化物半导体场效应晶体管）广泛用于高功率应用（诸如例如功率转换器和逆变器）。通过在与栅电极相同或不同的沟槽中引入场板，可以改进功率MOSFET的性能，其中，场板效应产生较高击穿电压与相对低的漂移层电阻。通过对场板设计和配置进行改进，可以实现进一步的性能提高。
因此，存在对用于功率晶体管器件的改进的场板结构的需要。
发明内容
根据半导体器件的实施例，半导体器件包括：半导体衬底；第一栅极沟槽和第二栅极沟槽，两者从所述半导体衬底的第一主表面延伸到所述半导体衬底中；由所述第一栅极沟槽和所述第二栅极沟槽界定的半导体台面；以及，场板沟槽，从所述第一主表面延伸穿过所述半导体台面，其中，所述场板沟槽包括通过气隙而与所述场板沟槽的每个侧壁和底部分离的场板，其中，所述场板通过占据在所述场板的中心部分中的空间的电绝缘材料而在所述场板沟槽的底部处锚定到所述半导体衬底，所述电绝缘材料跨越所述气隙以在所述场板沟槽的底部处接触所述半导体衬底。
根据半导体器件的另一实施例，半导体器件包括：半导体衬底；栅极沟槽，从所述半导体衬底的第一主表面延伸到所述半导体衬底中；场板沟槽，从所述第一主表面延伸到所述半导体衬底中并且与所述栅极沟槽横向间隔开，所述场板沟槽具有一个或多个侧壁和底部；场板，在所述场板沟槽中；气隙，将所述场板与所述场板沟槽的所述一个或多个侧壁和所述底部分离；在所述场板的中心部分中的空间；以及，电绝缘材料，占据在所述场板的所述中心部分中的空间，并且在所述场板沟槽的底部处通过跨越气隙而将所述场板锚定到所述半导体衬底。
根据制造半导体器件的方法的实施例，该方法包括：将第一栅极沟槽和第二栅极沟槽蚀刻到半导体衬底的第一主表面中，所述第一栅极沟槽和所述第二栅极沟槽界定半导体台面；将场板沟槽蚀刻到所述第一主表面中，所述场板沟槽延伸穿过所述半导体台面；在所述场板沟槽中形成场板，所述场板通过气隙而与所述场板沟槽的每个侧壁和底部分离，所述场板具有在所述场板的中心部分中的空间；以及，通过占据在所述场板的所述中心部分中的空间的电绝缘材料，在所述场板沟槽的底部处将场板锚定到所述半导体衬底，所述电绝缘材料跨越所述气隙以在所述场板沟槽的底部处接触所述半导体衬底。
本领域技术人员在阅读以下详细描述时并且在查看附图时将会认识到另外的特征和优点。
附图说明
附图中的元件不一定相对于彼此成比例。相似的附图标记指定对应的类似部件。各种所示出实施例的特征可以组合，除非它们彼此排斥。实施例在附图中描绘并在随后的描述中详述。
图1示出包括场板锚定结构的半导体器件的实施例的部分截面图。
图2A至2K示出在一个晶体管单元的区中制造具有场板锚定结构的半导体器件的方法的实施例的截面图。
图3A至8B示出包括场板锚定结构的另外的半导体器件实施例，其中，图3A、4A、5A、6A、7A和8A是在一个晶体管单元的区中的截面图，并且图3B、4B、5B、6B、7B和8B是在两个或更多相邻晶体管单元TC的区中的对应俯视平面图。
具体实施方式
在本文中描述的实施例提供用于基于沟槽的功率半导体器件的场板锚定结构。该功率半导体器件包括场板沟槽，每个场板沟槽具有通过可以处于部分真空的气隙而与周围的半导体衬底分离的场板。场板通过占据在场板的中心部分中的空间的电绝缘材料而在每个场板沟槽的底部处锚定到半导体衬底。电绝缘材料跨越将每个场板与周围的半导体衬底分离的气隙，以在场板沟槽的底部处接触半导体衬底。
接下来参考附图描述场板锚定结构和制造该场板锚定结构的方法的实施例。
图1示出包括场板锚定结构的半导体器件100的实施例的部分截面图。半导体器件100可以是具有60V或以下的最大额定电压的低压功率MOSFET。作为替代，半导体器件100可以是具有在60V和300V之间的最大额定电压的中压功率MOSFET，或者是具有大于300V的最大额定电压的高压功率MOSFET。其它器件类型可以利用在本文中描述的场板锚定教导。
在每种情况下，半导体器件100包括半导体衬底102。半导体衬底102包括用于形成功率半导体器件（诸如例如Si或SiC功率MOSFET）的一种或多种半导体材料。例如，半导体衬底102可以包括Si、碳化硅（SiC）、锗（Ge）、硅锗（SiGe）、氮化镓（GaN）、砷化镓（GaAs）等。半导体衬底102可以是体半导体材料，或者可以包括在体半导体材料上生长的一个或多个外延层。
在功率晶体管器件的情况下，形成在半导体衬底102中的晶体管单元‘TC’并联电耦合以形成功率晶体管，诸如例如Si或SiC功率MOSFET。在图1的部分截面图中示出三（3）个相邻晶体管单元TC。通常，半导体器件可以具有数十、数百、数千或甚至更多晶体管单元TC。
每个晶体管单元TC包括第一导电类型的源极区104和与第一导电类型相反的第二导电类型的本体区106。每个晶体管单元TC的源极区104通过对应的本体区106而与第一导电类型的漂移区带108分离。在Si或SiC功率MOSFET的情况下，漏极区110在半导体衬底102的背表面112处邻接漂移区带108。
对于n沟道器件，第一导电类型是n型并且第二导电类型是p型，而对于p沟道器件，第一导电类型是p型并且第二导电类型是n型。对于n沟道或p沟道器件，包括在同一半导体台面114中的源极区104和本体区106形成晶体管单元TC的一部分，并且晶体管单元TC并联电连接在半导体器件100的源极（S）和漏极（D）端子之间以形成功率晶体管。
本体区106可以包括第二导电类型且具有比本体区106更高的掺杂浓度的本体接触区（未示出），以通过接触结构118提供与源极金属化116的欧姆连接，该接触结构118延伸穿过将源极金属化116与下面的半导体衬底102分离的层间电介质120。源极区104也通过接触结构118电连接到源极金属化116。场板132也可以通过接触结构118电连接到源极金属化116，或者电连接到不同的电势。并非所有场板132都需要处于相同的电势。一些或所有场板132可以是电浮置的，即，不连接到限定的电势。
条形栅极沟槽122从半导体衬底102的前表面124并进入衬底102延伸。栅极沟槽122是‘条形’，因为栅极沟槽122在如下方向上具有最长线性尺寸：该方向进出图1中的页面且平行于半导体衬底102的前表面124延伸，并且横切（transverse）半导体衬底102的深度方向（图1中的z方向）。栅极沟槽122界定半导体台面114。
每个栅极沟槽122包括栅电极126和将栅电极126与周围的半导体衬底102分离的栅极介电绝缘材料128。栅电极126通过例如金属栅极滑道（runner）和延伸穿过层间电介质120且在图1中看不见的相应接触/通孔而电连接到器件100的栅极端子。
场板沟槽130从前表面124延伸穿过由栅极沟槽122界定的半导体台面114，并且与栅极沟槽122横向间隔开。场板沟槽130可以是条形或‘针形’。‘针形’沟槽是：沟槽，在半导体衬底102的深度方向（图1中的z方向）上窄且长并且在半导体衬底102的深度方向上可以类似于针、柱或针状体。场板沟槽130通过提供电荷载流子补偿来帮助优化对于给定击穿电压可实现的面积特定通态电阻。
每个场板沟槽130包括通过气隙138而与场板沟槽130的每个侧壁134和底部136分离的场板132。因此，设置在每个场板沟槽130中的场板132通过气隙138而不是诸如SiOx的标准场介电绝缘材料来与周围的半导体衬底102分离。利用空气间隙138而不是标准场介电绝缘材料，通过允许较高击穿电压与相对低的漂移层电阻而改进器件性能。将场板132与周围的半导体衬底102分离的气隙138可以处于部分真空。例如，气隙138可以处于略低于大气压的低真空。例如，气隙138可以填充有诸如氮气的惰性气体。
场板132和栅电极126可以由任何合适的导电材料制成，所述导电材料诸如但不限于多晶硅、金属（例如钨）、金属合金等。场板132和栅电极126可以包括相同或不同的导电材料。栅极介电绝缘材料128可以包括例如SiOx并且可以例如通过热氧化和/或沉积来形成。
不管由晶体管单元TC实现的功率晶体管的类型如何，并且根据图1中示出的实施例，每个场板132通过占据在场板132的中心部分142中的空间的电绝缘材料140而在相应场板沟槽130的底部136锚定到半导体衬底102。根据该实施例，场板132的中心部分142是中空的，并且中空空间填充有电绝缘锚定材料140。中空空间延伸到场板132的底部144，使得场板132的底部144在中心部分142中是开放的，从而允许电绝缘锚定材料140跨越气隙138并在场板沟槽130的底部136处接触半导体衬底102。
在半导体器件100的操作期间，最高电场出现在场板沟槽130的底部136附近的但不是直接在沟槽130下方的半导体衬底102中。沿着场板132的中心部分142将场板132锚定到半导体衬底102确保了电绝缘锚定材料140对阻断能力具有最小的影响。在一个实施例中，场板132包括多晶硅，并且电绝缘锚定材料包括氮化物。
图1中示出的场板锚定结构将场板132锚定在场板沟槽130的底部136，从而防止气隙隔离的场板132的移动，这进而稳定了半导体衬底102中的附近电场。如果作为替代，气隙隔离的场板132锚定在场板沟槽130的顶部，则场板132将会在场板沟槽130的下部分中悬荡，因此易于移动，这将会导致在半导体衬底102中的附近电场方面的变化。
形成在半导体衬底102的前表面124上的层间电介质120密封场板沟槽130中的气隙138。接触结构118具有与形成在相应半导体台面114中的源极区104和本体区106电接触和物理接触的第一部分146，以及与场板132电接触和物理接触的第二部分148。接触结构118的第二部分148与接触结构118的第一部分146向内横向间隔并且与接触结构118的第一部分146分离。接触结构118的第一部分146延伸穿过层间电介质120以将上覆金属化层116电连接到形成在相应半导体台面114中的源极区104和漏极区106。接触结构118的第二部分148延伸穿过层间电介质120以将上覆金属化层116电连接到一些或所有场板沟槽130中的场板132。在一个实施例中，接触结构118的第二部分148与接触结构118的第一部分146之间的空间与场板沟槽130中的气隙138对准，使得接触结构118的任何部分都不覆盖气隙138，例如，如图1中所示。
图2A至2K示出在一个晶体管单元TC的区中制造图1中示出的具有场板锚定结构的半导体器件100的方法的实施例的截面图。
图2A示出半导体晶片200。半导体晶片200包括用于形成功率半导体器件（诸如例如Si或SiC功率MOSFET）的一种或多种半导体材料。例如，半导体晶片200可以包括Si、SiC、Ge、SiGe、GaN、GaAs等。半导体晶片200可以是体半导体材料，或者可以包括在体半导体材料上生长的一个或多个外延层。
图2B示出在将栅极沟槽122蚀刻到半导体晶片200的第一主表面202中并且在栅极沟槽122中布置栅电极126和栅极介电绝缘材料128之后的半导体晶片200，其中，栅极介电绝缘材料128将栅电极126与周围的半导体材料分离。栅极沟槽122是条形并且相邻的栅极沟槽122界定半导体台面114。
图2C示出在本体注入和源极注入之后的半导体晶片200。本体注入和源极注入分别在每个晶体管单元TC中限定第二导电类型的本体区106和第一导电类型的源极区104。
图2D示出在将场板沟槽130蚀刻到晶片200的第一主表面202中之后的半导体晶片200。场板沟槽130延伸穿过半导体台面114，并具有至少一个侧壁134和底部136。例如，在针形的情况下，场板沟槽130具有限定沟槽周界的单个弯曲侧壁134。在条形的情况下，场板沟槽130具有彼此相对且限定沟槽周界的两个侧壁134。
图2E示出在用氧化物204为场板沟槽130的每个侧壁134和底部136加衬并在氧化物204上形成多晶硅206之后的半导体晶片200。在一个实施例中，氧化物204是场氧化物。多晶硅206形成场板132并且被沉积而不封闭在场板132的中心部分142中的空间207。多晶硅206的沉积可以被仔细地控制，使得场板132的中心部分142为随后形成的锚结构保持开放/未填充。例如，多晶硅206的沉积速率（埃/时间单位）可以被仔细地控制。多晶硅趋于共形地‘生长’，但是在沟槽顶部比沟槽底部更快‘生长’，因此沟槽顶部趋于首先密封，从而在中间留下薄的缝隙。
沟槽侧壁134可以稍微倾斜，例如相对于法线88或89度，以确保沉积多晶硅206而不封闭在场板132的中心部分142中的空间207。备选地，场板沟槽130可以用多晶硅206填充，该多晶硅206然后通过掩模和各向异性蚀刻而从场板沟槽130的中心去除。代替多晶硅，场板132可以由金属或金属合金诸如具有Ti/TiN衬层的W（钨）制成。在一个实施例中，氧化物204的横向宽度w1、多晶硅206的横向宽度w2、以及空间207的横向宽度w1每个都是场板沟槽130的横向宽度wt的1/5，使得2*w1+2*w2+w3=wt，其中，w3可以是2*w1或2*w2。另外其它关系可以用于相对于wt的w1、w2和w3。
图2F示出在从半导体晶片200的第一主表面202以及从场板沟槽130的底部136的中心部分208去除多晶硅206和氧化物204，使得场板沟槽130的底部136的拐角部分210保持被氧化物204和多晶硅206两者覆盖之后的半导体晶片200。在一个实施例中，通过各向异性地蚀刻在场板沟槽130的底部136的中心部分208处的多晶硅206和氧化物204，从场板沟槽130的底部136的中心部分208但不从场板沟槽130的底部136的拐角部分210去除多晶硅206和氧化物204。
图2G示出在用氮化物212填充在场板132的中心部分142中的空间207之后的半导体晶片200。可以使用具有与氧化物不同的蚀刻选择性的另一种介电材料，而不是氮化物212。
图2H示出在从场板沟槽130的底部136的拐角部分210和每个侧壁134去除氧化物204之后的半导体晶片200。在一个实施例中，在氮化物212中形成开口214并且开口214暴露氧化物204。然后将液体蚀刻剂放置在开口214中以相对于氮化物212选择性地去除氧化物204，使得氮化物212保留。液体蚀刻剂对氮化物212具有良好的选择性，例如1:100，使得氮化物212不被蚀刻剂侵蚀。在从场板沟槽130去除氧化物204之后，场板132通过气隙138而与场板沟槽130的每个侧壁134和底部136分离。如在本文中描述的，气隙138可以处于部分真空和/或填充有惰性气体。
图2I示出在从半导体晶片200的第一主表面202去除氮化物212以形成电绝缘锚定材料140之后以及在半导体晶片200的第一主表面202上形成层间电介质120之后的半导体晶片200。层间电介质120密封场板沟槽130中的气隙138。电绝缘材料140占据在场板132的中心部分142中的空间207，并在场板沟槽130的底部136处将场板132锚定到半导体晶片200。电绝缘材料140跨越气隙138以在场板沟槽130的底部处接触半导体晶片200。
图2J示出在形成延伸穿过层间电介质120的接触结构118之后的半导体晶片200。在一个实施例中，通过在层间电介质120中形成与半导体台面114对准的一个或多个第一开口216和与场板132对准的一个或多个第二开口218来实现接触结构118。例如，可以通过掩模和各向异性蚀刻来形成层间电介质120中的开口216、218。在形成在层间电介质120中的每个第一开口216和每个第二开口218中沉积诸如钨的导电材料220，以形成到源极区104和本体区106的第一接触146以及到场板沟槽130中的场板132的第二接触148。
图2K示出在层间电介质120上形成诸如Al、AlCu、Cu等的金属化层116之后的半导体晶片200。接触结构118的第一接触146延伸穿过层间电介质120，以将金属化层116电连接到形成在半导体台面114中的源极区104和本体区106。接触结构118的第二接触148延伸穿过层间电介质120，以将金属化层116电连接到场板沟槽130中的场板132。
图3A至8B示出包括场板锚定结构的另外的半导体器件实施例。图3A、4A、5A、6A、7A和8A是在一个晶体管单元TC的区中的截面图，而图3B、4B、5B、6B、7B和8B是在两个或更多相邻晶体管单元TC的区中的对应俯视平面图。
根据图3A和3B中示出的实施例，栅极沟槽122在栅极沟槽122的纵向方向（图3B中的x和y方向两者）上是条形，并且场板沟槽130在场板沟槽130的纵向方向（图3A中的z方向）上是针形。栅极沟槽122的纵向方向平行于半导体衬底102的第一主表面124。场板沟槽130的纵向方向垂直于半导体衬底102的第一主表面124。单独地或组合地，接触结构118的第二部分148具有与占据在场板132的中心部分142中的空间的电绝缘锚定材料140对准的开口300。
图4A和4B中示出的实施例与图3A和3B中示出的实施例类似。然而，不同的是，栅极沟槽122在场板沟槽130的纵向方向（图3B中的y方向）上是条形。
图5A和5B中示出的实施例与图3A和3B中示出的实施例类似。然而，不同的是，占据在场板132的中心部分142中的空间的电绝缘锚定材料140凹陷到半导体衬底102的第一主表面124之下，并且接触结构118的第二部分148占据电绝缘锚定材料140中的凹陷。场板132的内部部分也可以凹陷到半导体衬底102的第一主表面124之下，并且接触结构118的第二部分148可以占据场板132中的凹陷。根据图5A-5B和图3A-3B中示出的实施例，接触结构118的第一部分146可以在平行于半导体衬底102的第一主表面124的方向（图3A和5A中的x或y方向）上具有方形截面，并且接触结构118的第二部分148可以在相同方向上具有圆形截面。
图6A和6B中示出的实施例与图4A和4B中示出的实施例类似。然而，不同的是，占据在场板132的中心部分142中的空间的电绝缘锚定材料140凹陷到半导体衬底102的第一主表面124之下，并且接触结构118的第二部分148占据电绝缘锚定材料140中的凹陷。场板132的内部部分也可以凹陷到半导体衬底102的第一主表面124之下，并且接触结构118的第二部分148可以占据场板132中的凹陷。根据图6A-6B和图4A-4B中示出的实施例，接触结构118的第一部分146可以在平行于半导体衬底102的第一主表面124的方向（图4A和6A中的y方向）上具有矩形截面，并且接触结构118的第二部分148可以在相同方向上具有圆形截面。
图7A和7B中示出的实施例与图3A和3B中示出的实施例类似。然而，不同的是，栅极沟槽122和场板沟槽130两者在相同纵向方向（图7B中的y方向）上是条形，其中，两种类型的沟槽122、130的纵向方向都平行于半导体衬底102的第一主表面124。
图8A和8B中示出的实施例与图7A和7B中示出的实施例类似。然而，不同的是，占据在场板132的中心部分142中的空间的电绝缘锚定材料140凹陷到半导体衬底102的第一主表面124之下，并且接触结构118的第二部分148占据电绝缘锚定材料140中的凹陷。场板132的内部部分也可以凹陷到半导体衬底102的第一主表面124之下，并且接触结构118的第二部分148可以占据场板132中的凹陷。根据图8A-8B和图7A-7B中示出的实施例，接触结构118的第一部分146可以在平行于半导体衬底102的第一主表面124的方向（图7B和图8B中的y方向）上具有矩形截面，并且接触结构118的第二部分148也可以在相同方向上具有矩形截面。
尽管本公开内容不限于此，但以下编号的示例说明本公开内容的一个或多个方面。
示例1.一种半导体器件，包括：半导体衬底；第一栅极沟槽和第二栅极沟槽，两者从所述半导体衬底的第一主表面延伸到所述半导体衬底中；由所述第一栅极沟槽和所述第二栅极沟槽界定的半导体台面；以及，场板沟槽，从所述第一主表面延伸穿过所述半导体台面，其中，所述场板沟槽包括通过气隙而与所述场板沟槽的每个侧壁和底部分离的场板，其中，所述场板通过占据在所述场板的中心部分中的空间的电绝缘材料而在所述场板沟槽的底部处锚定到所述半导体衬底，所述电绝缘材料跨越所述气隙以在所述场板沟槽的底部处接触所述半导体衬底。
示例2. 示例1的半导体器件，其中，场板包括多晶硅，并且其中，电绝缘材料包括氮化物。
示例3. 示例1或2的半导体器件，其中，第一栅极沟槽和第二栅极沟槽在第一栅极沟槽和第二栅极沟槽的纵向方向上是条形，其中，场板沟槽在场板沟槽的纵向方向上是针形，其中，第一栅极沟槽和第二栅极沟槽的纵向方向平行于半导体衬底的第一主表面，并且其中，场板沟槽的纵向方向垂直于半导体衬底的第一主表面。
示例4. 示例1至3中任一个的半导体器件，还包括：接触结构，具有与形成在所述半导体台面中的一个或多个器件区电接触和物理接触的第一部分，以及与所述场板电接触和物理接触的第二部分，其中，所述接触结构的所述第二部分与所述接触结构的所述第一部分向内横向间隔并且与所述接触结构的所述第一部分分离。
示例5. 示例4的半导体器件，其中，接触结构的第二部分和接触结构的第一部分之间的空间与场板沟槽中的气隙对准，使得接触结构的任何部分都不覆盖气隙。
示例6. 示例4或5的半导体器件，其中，接触结构的第二部分具有与占据在场板的中心部分中的空间的电绝缘材料对准的开口。
示例7. 示例4至6中任一个的半导体器件，其中，占据在场板的中心部分中的空间的电绝缘材料凹陷到半导体衬底的第一主表面之下，并且其中，接触结构的第二部分占据电绝缘材料中的凹陷。
示例8. 示例4至7中任一个的半导体器件，其中，接触结构的第一部分在平行于半导体衬底的第一主表面的方向上具有方形截面，并且其中，接触结构的第二部分在相同方向上具有圆形截面。
示例9. 示例4至7中任一个的半导体器件，其中，接触结构的第一部分在平行于半导体衬底的第一主表面的方向上具有矩形截面，并且其中，接触结构的第二部分在相同方向上具有圆形截面。
示例10. 示例4至7中任一个的半导体器件，其中，接触结构的第一部分在平行于半导体衬底的第一主表面的方向上具有矩形截面，并且其中，接触结构的第二部分在相同方向上具有矩形截面。
示例11. 示例4至10中任一个的半导体器件，还包括：层间电介质，在半导体衬底的第一主表面上并且密封场板沟槽中的气隙；以及，金属化层，在层间电介质上，其中，接触结构的第一部分延伸穿过层间电介质以将金属化层电连接到形成在半导体台面中的一个或多个器件区，其中，接触结构的第二部分延伸穿过层间电介质以将金属化层电连接到场板沟槽中的场板。
示例12.一种半导体器件，包括：半导体衬底；栅极沟槽，从所述半导体衬底的第一主表面延伸到所述半导体衬底中；场板沟槽，从所述第一主表面延伸到所述半导体衬底中并且与所述栅极沟槽横向间隔开，所述场板沟槽具有一个或多个侧壁和底部；场板，在所述场板沟槽中；气隙，将所述场板与所述场板沟槽的所述一个或多个侧壁和所述底部分离；在所述场板的中心部分中的空间；以及，电绝缘材料，占据在所述场板的所述中心部分中的所述空间，并且在所述场板沟槽的底部处通过跨越气隙而将所述场板锚定到所述半导体衬底。
示例13.一种制造半导体器件的方法，所述方法包括：将第一栅极沟槽和第二栅极沟槽蚀刻到半导体衬底的第一主表面中，所述第一栅极沟槽和所述第二栅极沟槽界定半导体台面；将场板沟槽蚀刻到所述第一主表面中，所述场板沟槽延伸穿过所述半导体台面；在所述场板沟槽中形成场板，所述场板通过气隙而与所述场板沟槽的每个侧壁和底部分离，所述场板具有在所述场板的中心部分中的空间；以及，通过占据在所述场板的所述中心部分中的所述空间的电绝缘材料，在所述场板沟槽的底部处将所述场板锚定到所述半导体衬底，所述电绝缘材料跨越所述气隙以在所述场板沟槽的底部处接触所述半导体衬底。
示例14. 示例13的方法，其中，形成场板包括：用氧化物为所述场板沟槽的每个侧壁和底部加衬；在氧化物上形成多晶硅，而不封闭在场板的中心部分中的空间；以及，从场板沟槽的底部的中心部分去除多晶硅和氧化物，使得场板沟槽的底部的拐角部分保持被氧化物和多晶硅两者覆盖。
示例15. 示例14的方法，其中，从场板沟槽的底部的中心部分去除多晶硅和氧化物包括：在场板沟槽的底部的中心部分处各向异性蚀刻多晶硅和氧化物。
示例16. 示例14或15的方法，其中，在所述场板沟槽的底部处将所述场板锚定到所述半导体衬底包括：在从场板沟槽的底部的中心部分去除多晶硅和氧化物之后，用氮化物填充在场板的中心部分中的空间；在用氮化物填充在场板的中心部分中的空间之后，从场板沟槽的每个侧壁和底部的拐角部分去除氧化物。
示例17. 示例13至16中任一个的方法，还包括：形成接触结构，所述接触结构具有与形成在所述半导体台面中的一个或多个器件区电接触和物理接触的第一部分，以及与所述场板电接触和物理接触的第二部分，其中，所述接触结构的所述第二部分与所述接触结构的所述第一部分向内横向间隔并且与所述接触结构的所述第一部分分离。
示例18. 示例17的方法，其中，形成接触结构包括：在半导体衬底的第一主表面上形成层间电介质，该层间电介质密封场板沟槽中的气隙；在层间电介质中形成与半导体台面对准的一个或多个第一开口以及与场板对准的一个或多个第二开口；以及，在形成在层间电介质中的每个第一开口和每个第二开口中沉积导电材料。
示例19. 示例18的方法，还包括：使占据在所述场板的所述中心部分中的所述空间的所述电绝缘材料凹陷到所述半导体衬底的所述第一主表面之下，其中，在沉积所述导电材料之后，所述接触结构的所述第二部分占据所述电绝缘材料中的所述凹陷。
示例20. 示例18或19的方法，还包括：在所述层间电介质上形成金属化层，其中，所述接触结构的所述第一部分延伸穿过所述层间电介质以将所述金属化层电连接到形成在所述半导体台面中的所述一个或多个器件区，其中，所述接触结构的所述第二部分延伸穿过所述层间电介质以将所述金属化层电连接到所述场板沟槽中的所述场板。
诸如“第一”、“第二”等的术语用于描述各种元件、区、区段等，并且也不旨在是限制性的。在整个描述中，相同的术语指代相同的元件。
如在本文中使用的，术语“具有”、“含有”、“包含”、“包括”等是开放式术语，其指示所陈述元件或特征的存在，但不排除另外的元件或特征。冠词“一”、“一个”和“该”旨在包括复数以及单数，除非上下文另外明确指示。
要理解，除非另外特别指出，否则在本文中描述的各种实施例的特征可以彼此组合。
尽管在本文中示出和描述了特定实施例，但是本领域普通技术人员将会理解，在不偏离本发明的范围的情况下，可以用各种备选和/或等同实现来替代所示出和描述的特定实施例。本申请旨在覆盖在本文中讨论的特定实施例的任何修改或变化。因此，旨在本发明仅由权利要求及其等同物来限制。

Claims (20)

1.一种半导体器件，包括：
半导体衬底；
第一栅极沟槽和第二栅极沟槽，两者从所述半导体衬底的第一主表面延伸到所述半导体衬底中；
由所述第一栅极沟槽和所述第二栅极沟槽界定的半导体台面；以及
场板沟槽，从所述第一主表面延伸穿过所述半导体台面，
其中，所述场板沟槽包括通过气隙而与所述场板沟槽的每个侧壁和底部分离的场板，
其中，所述场板通过占据在所述场板的中心部分中的空间的电绝缘材料而在所述场板沟槽的所述底部处锚定到所述半导体衬底，所述电绝缘材料跨越所述气隙以在所述场板沟槽的所述底部处接触所述半导体衬底。
2.根据权利要求1所述的半导体器件，其中，所述场板包括多晶硅，并且其中，所述电绝缘材料包括氮化物。
3.根据权利要求1所述的半导体器件，其中，所述第一栅极沟槽和所述第二栅极沟槽在所述第一栅极沟槽和所述第二栅极沟槽的纵向方向上是条形，其中，所述场板沟槽在所述场板沟槽的纵向方向上是针形，其中，所述第一栅极沟槽和所述第二栅极沟槽的所述纵向方向平行于所述半导体衬底的所述第一主表面，并且其中，所述场板沟槽的所述纵向方向垂直于所述半导体衬底的所述第一主表面。
4.根据权利要求1所述的半导体器件，还包括：
接触结构，具有与形成在所述半导体台面中的一个或多个器件区电接触和物理接触的第一部分，以及与所述场板电接触和物理接触的第二部分，
其中，所述接触结构的所述第二部分与所述接触结构的所述第一部分向内横向间隔并且与所述接触结构的所述第一部分分离。
5.根据权利要求4所述的半导体器件，其中，所述接触结构的所述第二部分与所述接触结构的所述第一部分之间的所述空间与所述场板沟槽中的所述气隙对准，使得所述接触结构的任何部分都不覆盖所述气隙。
6.根据权利要求4所述的半导体器件，其中，所述接触结构的所述第二部分具有与占据在所述场板的所述中心部分中的所述空间的所述电绝缘材料对准的开口。
7.根据权利要求4所述的半导体器件，其中，占据在所述场板的所述中心部分中的所述空间的所述电绝缘材料凹陷到所述半导体衬底的所述第一主表面之下，并且其中，所述接触结构的所述第二部分占据所述电绝缘材料中的所述凹陷。
8.根据权利要求4所述的半导体器件，其中，所述接触结构的所述第一部分在平行于所述半导体衬底的所述第一主表面的方向上具有方形截面，并且其中，所述接触结构的所述第二部分在相同方向上具有圆形截面。
9.根据权利要求4所述的半导体器件，其中，所述接触结构的所述第一部分在平行于所述半导体衬底的所述第一主表面的方向上具有矩形截面，并且其中，所述接触结构的所述第二部分在相同方向上具有圆形截面。
10.根据权利要求4所述的半导体器件，其中，所述接触结构的所述第一部分在平行于所述半导体衬底的所述第一主表面的方向上具有矩形截面，并且其中，所述接触结构的所述第二部分在相同方向上具有矩形截面。
11.根据权利要求4所述的半导体器件，还包括：
层间电介质，在所述半导体衬底的所述第一主表面上并且密封所述场板沟槽中的所述气隙；以及
金属化层，在所述层间电介质上，
其中，所述接触结构的所述第一部分延伸穿过所述层间电介质以将所述金属化层电连接到形成在所述半导体台面中的所述一个或多个器件区，
其中，所述接触结构的所述第二部分延伸穿过所述层间电介质以将所述金属化层电连接到所述场板沟槽中的所述场板。
12.一种半导体器件，包括：
半导体衬底；
栅极沟槽，从所述半导体衬底的第一主表面延伸到所述半导体衬底中；
场板沟槽，从所述第一主表面延伸到所述半导体衬底中并且与所述栅极沟槽横向间隔开，所述场板沟槽具有一个或多个侧壁和底部；
场板，在所述场板沟槽中；
气隙，将所述场板与所述场板沟槽的所述一个或多个侧壁和所述底部分离；
在所述场板的中心部分中的空间；以及
电绝缘材料，占据在所述场板的所述中心部分中的所述空间，并且在所述场板沟槽的所述底部处通过跨越所述气隙而将所述场板锚定到所述半导体衬底。
13.一种制造半导体器件的方法，所述方法包括：
将第一栅极沟槽和第二栅极沟槽蚀刻到半导体衬底的第一主表面中，所述第一栅极沟槽和所述第二栅极沟槽界定半导体台面；
将场板沟槽蚀刻到所述第一主表面中，所述场板沟槽延伸穿过所述半导体台面；
在所述场板沟槽中形成场板，所述场板通过气隙而与所述场板沟槽的每个侧壁和底部分离，所述场板具有在所述场板的中心部分中的空间；以及
通过占据在所述场板的所述中心部分中的所述空间的电绝缘材料，在所述场板沟槽的所述底部处将所述场板锚定到所述半导体衬底，所述电绝缘材料跨越所述气隙以在所述场板沟槽的所述底部处接触所述半导体衬底。
14.根据权利要求13所述的方法，其中，形成所述场板包括：
用氧化物为所述场板沟槽的每个侧壁和底部加衬；
在所述氧化物上形成多晶硅，而不封闭在所述场板的中心部分中的所述空间；以及
从所述场板沟槽的所述底部的中心部分去除所述多晶硅和所述氧化物，使得所述场板沟槽的所述底部的拐角部分保持被所述氧化物和所述多晶硅两者覆盖。
15.根据权利要求14所述的方法，其中，从所述场板沟槽的所述底部的所述中心部分去除所述多晶硅和所述氧化物包括：
在所述场板沟槽的所述底部的所述中心部分处各向异性蚀刻所述多晶硅和所述氧化物。
16.根据权利要求14所述的方法，其中，在所述场板沟槽的所述底部处将所述场板锚定到所述半导体衬底包括：
在从所述场板沟槽的所述底部的所述中心部分去除所述多晶硅和所述氧化物之后，用氮化物填充在所述场板的所述中心部分中的所述空间；以及
在用所述氮化物填充在所述场板的所述中心部分中的所述空间之后，从所述场板沟槽的每个侧壁和所述底部的所述拐角部分去除所述氧化物。
17.根据权利要求13所述的方法，还包括：
形成接触结构，所述接触结构具有与形成在所述半导体台面中的一个或多个器件区电接触和物理接触的第一部分，以及与所述场板电接触和物理接触的第二部分，
其中，所述接触结构的所述第二部分与所述接触结构的所述第一部分向内横向间隔并且与所述接触结构的所述第一部分分离。
18.根据权利要求17所述的方法，其中，形成所述接触结构包括：
在所述半导体衬底的所述第一主表面上形成层间电介质，所述层间电介质密封所述场板沟槽中的所述气隙；
在所述层间电介质中形成与所述半导体台面对准的一个或多个第一开口以及与所述场板对准的一个或多个第二开口；以及
在形成在所述层间电介质中的每个第一开口和每个第二开口中沉积导电材料。
19.根据权利要求18所述的方法，还包括：
使占据在所述场板的所述中心部分中的所述空间的所述电绝缘材料凹陷到所述半导体衬底的所述第一主表面之下，
其中，在沉积所述导电材料之后，所述接触结构的所述第二部分占据所述电绝缘材料中的所述凹陷。
20.根据权利要求18所述的方法，还包括：
在所述层间电介质上形成金属化层，
其中，所述接触结构的所述第一部分延伸穿过所述层间电介质以将所述金属化层电连接到形成在所述半导体台面中的所述一个或多个器件区，
其中，所述接触结构的所述第二部分延伸穿过所述层间电介质以将所述金属化层电连接到所述场板沟槽中的所述场板。
CN202211482600.7A 2021-11-24 2022-11-24 用于基于沟槽的半导体器件的场板锚定结构 Pending CN116169165A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/534,495 US11908928B2 (en) 2021-11-24 2021-11-24 Field plate anchoring structure for trench-based semiconductor devices
US17/534495 2021-11-24

Publications (1)

Publication Number Publication Date
CN116169165A true CN116169165A (zh) 2023-05-26

Family

ID=84358116

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211482600.7A Pending CN116169165A (zh) 2021-11-24 2022-11-24 用于基于沟槽的半导体器件的场板锚定结构

Country Status (4)

Country Link
US (1) US11908928B2 (zh)
EP (1) EP4187618A1 (zh)
KR (1) KR20230076785A (zh)
CN (1) CN116169165A (zh)

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1835542A3 (en) * 1999-09-30 2007-10-03 Kabushiki Kaisha Toshiba Semiconductor device with trench gate
DE10014660C2 (de) 2000-03-24 2002-08-29 Infineon Technologies Ag Halbleiteranordnung mit einer durch einen Hohlraum von einer Driftstrecke getrennten Trenchelektrode
JP2009135360A (ja) * 2007-12-03 2009-06-18 Renesas Technology Corp 半導体装置およびその製造方法
US20120261746A1 (en) 2011-03-14 2012-10-18 Maxpower Semiconductor, Inc. Double-Trench Vertical Devices and Methods with Self-Alignment Between Gate and Body Contact
JP2013115225A (ja) 2011-11-29 2013-06-10 Toshiba Corp 電力用半導体装置およびその製造方法
US8907408B2 (en) 2012-03-26 2014-12-09 Infineon Technologies Austria Ag Stress-reduced field-effect semiconductor device and method for forming therefor
KR20140022518A (ko) 2012-08-13 2014-02-25 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9105679B2 (en) * 2013-11-27 2015-08-11 Infineon Technologies Ag Semiconductor device and insulated gate bipolar transistor with barrier regions
US9553179B2 (en) * 2014-01-31 2017-01-24 Infineon Technologies Ag Semiconductor device and insulated gate bipolar transistor with barrier structure
US9443973B2 (en) 2014-11-26 2016-09-13 Infineon Technologies Austria Ag Semiconductor device with charge compensation region underneath gate trench
DE102015104988A1 (de) * 2015-03-31 2016-10-06 Infineon Technologies Austria Ag Halbleitervorrichtung mit Gate-Finnen
DE102015110737B4 (de) * 2015-07-03 2022-09-29 Infineon Technologies Austria Ag Halbleitervorrichtung mit einer direkt an einen Mesaabschnitt und eine Feldelektrode angrenzenden Kontaktstruktur
JP6426642B2 (ja) * 2016-03-08 2018-11-21 株式会社東芝 半導体装置
US9691864B1 (en) 2016-05-13 2017-06-27 Infineon Technologies Americas Corp. Semiconductor device having a cavity and method for manufacturing thereof
DE102016108949B4 (de) 2016-05-13 2023-02-09 Infineon Technologies Austria Ag Halbleitervorrichtungen und Verfahren zum Herstellen einer Halbleitervorrichtung
US9991378B2 (en) * 2016-06-20 2018-06-05 Sinopower Semiconductor, Inc. Trench power semiconductor device

Also Published As

Publication number Publication date
US11908928B2 (en) 2024-02-20
EP4187618A1 (en) 2023-05-31
US20230163210A1 (en) 2023-05-25
KR20230076785A (ko) 2023-05-31

Similar Documents

Publication Publication Date Title
TWI485852B (zh) 帶有很高的基體-閘極擊穿和嵌入式雪崩箝位二極體的橫向超級接面元件
US20210305406A1 (en) Sawtooh electric field drift region structure for planar and trench power semiconductor devices
US20130248993A1 (en) Stress-Reduced Field-Effect Semiconductor Device and Method for Forming Therefor
US11367780B2 (en) Semiconductor device having integrated diodes
US11031479B2 (en) Semiconductor device with different gate trenches
US10181511B2 (en) Semiconductor device and method of manufacturing a semiconductor device
US11075291B1 (en) Isolation structure for IGBT devices having an integrated diode
US20170018461A1 (en) Semiconductor Device Including at Least One Lateral IGFET and at Least One Vertical IGFET and Corresponding Manufacturing Method
US20230343871A1 (en) Power semiconductor device having an electrode with an embedded material
US8742550B2 (en) Charge compensation semiconductor device
US20130240981A1 (en) Transistor array with a mosfet and manufacturing method
US20170271491A1 (en) Semiconductor Transistor and Method for Forming the Semiconductor Transistor
EP4187618A1 (en) Field plate anchoring structure for trench-based semiconductor devices
US8999783B2 (en) Method for producing a semiconductor device with a vertical dielectric layer
CN114667609A (zh) 垂直场效应晶体管和用于构造其的方法
US20170154965A1 (en) Semiconductor Device
EP4310915A1 (en) Semiconductor die with a tungsten runner and a gate runner
EP4318553A2 (en) Power semiconductor device having counter-doped regions in both an active cell region and an inactive cell region
US11777026B2 (en) Power semiconductor device having low-k dielectric gaps between adjacent metal contacts
US20230335560A1 (en) Isolation structure for separating different transistor regions on the same semiconductor die
US20230116123A1 (en) Edge termination structure for power transistor devices
CN117913139A (zh) 场效应晶体管和用于制造的方法
JP2023136823A (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
CN112086512A (zh) 功率半导体器件和方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication