CN116169014A - 一种空腔结构的形成方法 - Google Patents

一种空腔结构的形成方法 Download PDF

Info

Publication number
CN116169014A
CN116169014A CN202310262457.9A CN202310262457A CN116169014A CN 116169014 A CN116169014 A CN 116169014A CN 202310262457 A CN202310262457 A CN 202310262457A CN 116169014 A CN116169014 A CN 116169014A
Authority
CN
China
Prior art keywords
doped region
forming
substrate
cavity structure
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310262457.9A
Other languages
English (en)
Inventor
王伟军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Original Assignee
Shanghai IC R&D Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai IC R&D Center Co Ltd filed Critical Shanghai IC R&D Center Co Ltd
Priority to CN202310262457.9A priority Critical patent/CN116169014A/zh
Publication of CN116169014A publication Critical patent/CN116169014A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明公开了一种空腔结构的形成方法，包括：提供衬底；在所述衬底的表面以下形成掺杂区域；在位于所述掺杂区域以内的所述衬底表面上形成释放通道；通过所述释放通道选择性去除下方所述掺杂区域中的所述衬底材料，形成空腔结构。本发明通过在衬底中形成掺杂区域，利用不同掺杂浓度区域之间存在的刻蚀选择比差异，对掺杂区域中的衬底材料进行选择性去除，可有效控制形成空腔结构时的空腔形貌及空腔深度等参数，获得理想的空腔结构形貌，并增强了工艺的可调性，具有工艺简单，可与业界现有工艺流程兼容的优点。

Description

一种空腔结构的形成方法
技术领域
本发明涉及半导体集成电路及MEMS制造工艺技术领域，尤其涉及一种空腔结构的形成方法。
背景技术
在微机电系统(MEMS)技术领域，随着产品类型的不断丰富，多种含有可动部件的产品如压力传感器、加速度计、陀螺仪等，都需要形成悬空结构。另外，为提高器件微观区域的散热性能，空腔结构也成为某些半导体器件的必备要素。因此，空腔的形成已成为MEMS领域的关键技术之一。
常规的空腔形成方式，是在基底如硅衬底上形成相应的沟槽，然后通过键合形成封闭结构。但该工艺流程涉及半导体制造及封装的相关工艺步骤，一般需要在不同的生产环境进行，因而增加了工艺流程的复杂性。其中，硅衬底的图形化是空腔结构形成的关键技术和难点之一。湿法腐蚀是硅刻蚀的常用工艺，但对于特定晶向的硅衬底，会形成特定角度的刻蚀沟槽形貌，使得刻蚀形貌的调节较为困难。另外，干法刻蚀也是深硅刻蚀的通用技术之一，其主要通过工艺参数的调整，来调节纵向刻蚀深度及横向宽度，但这也使得空腔的具体尺寸易受到工艺参数波动的影响，且刻蚀形貌的可调性也不高。
公开号为CN105428218A的中国发明专利申请提出了一种空腔形成方法，通过首先在硅衬底正面预定区域形成N型掺杂区域，并利用电化学腐蚀工艺，将硅衬底正面的N型掺杂区域转换为多孔硅层，再在硅衬底的正面外延生长单晶硅层，并在单晶硅层中形成暴露多孔硅层的通孔，随后以湿法腐蚀去除多孔硅层以形成空腔。然而，该方法需要对掺杂区域先进行改性，再采用湿法腐蚀去除多孔硅改性材料，其工艺显得较为复杂，且控制难度较高。同时，由于湿法腐蚀的工艺特性，该方法对空腔形貌的控制也不甚精确，从而难以保证所形成的空腔的尺寸精度。
因此，为提高硅空腔结构物理形貌的可调节性，并增加对空腔尺寸的控制精度，需要提出一种工艺过程简便、与现有流程可兼容的实现方案。
发明内容
本发明的目的在于克服现有技术存在的上述缺陷，提供一种空腔结构的形成方法。
为实现上述目的，本发明的技术方案如下：
一种空腔结构的形成方法，包括：
提供衬底；
在所述衬底的表面以下形成掺杂区域；
在位于所述掺杂区域以内的所述衬底表面上形成释放通道；
通过所述释放通道选择性去除下方所述掺杂区域中的所述衬底材料，形成空腔结构。
进一步地，采用离子注入方法，并退火，形成所述掺杂区域。
进一步地，通过采用多次离子注入，并在每次离子注入时，在所述衬底表面上对应形成不同的注入掩膜层图形，以形成包括具有不同注入面积和注入深度的多个掺杂子区域的所述掺杂区域。
进一步地，所述掺杂区域为N型掺杂区域。
进一步地，采用离子注入方法，并省略退火，形成包括沿注入方向具有掺杂浓度递增的多个掺杂子区域的所述掺杂区域。
进一步地，所述掺杂区域为P型掺杂区域。
进一步地，形成所述释放通道的方法，具体包括：在所述衬底表面上形成硬掩膜层，并图形化，在所述硬掩膜层表面上形成作为所述释放通道的槽孔，停止在所述衬底表面上，并使所述槽孔位于所述掺杂区域以内。
进一步地，所述槽孔包括缝隙形。
进一步地，采用各向同性的干法刻蚀工艺，并利用不同掺杂浓度区域之间存在的刻蚀选择比差异，选择性去除所述掺杂区域中的所述衬底材料。
进一步地，还包括：对所述释放通道进行封闭，形成密闭的所述空腔结构。
由上述技术方案可以看出，本发明通过在衬底中形成掺杂区域(包括通过退火形成的具有均匀掺杂浓度的掺杂区域，或者通过省略退火形成的具有不同掺杂浓度层次的掺杂区域)，并利用不同掺杂浓度区域之间存在的刻蚀选择比差异(包括掺杂区域内外的衬底材料之间的刻蚀选择比差异，或者掺杂区域内部不同掺杂浓度层次的衬底材料之间的刻蚀选择比差异)，对掺杂区域中的衬底材料进行选择性去除，从而可以有效控制形成空腔结构时的空腔形貌及空腔深度等参数，获得理想的空腔结构形貌，并增强了工艺的可调性。同时，本发明还具有工艺简单，可与业界现有工艺流程兼容的优点。
附图说明
图1为本发明的一种空腔结构的形成方法流程图；
图2-图6为本发明一较佳实施例一的一种根据图1的方法形成空腔结构时的工艺步骤示意图；
图7-图8为本发明一较佳实施例二的一种根据图1的方法形成空腔结构时的工艺步骤示意图；
图9-图10为本发明一较佳实施例三的一种根据图1的方法形成空腔结构时的工艺步骤示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。除非另外定义，此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本文中使用的“包括”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。
本发明的核心思想主要是通过例如离子注入等方式，在例如硅衬底中的目标区域或相应深度层次上形成掺杂区域，利用硅掺杂浓度与刻蚀速率的相关性，掺杂区与未掺杂区之间存在的一定的刻蚀选择比，在硅空腔刻蚀过程中可以有效控制其形貌及深度等参数，从而增强了工艺可调性，且有助于对空腔物理形貌的控制。
本发明通过局部工艺流程的新增及调整，可以增强对硅空腔结构物理形貌的控制和调节效果，获得理想的硅空腔结构形貌，并可对空腔结构尺寸进行调节，且相关工艺步骤均与现有工艺流程兼容。
本发明提供的空腔结构的形成方法，主要适用于MEMS及传感器等应用领域，特别是用于微米量级的硅空腔结构的形成过程。
下面结合附图，对本发明的具体实施方式作进一步的详细说明。
请参阅图1，图1为本发明的一种空腔结构的形成方法流程图。如图1所示，本发明的一种空腔结构的形成方法，包括：
提供衬底；
在衬底的表面以下形成掺杂区域；
在位于掺杂区域以内的衬底表面上形成释放通道；
通过释放通道选择性去除下方掺杂区域中的衬底材料，形成空腔结构。
在一些实施例中，衬底材料可以为：硅单晶、碳化硅材料、III-V半导体材料等类型。
在一些实施例中，可采用离子注入方法，在衬底的表面以下的预定区域形成掺杂区域。
在一些实施例中，进行离子注入后，可选择对衬底进行退火，形成具有均匀掺杂浓度的掺杂区域。或者，也可选择省略退火，以形成具有不同掺杂浓度层次的掺杂区域。
进一步地，可通过采用多次N型离子注入和退火的方法，并在每次离子注入时，在衬底表面上对应形成不同的注入掩膜层图形，以形成包括具有不同注入面积和注入深度的多个掺杂子区域的N型掺杂区域。
进一步地，当采用P型离子注入方法，并省略退火时，可在衬底中形成包括沿注入方向具有掺杂浓度递增的多个掺杂子区域的P型掺杂区域。
在一些实施例中，形成释放通道的方法，具体可包括：
在衬底表面上形成硬掩膜层；
通过对硬掩膜层进行图形化，在硬掩膜层表面上形成作为释放通道的槽孔，停止在衬底表面上，并使槽孔位于掺杂区域以内。
进一步地，槽孔可包括缝隙形(窄缝)。
在一些实施例中，可采用各向同性的干法刻蚀工艺，并利用不同掺杂浓度区域之间存在的刻蚀选择比差异(包括掺杂区域内外的衬底材料之间的刻蚀选择比差异，或者掺杂区域内部不同掺杂浓度层次的衬底材料之间的刻蚀选择比差异)，选择性去除掺杂区域中的衬底材料。
在一些实施例中，在去除掺杂区域中的衬底材料之后，还可对释放通道进行封闭，形成密闭的空腔结构。
实施例一
请参阅图2-图6，图2-图6为本发明一较佳实施例一的一种根据图1的方法形成空腔结构时的工艺步骤示意图。如图2-图6所示，本发明的一种空腔结构的形成方法，可用于在例如硅衬底100上形成形状及尺寸可控的硅空腔结构170。
请参阅图2。首先，可在硅衬底100上形成光刻胶掩膜层，并可通过光刻形成作为注入掩膜层图形的光刻胶掩膜层图形120，并以该光刻胶掩膜层图形120定义需要形成的空腔结构170的平面图形及尺寸。该光刻胶掩膜层图形120在后续工艺中作为离子注入的阻挡层。
在一些实施例中，由光刻胶掩膜层图形120定义的需要形成的空腔结构170的平面形状可以为矩形、圆形、菱形等，或者可为其他适用形状。
以形成典型的矩形空腔图形为例，其平面尺寸可为：长20～40μm，优选为30μm；宽10～20μm，优选为15μm。
为防止后续产生注入损伤，还可以在形成光刻胶掩膜层前，先在硅衬底100上形成一层约10nm的氧化层，为更为清楚显示本发明的核心思想，示意图中未标示该氧化层。
除光刻胶以外，还可以选用氮化硅、氮化钛等材料作为硬掩膜层，且硬掩膜层需要先进行图形化工艺，形成空腔结构170的平面图形。
请参阅图3。然后，可利用光刻胶掩膜层图形120，对硅衬底100进行离子注入，在硅衬底100中形成掺杂区域130。本实施例中，可选用磷元素作为掺杂成分，注入区域为硅衬底100上无光刻胶掩膜层图形120的区域。
本道中离子注入的典型工艺参数可为：注入气体选用磷烷(PH3)，离子能量为300～600keV，优选为450keV；注入剂量为1E16～1E19/cm2；相应注入深度为0.5～6μm。本道离子注入工艺完成后，离子注入深度为5μm。其后，可去除光刻胶掩膜层图形120，并可对硅衬底100表面进行清洁。
请参阅图4。接着，可对注入后的硅衬底100进行退火工艺。具体工艺条件可为：退火温度700～1000℃，优选为850℃；时间为30～60min，优选为50min。本道工艺可以使注入的磷元素在硅衬底100内进行扩散，并较均匀地分布于一定深度范围内。本实施例中，退火后硅衬底100内的离子掺杂浓度为1E18/cm3，扩散结深为6μm。与离子注入后相比，经过退火工艺，掺杂浓度将更加均匀，而形成的N型掺杂区域130也将有所扩大，范围为长31μm、宽16μm的矩形。
请参阅图5。为形成后续半封闭的空腔结构170，需要在硅衬底100表面形成硬掩膜层150，并对硬掩膜层150进行图形化，以在硬掩膜层150上形成位于掺杂区域130以内的刻蚀通道(释放通道)160。
本实施例中，硬掩膜层150材料选用二氧化硅，形成方法为等离子体增强化学气相沉积(PECVD)，厚度为2～3μm，优选为2.5μm。硬掩膜层150的图形化方式，包括常规的光刻、刻蚀、去胶、清洗等半导体工艺，在此不再赘述。形成的刻蚀通道160图形为窄缝结构，长5～10μm，优选为8μm，宽0.5～1μm，优选为0.8μm，即窄缝图形尺寸为0.8×8μm。
请参阅图6。接着，可利用硬掩膜层150及其刻蚀通道160，对离子掺杂区域130进行刻蚀。由于刻蚀通道160尺寸较小，本道刻蚀参数的设置偏于各向同性刻蚀。典型的工艺条件为：反应气体选用SF6，流量为600～800sccm，优选为720sccm；O2流量为50～100sccm，优选为70sccm；工艺压强为100～200mtorr，优选为160mtorr；射频功率为2000～2800W，优选为2400W；偏置功率为20～80W，优选为40W；静电吸盘(ESC)控温10～30℃，优选为20℃。由此，优选的硅空腔刻蚀工艺条件为：压强160mtorr/射频功率2400W/偏置功率40W/SF6流量720sccm/O2流量70sccm/ESC控温20℃。
对于磷掺杂，由于掺杂浓度与硅刻蚀速率具有正相关性，即磷掺杂浓度越高，硅刻蚀速率越大，使得掺杂区域130与未掺杂区域之间存在一定的刻蚀选择比。本实施例中，磷元素的掺杂浓度及相应的硅刻蚀速率为：掺杂区域浓度1E18/cm3，刻蚀速率1μm/min；未掺杂区域浓度1E15/cm3，刻蚀速率0.15μm/min，两者的刻蚀选择比为6～7，因此刻蚀速率存在明显差异。利用两种区域的刻蚀选择比特性，可以使被刻蚀区域基本上限制于掺杂区域130，从而能够较好地控制形成的硅空腔结构170的形状及尺寸。
根据实际需求，可对硬掩膜层150上的刻蚀通道160进行封闭，以形成密闭的空腔结构170。常用工艺方法包括采用原子层沉积(ALD)、等离子体增强化学气相沉积(PECVD)等，在硬掩膜层150上形成介质封闭层，利用窄缝结构对填充产生的阻碍性，将刻蚀通道160完全封闭。
实施例二
请参阅图7-图8，图7-图8为本发明一较佳实施例二的一种根据图1的方法形成空腔结构时的工艺步骤示意图。如图7-图8所示，本发明的一种空腔结构的形成方法，可用于在例如硅衬底200上形成具有组合式形状的硅空腔结构270。
请参阅图7。本实施例的主要工艺流程与实施例一基本相同，主要区别在于光刻及离子注入的次数。本实施例中，需要进行两次光刻及离子注入工艺，以在硅衬底200内形成具有不同注入面积和注入深度的多个掺杂子区域的N型掺杂区域230。
参照实施例一，首次光刻及注入工艺时，利用第一个光刻胶掩膜层图形，在硅衬底200内形成长30μm、宽15μm的矩形第一掺杂子区域2301，注入深度为5μm。第二次光刻及注入工艺时，利用第二个光刻胶掩膜层图形，在首次注入形成的矩形第一掺杂子区域2301以内进行再次注入，注入区域(第二个光刻胶掩膜层图形的开口区域)为长20μm、宽10μm的矩形，其范围小于首次掺杂时的第一掺杂子区域2301范围，而注入深度为7μm，比首次掺杂深度大，以形成第二掺杂子区域2302。这样在退火后，即可形成由第一掺杂子区域2301与第二掺杂子区域2302组合而成的含有图示台阶形式的掺杂区域230。
请参阅图8。经过后续刻蚀通道形成及释放工艺后，即可获得相应形状的硅空腔结构270。
本实施例表明，可通过多次光刻及注入工艺，在衬底200内不同区域形成不同深度的掺杂区(掺杂子区域)，从而形成所需特殊形状的空腔结构270。
实施例三
请参阅图9-图10，图9-图10为本发明一较佳实施例三的一种根据图1的方法形成空腔结构时的工艺步骤示意图。如图9-图10所示，本发明的一种空腔结构的形成方法，可用于在例如硅衬底300上形成具有特定深度的硅空腔结构370。
请参阅图9。本实施例的基本工艺步骤也参照实施例一，主要区别在于，在硅衬底300上形成光刻胶掩膜层图形后，选用硼元素作为掺杂元素。
本道离子注入的工艺参数为：注入气体选用BF3，离子能量为800～1000keV，相应注入深度为1～5μm，优选离子能量为900keV，对应离子注入深度为4μm；注入剂量为1E16～1E19/cm2,优选为1E18/cm2。
由于离子注入的杂质浓度分布接近高斯分布，本道工艺完成后，掺杂浓度最高的区域，即第二掺杂子区域3302处在硅衬底300表面以下的一定深度范围，第二掺杂子区域3302上下两侧位置分别形成了低掺杂浓度的区域，即第一掺杂子区域3301和第三掺杂子区域3303。对于本实施例，离子注入的最高浓度分布区间，即第二掺杂子区域3302位于深度为3.7～4.3μm的范围。
上述离子注入后，去除光刻胶掩膜层图形，并对表面进行清洁。
与实施例一的区别还在于，为利用离子注入后杂质浓度垂直分布的特性，本实施例采用略过退火工艺的步骤，在注入后紧跟着在硅衬底300表面形成硬掩膜层350，并对其进行图形化。
请参阅图10。图形化后，在硬掩膜层350上形成刻蚀通道。利用硬掩膜层350及其刻蚀通道，对下方具有杂质浓度呈垂直分布的离子掺杂区域330进行刻蚀。
针对掺硼硅衬底300，刻蚀工艺条件可设置为：反应气体选用SF6，流量为800～1000sccm，优选为900sccm；工艺压强为100～200mtorr，优选为180mtorr；射频功率为2000～3000W，优选为2600W；偏置功率为10～30W，优选为20W；静电吸盘(ESC)控温20～40℃，优选为30℃。由此，优选的硅空腔刻蚀工艺条件为：压强180mtorr/射频功率2600W/偏置功率20W/SF6流量900sccm/ESC控温30℃。
与实施例一不同的是，对于硼掺杂，掺杂浓度与硅刻蚀速率具有负相关性，即硅刻蚀速率随硼掺杂浓度的增大而降低。例如，针对低掺杂的第一掺杂子区域3301(衬底表面～3.7μm深度范围)，硼浓度为1E16/cm3，刻蚀速率为1.2μm/min；而针对高掺杂的第二掺杂子区域3302(衬底表面下3.7～4.3μm深度范围)，硼浓度为1E19/cm3，刻蚀速率为0.2μm/min。因而相当于在高掺杂的第二掺杂子区域3302的深度区间形成了一层刻蚀阻挡层，并形成对第一掺杂子区域3301中的掺杂硅材料的刻蚀，使得形成的硅空腔结构370的深度位于第二掺杂子区域3302上，从而可以有效控制所形成的硅空腔结构370的深度。
由于在硅衬底300水平方向上不存在掺杂浓度的梯度分布，因此对横向刻蚀的范围没有明显限制。
需要注意的是，由于本实施例仅去除离子注入后高掺杂区域(第二掺杂子区域3302)以上的硅衬底300材料，在高掺杂区域下方的低掺杂区域(第三掺杂子区域3303)仍被保留，并位于空腔结构370的底部上。故该方式适用于形成具有特定深度的空腔物理形貌，但不适于涉及电学结构的制造领域。
综上所述，本发明通过在衬底中形成掺杂区域(包括通过退火形成的具有均匀掺杂浓度的掺杂区域，或者通过省略退火形成的具有不同掺杂浓度层次的掺杂区域)，并利用不同掺杂浓度区域之间存在的刻蚀选择比差异(包括掺杂区域内外的衬底材料之间的刻蚀选择比差异，或者掺杂区域内部不同掺杂浓度层次的衬底材料之间的刻蚀选择比差异)，对掺杂区域中的衬底材料进行选择性去除，从而可以有效控制形成空腔结构时的空腔形貌及空腔深度等参数，获得理想的空腔结构形貌，并增强了工艺的可调性。本发明工艺简单，可与业界现有工艺流程兼容。
虽然在上文中详细说明了本发明的实施方式，但是对于本领域的技术人员来说显而易见的是，能够对这些实施方式进行各种修改和变化。但是，应理解，这种修改和变化都属于权利要求书中所述的本发明的范围和精神之内。而且，在此说明的本发明可有其它的实施方式，并且可通过多种方式实施或实现。

Claims (10)

1.一种空腔结构的形成方法，其特征在于，包括：
提供衬底；
在所述衬底的表面以下形成掺杂区域；
在位于所述掺杂区域以内的所述衬底表面上形成释放通道；
通过所述释放通道选择性去除下方所述掺杂区域中的所述衬底材料，形成空腔结构。
2.根据权利要求1所述的空腔结构的形成方法，其特征在于，采用离子注入方法，并退火，形成所述掺杂区域。
3.根据权利要求2所述的空腔结构的形成方法，其特征在于，通过采用多次离子注入，并在每次离子注入时，在所述衬底表面上对应形成不同的注入掩膜层图形，以形成包括具有不同注入面积和注入深度的多个掺杂子区域的所述掺杂区域。
4.根据权利要求2所述的空腔结构的形成方法，其特征在于，所述掺杂区域为N型掺杂区域。
5.根据权利要求1所述的空腔结构的形成方法，其特征在于，采用离子注入方法，并省略退火，形成包括沿注入方向具有掺杂浓度递增的多个掺杂子区域的所述掺杂区域。
6.根据权利要求5所述的空腔结构的形成方法，其特征在于，所述掺杂区域为P型掺杂区域。
7.根据权利要求1所述的空腔结构的形成方法，其特征在于，形成所述释放通道的方法，具体包括：在所述衬底表面上形成硬掩膜层，并图形化，在所述硬掩膜层表面上形成作为所述释放通道的槽孔，停止在所述衬底表面上，并使所述槽孔位于所述掺杂区域以内。
8.根据权利要求7所述的空腔结构的形成方法，其特征在于，所述槽孔包括缝隙形。
9.根据权利要求1所述的空腔结构的形成方法，其特征在于，采用各向同性的干法刻蚀工艺，并利用不同掺杂浓度区域之间存在的刻蚀选择比差异，选择性去除所述掺杂区域中的所述衬底材料。
10.根据权利要求1所述的空腔结构的形成方法，其特征在于，还包括：对所述释放通道进行封闭，形成密闭的所述空腔结构。
CN202310262457.9A 2023-03-17 2023-03-17 一种空腔结构的形成方法 Pending CN116169014A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310262457.9A CN116169014A (zh) 2023-03-17 2023-03-17 一种空腔结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310262457.9A CN116169014A (zh) 2023-03-17 2023-03-17 一种空腔结构的形成方法

Publications (1)

Publication Number Publication Date
CN116169014A true CN116169014A (zh) 2023-05-26

Family

ID=86421984

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310262457.9A Pending CN116169014A (zh) 2023-03-17 2023-03-17 一种空腔结构的形成方法

Country Status (1)

Country Link
CN (1) CN116169014A (zh)

Similar Documents

Publication Publication Date Title
US9570317B2 (en) Microelectronic method for etching a layer
US20180226425A1 (en) Accommodating imperfectly aligned memory holes
WO2016111811A1 (en) Self-aligned process
KR100679375B1 (ko) 마스킹 방법
US9984889B2 (en) Techniques for manipulating patterned features using ions
US9583605B2 (en) Method of forming a trench in a semiconductor device
JP7122061B2 (ja) エアギャップ形成プロセス
CN106887382A (zh) 形成集成电路的方法
CN109786219A (zh) 半导体装置的制作方法
US11398386B2 (en) Plasma etch processes
CN109585291A (zh) 半导体结构的形成方法
CN102203912B (zh) 改善p3i腔室中共形掺杂的方法
US9520296B2 (en) Semiconductor device having a low divot of alignment between a substrate and an isolation thereof and method of forming the same
KR100696884B1 (ko) 마이크로 전자 또는 기계적인 구조의 트렌치에서 새도우마스크의 제조 방법
KR101970419B1 (ko) 기판 개구를 형성하는 방법들
CN116169014A (zh) 一种空腔结构的形成方法
KR20200113000A (ko) 측벽 에칭을 달성하기 위한 방법
US9472460B1 (en) Uniform depth fin trench formation
US9698250B2 (en) Method for the surface etching of a three-dimensional structure
US9337314B2 (en) Technique for selectively processing three dimensional device
US20020197836A1 (en) Method of forming variable oxide thicknesses across semiconductor chips
US10593550B2 (en) Method for manufacturing semiconductor structure
CN108847387A (zh) 一种孔形成方法
US20240096640A1 (en) High Aspect Ratio Contact (HARC) Etch
CN106847751B (zh) 鳍式场效应晶体管的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination