CN116153948A - 显示基板及其制备方法、显示装置 - Google Patents

显示基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN116153948A
CN116153948A CN202310312073.3A CN202310312073A CN116153948A CN 116153948 A CN116153948 A CN 116153948A CN 202310312073 A CN202310312073 A CN 202310312073A CN 116153948 A CN116153948 A CN 116153948A
Authority
CN
China
Prior art keywords
substrate
signal
line
signal line
equal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310312073.3A
Other languages
English (en)
Inventor
方金钢
丁录科
苏同上
王海涛
成军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202310312073.3A priority Critical patent/CN116153948A/zh
Publication of CN116153948A publication Critical patent/CN116153948A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G09F9/335—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes being organic light emitting diodes [OLED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Abstract

一种显示基板及其制备方法、显示装置。显示基板包括：基底，包括显示区域和位于显示区域至少一侧的周边区域；在沿远离基底的方向上，周边区域的显示基板还包括：第一导电层，包括用于传输第一信号的第一信号线；第二导电层，包括用于传输第二信号的第二信号线，第二信号线包括第一线段和第二线段，第一线段和第二线段在基底上的正投影与第一信号线在基底上的正投影不交叠；第三导电层，包括设置为连接第一线段和第二线段的信号连接线，信号连接线在基底上的正投影与第一信号线在基底上的正投影交叠。

Description

显示基板及其制备方法、显示装置
技术领域
本文涉及但不限于显示技术，尤指一种显示基板及其制备方法、显示装置。
背景技术
有机发光二极管(OLED，Organic Light Emitting Diode)为主动发光显示器件，具有自发光、广视角、高对比度、低耗电、极高反应速度等优点。随着显示技术的不断发展，以OLED为发光器件、由薄膜晶体管(TFT，Thin Film Transistor)进行信号控制的显示装置已成为目前显示领域的主流产品。
在大尺寸OLED显示产品中，通常采用阵列基板行驱动(Gate Driver On Array，GOA)的设计，有助于减小显示产品的边框宽度，使产品更美观。经本申请发明人研究发现，显示产品的边框区域存在大量的扫描线和数据线的跨线，显示基板存在源栅极短路(Data-Gate Short，DGS)不良的问题。
发明内容
以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
本公开实施例提供了一种显示基板及其制备方法、显示装置，以解决显示基板存在DGS不良的问题。
一方面，本公开实施例提供了一种显示基板，包括：基底，包括显示区域和位于所述显示区域至少一侧的周边区域；在沿远离所述基底的方向上，周边区域的显示基板还包括：第一导电层，包括用于传输第一信号的第一信号线；第二导电层，包括用于传输第二信号的第二信号线，所述第二信号线包括第一线段和第二线段，所述第一线段和所述第二线段在所述基底上的正投影与所述第一信号线在所述基底上的正投影不交叠；第三导电层，包括设置为连接所述第一线段和所述第二线段的信号连接线，所述信号连接线在所述基底上的正投影与所述第一信号线在所述基底上的正投影交叠。
一种示例性实施例中，所述第一线段在所述基底上的正投影与所述第一信号线在所述基底上的正投影的第一距离设置为大于或等于0.4微米；所述第二线段在所述基底上的正投影与所述第一信号线在所述基底上的正投影的第二距离设置为大于或等于0.4微米。
一种示例性实施例中，所述第一信号线和所述信号连接线之间的厚度设置为大于或等于900纳米且小于或等于1200纳米。
一种示例性实施例中，所述信号连接线的材料为透明导电材料。
一种示例性实施例中，所述信号连接线的厚度设置为大于或等于150纳米且小于或等于1100纳米。
一种示例性实施例中，所述第二信号线的厚度设置为大于或等于150纳米且小于或等于1100纳米。
一种示例性实施例中，所述第一信号线的厚度设置为大于或等于150纳米且小于或等于1100纳米。
一种示例性实施例中，所述显示基板还包括第一绝缘层，所述第一绝缘层位于所述基底和所述第一绝缘层之间；所述第一绝缘层的厚度设置为大于或等于120纳米且小于或等于530纳米。
一种示例性实施例中，所述显示基板还包括第三绝缘层，所述第三绝缘层位于所述第一导电层和所述第二导电层之间；所述第三绝缘层的厚度设置为大于或等于500纳米且小于或等于700纳米。
一种示例性实施例中，所述显示基板还包括第四绝缘层，所述第四绝缘层位于所述第二导电层和所述第三导电层之间；所述第四绝缘层的厚度设置为大于或等于400纳米且小于或等于500纳米。
一种示例性实施例中，所述显示基板还包括设置在所述显示区域的彩膜层，所述彩膜层位于所述第四绝缘层远离所述基底的一侧；所述彩膜层的厚度设置为大于或等于1.5微米且小于或等于4微米。
一种示例性实施例中，所述显示基板还包括设置在所述显示区域的像素定义层，所述像素定义层位于所述第三导电层远离所述基底的一侧；所述像素定义层的厚度设置为大于或等于1.5微米且小于或等于2.5微米。
一种示例性实施例中，所述基底的厚度设置为大于或等于40微米且小于或等于1200微米。
另一方面，本公开实施例提供了一种显示基板的制备方法，包括：提供基底，所述基底包括显示区域和位于所述显示区域至少一侧的周边区域；在所述周边区域的显示基板形成第一导电层，所述第一导电层包括用于传输第一信号的第一信号线；在所述周边区域的显示基板继续形成第二导电层，所述第二导电层包括用于传输第二信号的第二信号线，所述第二信号线包括第一线段和第二线段，所述第一线段和所述第二线段在所述基底上的正投影与所述第一信号线在所述基底上的正投影不交叠；在所述周边区域的显示基板继续形成第三导电层，所述第三导电层包括设置为连接所述第一线段和所述第二线段的信号连接线，所述信号连接线在所述基底上的正投影与所述第一信号线在所述基底上的正投影交叠。
另一方面，本公开实施例提供了一种显示装置，包括如上所述的显示基板。
本公开实施例提供的显示基板，通过设置第二信号线在与第一信号线的跨线区域断开，并利用设置在第三导电层上的信号连接线连接该两段第二信号线，使得第一信号线和信号连接线在跨线区域的距离增大，不仅增大了第一信号线和信号连接线之间的耐击穿电压，也增加了金属原子的迁移距离，降低了第一信号线与第二信号线之间发生GDS不良的风险。解决了显示基板存在DGS不良的问题。
本公开的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本公开而了解。本公开的其他优点可通过在说明书以及附图中所描述的方案来实现和获得。
在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
附图用来提供对本公开技术方案的理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开技术方案的限制。
图1为一种显示基板的结构示意图；
图2为一种显示基板中显示区域的平面结构示意图；
图3为一种像素驱动电路的等效电路示意图；
图4为一种显示基板的俯视结构示意图；
图5为周边区域发生DGS不良的局部结构示意图；
图6为交叠的第一信号线和第二信号线的俯视图；
图7为本公开实施例中周边区域的显示基板的局部结构示意图；
图8为示例性实施例中第一信号线、第二信号线和信号连接线交叠位置的俯视图；
图9为示例性实施例中图4的B-B向的剖视图。
具体实施方式
本公开描述了多个实施例，但是该描述是示例性的，而不是限制性的，并且对于本领域的普通技术人员来说显而易见的是，在本公开所描述的实施例包含的范围内可以有更多的实施例和实现方案。尽管在附图中示出了许多可能的特征组合，并在具体实施方式中进行了讨论，但是所公开的特征的许多其它组合方式也是可能的。除非特意加以限制的情况以外，任何实施例的任何特征或元件可以与任何其它实施例中的任何其他特征或元件结合使用，或可以替代任何其它实施例中的任何其他特征或元件。
本公开包括并设想了与本领域普通技术人员已知的特征和元件的组合。本公开已经公开的实施例、特征和元件也可以与任何常规特征或元件组合，以形成由权利要求限定的独特的发明方案。任何实施例的任何特征或元件也可以与来自其它发明方案的特征或元件组合，以形成另一个由权利要求限定的独特的发明方案。因此，应当理解，在本公开中示出和/或讨论的任何特征可以单独地或以任何适当的组合来实现。因此，除了根据所附权利要求及其等同替换所做的限制以外，实施例不受其它限制。此外，可以在所附权利要求的保护范围内进行各种修改和改变。
此外，在描述具有代表性的实施例时，说明书可能已经将方法和/或过程呈现为特定的步骤序列。然而，在该方法或过程不依赖于本文所述步骤的特定顺序的程度上，该方法或过程不应限于所述的特定顺序的步骤。如本领域普通技术人员将理解的，其它的步骤顺序也是可能的。因此，说明书中阐述的步骤的特定顺序不应被解释为对权利要求的限制。此外，针对该方法和/或过程的权利要求不应限于按照所写顺序执行它们的步骤，本领域技术人员可以容易地理解，这些顺序可以变化，并且仍然保持在本公开实施例的精神和范围内。
在附图中，有时为了明确起见，夸大表示了一个或多个构成要素的大小、层的厚度或区域。因此，本公开的一个方式并不一定限定于该尺寸，附图中一个或多个部件的形状和大小不反映真实比例。此外，附图示意性地示出了理想的例子，本公开的一个方式不局限于附图所示的形状或数值等。
本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。本公开中的“多个”表示两个及以上的数量。
在本说明书中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述的构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。
在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或电连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以根据情况理解上述术语在本公开中的含义。
在本说明书中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的传输，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有各种功能的元件等。
在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态，因此，也包括85°以上且95°以下的角度的状态。
下面将结合附图对本公开的实施例进行详细说明。
图1为一种显示基板的结构示意图。如图1所示，显示基板可以包括时序控制器、数据驱动器、扫描驱动器、发光驱动器和像素阵列，时序控制器分别与数据驱动器、扫描驱动器和发光驱动器连接，数据驱动器分别与多个数据信号线(D1到Dn)连接，扫描驱动器分别与多个扫描信号线(S1到Sm)连接，发光驱动器分别与多个发光信号线(E1到Eo)连接。像素阵列可以包括多个子像素Pxij，i和j可以是自然数，至少一个子像素Pxij可以包括电路单元和与电路单元连接的发光单元，电路单元可以至少包括像素驱动电路，像素驱动电路分别与扫描信号线、数据信号线和发光信号线连接。在示例性实施方式中，时序控制器可以将适合于数据驱动器的规格的灰度值和控制信号提供到数据驱动器，可以将适合于扫描驱动器的规格的时钟信号、扫描起始信号等提供到扫描驱动器，可以将适合于发光驱动器的规格的时钟信号、发射停止信号等提供到发光驱动器。数据驱动器可以利用从时序控制器接收的灰度值和控制信号来产生将提供到数据信号线D1、D2、D3、……和Dn的数据电压。例如，数据驱动器可以利用时钟信号对灰度值进行采样，并且以像素行为单位将与灰度值对应的数据电压施加到数据信号线D1至Dn，n可以是自然数。扫描驱动器可以通过从时序控制器接收时钟信号、扫描起始信号等来产生将提供到扫描信号线S1、S2、S3、……和Sm的扫描信号。例如，扫描驱动器可以将具有导通电平脉冲的扫描信号顺序地提供到扫描信号线S1至Sm。例如，扫描驱动器可以被构造为移位寄存器的形式，并且可以在时钟信号的控制下顺序地将以导通电平脉冲形式提供的扫描起始信号传输到下一级电路的方式产生扫描信号，m可以是自然数。发光驱动器可以通过从时序控制器接收时钟信号、发射停止信号等来产生将提供到发光信号线E1、E2、E3、……和Eo的发射信号。例如，发光驱动器可以将具有截止电平脉冲的发射信号顺序地提供到发光信号线E1至Eo。例如，发光驱动器可以被构造为移位寄存器的形式，并且可以以在时钟信号的控制下顺序地将以截止电平脉冲形式提供的发射停止信号传输到下一级电路的方式产生发射信号，o可以是自然数。
图2为一种显示基板中显示区域的平面结构示意图。如图2所示，显示基板可以包括以矩阵方式排布的多个像素单元P，至少一个像素单元P可以包括出射第一颜色光线的第一子像素P1、出射第二颜色光线的第二子像素P2和出射第三颜色光线的第三子像素P3。每个子像素可以均包括电路单元和发光单元，电路单元可以至少包括像素驱动电路，像素驱动电路分别与扫描信号线、数据信号线和发光信号线连接，像素驱动电路被配置为在扫描信号线和发光信号线的控制下，接收数据信号线传输的数据电压，向发光单元输出相应的电流。每个子像素中的发光单元分别与所在子像素的像素驱动电路连接，发光单元被配置为响应所连接的像素驱动电路输出的电流发出相应亮度的光。
在示例性实施方式中，第一子像素P1可以是出射红色光线的红色子像素(R)，第二子像素P2可以是出射蓝色光线的蓝色子像素(B)，第三子像素P3可以是出射绿色光线的绿色子像素(G)。在示例性实施方式中，子像素的形状可以是矩形状、菱形、五边形或六边形，三个子像素可以采用水平并列、竖直并列或品字等方式排列，本公开在此不做限定。
在示例性实施方式中，像素单元可以包括四个子像素。例如，四个子像素可以包括红色子像素、绿色子像素、蓝色子像素和出射白色(W)光线的白色子像素。又如，四个子像素可以包括红色子像素、蓝色子像素和2个绿色子像素。在示例性实施方式中，四个子像素可以采用水平并列、竖直并列、正方形或钻石形等方式排列，本公开在此不做限定。
图3为一种像素驱动电路的等效电路示意图。在示例性实施方式中，像素驱动电路可以是3T1C、4T1C、5T1C、5T2C、6T1C、7T1C或8T1C结构。如图5所示，像素驱动电路可以包括7个晶体管(第一晶体管T1到第七晶体管T7)和1个存储电容C，像素驱动电路分别与6个信号线(数据信号线D、第一扫描信号线S1、第二扫描信号线S2、发光信号线E、初始信号线INIT和第一电源线VDD)连接。
在示例性实施方式中，像素驱动电路可以包括第一节点N1、第二节点N2和第三节点N3。其中，第一节点N1分别与第三晶体管T3的第一极、第四晶体管T4的第二极和第五晶体管T5的第二极连接，第二节点N2分别与第一晶体管的第二极、第二晶体管T2的第一极、第三晶体管T3的栅电极和存储电容C的第二端连接，第三节点N3分别与第二晶体管T2的第二极、第三晶体管T3的第二极和第六晶体管T6的第一极连接。
在示例性实施方式中，存储电容C的第一端与第一电源线VDD连接，存储电容C的第二端与第二节点N2连接，即存储电容C的第二端与第三晶体管T3的栅电极连接。
第一晶体管T1的栅电极与第二扫描信号线S2连接，第一晶体管T1的第一极与初始信号线INIT连接，第一晶体管的第二极与第二节点N2连接。当导通电平扫描信号施加到第二扫描信号线S2时，第一晶体管T1将初始电压传输到第三晶体管T3的栅电极，以使第三晶体管T3的栅电极的电荷量初始化。
第二晶体管T2的栅电极与第一扫描信号线S1连接，第二晶体管T2的第一极与第二节点N2连接，第二晶体管T2的第二极与第三节点N3连接。当导通电平扫描信号施加到第一扫描信号线S1时，第二晶体管T2使第三晶体管T3的栅电极与第二极连接。
第三晶体管T3的栅电极与第二节点N2连接，即第三晶体管T3的栅电极与存储电容C的第二端连接，第三晶体管T3的第一极与第一节点N1连接，第三晶体管T3的第二极与第三节点N3连接。第三晶体管T3可以称为驱动晶体管，第三晶体管T3根据其栅电极与第一极之间的电位差来确定在第一电源线VDD与第二电源线VSS之间流动的驱动电流的量。
第四晶体管T4的栅电极与第一扫描信号线S1连接，第四晶体管T4的第一极与数据信号线D连接，第四晶体管T4的第二极与第一节点N1连接。第四晶体管T4可以称为开关晶体管、扫描晶体管等，当导通电平扫描信号施加到第一扫描信号线S1时，第四晶体管T4使数据信号线D的数据电压输入到像素驱动电路。
第五晶体管T5的栅电极与发光信号线E连接，第五晶体管T5的第一极与第一电源线VDD连接，第五晶体管T5的第二极与第一节点N1连接。第六晶体管T6的栅电极与发光信号线E连接，第六晶体管T6的第一极与第三节点N3连接，第六晶体管T6的第二极与发光单元EL的第一极连接。第五晶体管T5和第六晶体管T6可以称为发光晶体管。当导通电平发光信号施加到发光信号线E时，第五晶体管T5和第六晶体管T6通过在第一电源线VDD与第二电源线VSS之间形成驱动电流路径而使发光单元EL发光。
第七晶体管T7的栅电极与第二扫描信号线S2连接，第七晶体管T7的第一极与初始信号线INIT连接，第七晶体管T7的第二极与发光单元EL的第一极连接。当导通电平扫描信号施加到第二扫描信号线S2时，第七晶体管T7将初始电压传输到发光单元EL的第一极，以使发光单元EL的第一极中累积的电荷量初始化或释放发光单元EL的第一极中累积的电荷量。
在示例性实施方式中，发光单元EL可以是OLED，包括叠设的第一极(阳极)、有机发光层和第二极(阴极)，或者可以是QLED，包括叠设的第一极(阳极)、量子点发光层和第二极(阴极)。
在示例性实施方式中，发光单元EL的第二极与第二电源线VSS连接，第二电源线VSS的信号为持续提供的低电平信号，第一电源线VDD的信号为持续提供的高电平信号。
在示例性实施方式中，第一晶体管T1到第七晶体管T7可以是P型晶体管，或者可以是N型晶体管。像素驱动电路中采用相同类型的晶体管可以简化工艺流程，减少显示基板的工艺难度，提高产品的良率。在一些可能的实现方式中，第一晶体管T1到第七晶体管T7可以包括P型晶体管和N型晶体管。
在示例性实施方式中，第一晶体管T1到第七晶体管T7可以采用低温多晶硅薄膜晶体管，或者可以采用氧化物薄膜晶体管，或者可以采用低温多晶硅薄膜晶体管和氧化物薄膜晶体管。低温多晶硅薄膜晶体管的有源层采用低温多晶硅(Low Temperature Poly-Silicon，简称LTPS)，氧化物薄膜晶体管的有源层采用氧化物半导体(Oxide)。低温多晶硅薄膜晶体管具有迁移率高、充电快等优点，氧化物薄膜晶体管具有漏电流低等优点，将低温多晶硅薄膜晶体管和氧化物薄膜晶体管集成在一个显示基板上，形成低温多晶氧化物(LowTemperature Polycrystalline Oxide，简称LTPO)显示基板，可以利用两者的优势，可以实现低频驱动，可以降低功耗，可以提高显示品质。
下面以7个晶体管均为P型晶体管为例，像素驱动电路的工作过程可以包括：
第一阶段A1，称为复位阶段，第二扫描信号线S2的信号为低电平信号，第一扫描信号线S1和发光信号线E的信号为高电平信号。第二扫描信号线S2的信号为低电平信号使第一晶体管T1和第七晶体管T7导通。第一晶体管T1导通使得初始信号线INIT的初始电压提供至第二节点N2，对存储电容C进行初始化，清除存储电容中原有数据电压。第七晶体管T7导通使得初始信号线INIT的初始电压提供至OLED的第一极，对OLED的第一极进行初始化(复位)，清空其内部的预存电压，完成初始化。第一扫描信号线S1和发光信号线E的信号为高电平信号，使第二晶体管T2、第四晶体管T4、第五晶体管T5和第六晶体管T6断开，此阶段OLED不发光。
第二阶段A2、称为数据写入阶段或者阈值补偿阶段，第一扫描信号线S1的信号为低电平信号，第二扫描信号线S2和发光信号线E的信号为高电平信号，数据信号线D输出数据电压。此阶段由于存储电容C的第二端为低电平，因此第三晶体管T3导通。第一扫描信号线S1的信号为低电平信号使第二晶体管T2和第四晶体管T4导通。第二晶体管T2和第四晶体管T4导通使得数据信号线D输出的数据电压经过第一节点N1、导通的第三晶体管T3、第三节点N3、导通的第二晶体管T2提供至第二节点N2，并将数据信号线D输出的数据电压与第三晶体管T3的阈值电压之差充入存储电容C，存储电容C的第二端(第二节点N2)的电压为Vd-|Vth|，Vd为数据信号线D输出的数据电压，Vth为第三晶体管T3的阈值电压。第二扫描信号线S2的信号为高电平信号，使第一晶体管T1和第七晶体管T7断开。发光信号线E的信号为高电平信号，使第五晶体管T5和第六晶体管T6断开。
第三阶段A3、称为发光阶段，发光信号线E的信号为低电平信号，第一扫描信号线S1和第二扫描信号线S2的信号为高电平信号。发光信号线E的信号为低电平信号，使第五晶体管T5和第六晶体管T6导通，第一电源线VDD输出的电源电压通过导通的第五晶体管T5、第三晶体管T3和第六晶体管T6向OLED的第一极提供驱动电压，驱动OLED发光。
在像素驱动电路驱动过程中，流过第三晶体管T3(驱动晶体管)的驱动电流由其栅电极和第一极之间的电压差决定。由于第二节点N2的电压为Vdata-|Vth|，因而第三晶体管T3的驱动电流为：
I＝K*(Vgs-Vth)2＝K*[(Vdd-Vd+|Vth|)-Vth]2＝K*(Vdd-Vd)2
其中，I为流过第三晶体管T3的驱动电流，也就是驱动OLED的驱动电流，K为常数，Vgs为第三晶体管T3的栅电极和第一极之间的电压差，Vth为第三晶体管T3的阈值电压，Vd为数据信号线D输出的数据电压，Vdd为第一电源线VDD输出的电源电压。
图4为一种显示基板的俯视结构示意图，显示基板包括显示区域AA和位于显示区域AA至少一侧的周边区域PA，在周边区域PA设置有GOA电路。在大尺寸显示器的设计中，通过在周边区域采用GOA电路，可以减少显示基板需要的芯片数量，有助于减小边框宽度，降低生产成本。然而，OLED显示产品的GOA电路结构复杂，包含的晶体管数量较多，使得在周边区域存在大量的扫描线和数据线的跨线，这些跨线之间存在由于颗粒物或发生静电击穿导致的DGS不良。
图5为周边区域发生DGS不良的局部结构示意图，示意了显示基板在周边区域的部分膜层结构。图6为交叠的第一信号线和第二信号线的俯视图，示意了第一信号线13和第二信号线15在基底10上的正投影。如图5所示，在垂直于显示基板的方向上，周边区域的显示基板可以包括：基底10以及依次叠设在基底10上的第一绝缘层11、第二绝缘层12、第一导电层、第三绝缘层14、第二导电层和第四绝缘层16。第一导电层包括用于传输第一信号的第一信号线13，第二导电层包括用于传输第二信号的第二信号线15。如图6所示，第一信号线13和第二信号线15存在跨线，指的是第一信号线13和第二信号线15在基底10上的正投影存在交叠，该交叠区域即为跨线区域。
结合图5和图6所示，本申请发明人经过研究发现，第一导电层和第二导电层之间由第三绝缘层14隔开，一方面，第三绝缘层14的厚度较小，在第一导电层和第二导电层之间存在微小颗粒物时，容易导致第一信号线13和第二信号线15发生GDS不良。并且，受限于第一信号线13的形状，第三绝缘层14存在一定的坡度起伏，第三绝缘层14在坡度区域容易出现缝隙，在第三绝缘层14厚度较小的情况下，这种缝隙也会增加第一信号线13与第二信号线15发生GDS不良的风险。另一方面，第一信号线13的表面一般为金属，例如铜(Cu)，为了避免金属铜发生氧化，第三绝缘层14的材料一般为硅氧化物(如SiO2)，且通常采用较低的功率和沉积温度使第三绝缘层14形成疏松多孔的结构，然而，在电或者热的激发作用下，铜易发生迁移，使得在形成第二导电层后，第一信号线13与第二信号线15在跨线区域附近容易发生短路，形成GDS不良。
本公开实施例提供了一种显示基板，包括显示区域和位于显示区域至少一侧的周边区域，周边区域的显示基板包括：基底，包括显示区域和位于所述显示区域至少一侧的周边区域；在沿远离所述基底的方向上，周边区域的显示基板还包括：第一导电层，包括用于传输第一信号的第一信号线；第二导电层，包括用于传输第二信号的第二信号线，所述第二信号线包括第一线段和第二线段，所述第一线段和所述第二线段在所述基底上的正投影与所述第一信号线在所述基底上的正投影不交叠；第三导电层，包括设置为连接所述第一线段和所述第二线段的信号连接线，所述信号连接线在所述基底上的正投影与所述第一信号线在所述基底上的正投影交叠。
本公开实施例提供的显示基板，通过设置第二信号线在与第一信号线的跨线区域断开，并利用设置在第三导电层上的信号连接线连接该两段第二信号线，使得第一信号线和信号连接线在跨线区域的距离增大，不仅增大了第一信号线和信号连接线之间的耐击穿电压，也增加了金属原子的迁移距离，降低了第一信号线与第二信号线之间发生GDS不良的风险。
一种示例性实施例中，所述第一线段在所述基底上的正投影与所述第一信号线在所述基底上的正投影的第一距离设置为大于或等于0.4微米；所述第二线段在所述基底上的正投影与所述第一信号线在所述基底上的正投影的第二距离设置为大于或等于0.4微米。
一种示例性实施例中，所述第一信号线和所述信号连接线之间的厚度设置为大于或等于900纳米且小于或等于1200纳米。
一种示例性实施例中，所述信号连接线的材料为透明导电材料。
一种示例性实施例中，所述信号连接线的厚度设置为大于或等于150纳米且小于或等于1100纳米。
一种示例性实施例中，所述第二信号线的厚度设置为大于或等于150纳米且小于或等于1100纳米。
一种示例性实施例中，所述第一信号线的厚度设置为大于或等于150纳米且小于或等于1100纳米。
一种示例性实施例中，所述显示基板还包括第一绝缘层，所述第一绝缘层位于所述基底和所述第一绝缘层之间；所述第一绝缘层的厚度设置为大于或等于120纳米且小于或等于530纳米。
一种示例性实施例中，所述显示基板还包括第三绝缘层，所述第三绝缘层位于所述第一导电层和所述第二导电层之间；所述第三绝缘层的厚度设置为大于或等于500纳米且小于或等于700纳米。
一种示例性实施例中，所述显示基板还包括第四绝缘层，所述第四绝缘层位于所述第二导电层和所述第三导电层之间；所述第四绝缘层的厚度设置为大于或等于400纳米且小于或等于500纳米。
一种示例性实施例中，所述显示基板还包括设置在所述显示区域的彩膜层，所述彩膜层位于所述第四绝缘层远离所述基底的一侧；所述彩膜层的厚度设置为大于或等于1.5微米且小于或等于4微米。
一种示例性实施例中，所述显示基板还包括设置在所述显示区域的像素定义层，所述像素定义层位于所述第三导电层远离所述基底的一侧；所述像素定义层的厚度设置为大于或等于1.5微米且小于或等于2.5微米。
一种示例性实施例中，所述基底的厚度设置为大于或等于40微米且小于或等于1200微米。
图7为本公开实施例中周边区域的显示基板的局部结构示意图，示意了周边区域的部分膜层结构。如图7所示，周边区域的显示基板包括基底10和依次设置在远离基底10方向上的第一导电层、第二导电层和第三导电层，第一导电层包括用于传输第一信号的第一信号线13，第二导电层包括用于传输第二信号的第二信号线，第二信号线包括第一线段151和第二线段152，第一线段151和第二线段152在基底10上的正投影与第一信号线13在基底10上的正投影不交叠；第三导电层包括设置为连接第一线段151和第二线段152的信号连接线17，信号连接线17在基底10上的正投影与第一信号线13在基底10上的正投影交叠。图7所示的结构中，第二信号线在跨线区域处断开，断开的第二信号线通过信号连接线17实现连接。通过这种设置，使得第一信号线13和信号连接线17在跨线区域的距离增大，不仅增大了第一信号线13和信号连接线17之间的耐击穿电压，也增加了金属铜的迁移距离，降低了显示基板发生DGS不良的风险。其它结构可以参照对图5的描述，在此不再赘述。
图8为示例性实施例中第一信号线、第二信号线和信号连接线交叠位置的俯视图，示意了第一信号线13、第二信号线和信号连接线17在基底10上的正投影。如图8所示，信号连接线17跨接在第一线段151和第二线段152远离基底10的一侧，使第一线段151和第二线段152连通，第一信号线13和信号连接线17之间存在跨线区域。第一线段151在基底10上的正投影和第一信号线13在基底10上的正投影之间的第一距离为d1，d1可以设置为大于或等于0.4微米，第二线段152在基底10上的正投影和第一信号线13在基底10上的正投影之间的第二距离为d2，d2可以设置为大于或等于0.4微米。通过设置第一线段151和第二线段152在基底10上的正投影与第一信号线13在基底10上的正投影之间大于0.4微米，可以保证即便第一信号线13表面的金属原子发生迁移，也不会迁移到第一线段151和第二线段152的位置，从而能够避免第一信号线13和第二信号线之间短路，随着后续设备及工艺的进步，d1和d2的取值可以设置为更小，本公开对此不作限制。图8中以第一信号线13的延伸方向与第二信号线和信号连接线17的延伸方向相垂直为例进行说明，在其他实施方式中，可以根据需要设置第一信号线13的延伸方向以及第二信号线和信号连接线17的延伸方向，可以根据需要设置第一信号线13、第二信号线和信号连接线17在基底10上正投影的长度、宽度等参数，本公开对此不作限制。
在示例性实施方式中，第一距离d1可以和第二距离d2相等，例如可以均设置为0.5微米，或者，第一距离d1和第二距离d2也可以设置为不相等，可以根据需要设置第一距离和第二距离的数值，本公开对此不作限制。
在示例性实施方式中，信号连接线17可以通过膜层之间的挖孔实现与第一线段151和第二线段152的分别连接，本公开对信号连接线17与第一线段151和第二线段152的连接形式不作限制。
在示例性实施方式中，如图8所示，信号连接线17的材料可以为透明导电材料，例如氧化铟锡。由于信号连接线17与第一信号线13存在跨线，通过采用透明导电薄膜形成信号连接线17，即便第一信号线13的部分金属原子能够迁移到信号连接线17处，第一信号线13与信号连接线17之间也不容易发生短路，可以降低显示基板发生GDS不良的概率。
图9为示例性实施例中图4的B-B向的剖视图。如图9所示，在显示区域AA，显示基板包括基底10、设置在基底10上的遮光层21、设置在遮光层21远离基底10一侧的第一绝缘层11、设置在第一绝缘层11远离基底10一侧的第一有源层22、设置在第一有源层22远离基底10一侧的第二绝缘层12、设置在第二绝缘层12远离基底10一侧的第一导电层、设置在第一导电层远离基底10一侧的第三绝缘层14、设置在第三绝缘层14远离基底10一侧的第二导电层、设置在第二导电层远离基底10一侧的第四绝缘层16、设置在第四绝缘层16远离基底10一侧的平坦层26、设置在平坦层26远离基底10一侧的第三导电层以及设置在第三导电层远离基底10一侧的像素定义层28。显示区域的第一导电层包括第一栅极23。显示区域的第二绝缘层12为第一栅绝缘层。显示区域的第二导电层包括第一源电极24和第一漏电极25，第一源电极24和第一漏电极25可以分别连接到第一有源层22的两端，第一源电极24还可以与遮光层21连接。第一有源层22、第一栅绝缘层、第一栅极23、第一源电极24和第一漏电极25组成显示区域像素驱动电路的第一晶体管，第一晶体管可以为驱动晶体管。第一晶体管在基底10上的正投影可以位于遮光层21在基底10上正投影的范围内。显示区域的第三导电层包括阳极27，阳极27与第一漏电极25连接。
如图9所示，在周边区域PA，显示基板包括基底10、设置在基底10上的第一绝缘层11、设置在第一绝缘层11远离基底10一侧的第二绝缘层12、设置在第二绝缘层12远离基底10一侧的第一导电层、设置在第一导电层离基底10一侧的第三绝缘层14、设置在第三绝缘层14远离基底10一侧的第二导电层、设置在第二导电层远离基底10一侧的第四绝缘层16、设置在第四绝缘层16远离基底10一侧的第三导电层。周边区域的第一导电层包括第一信号线13。周边区域的第二导电层包括第二信号线，第二信号线包括第一线段151和第二线段152。周边区域的第三导电层包括信号连接线17。
在示例性实施方式中，周边区域的显示基板也可以包括平坦层26，本公开对此不作限制。
在示例性实施方式中，显示基板还可以包括设置在像素定义层远离基底10一侧的发光器件及其它相关膜层，本公开对此不作限制。
下面通过本示例性实施例的彩色滤光片的制备过程进一步说明本实施例的技术方案。本公开所说的“图案化工艺”，对于金属材料、无机材料或透明导电材料，包括涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理，对于有机材料，包括涂覆有机材料、掩模曝光和显影等处理。沉积可以采用溅射、蒸镀、化学气相沉积中的任意一种或多种，涂覆可以采用喷涂、旋涂和喷墨打印中的任意一种或多种，刻蚀可以采用干刻和湿刻中的任意一种或多种，本公开不做限定。“薄膜”是指将某一种材料在基底上利用沉积、涂覆或其它工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需图案化工艺，则该“薄膜”还可以称为“层”。若在整个制作过程当中该“薄膜”需图案化工艺，则在图案化工艺前称为“薄膜”，图案化工艺后称为“层”。经过图案化工艺后的“层”中包含至少一个“图案”。本公开所说的“A和B同层设置”是指，A和B通过同一次图案化工艺同时形成，膜层的“厚度”为膜层在垂直于基底方向上的尺寸。本公开示例性实施例中，“B的正投影位于A的正投影的范围之内”或者“A的正投影包含B的正投影”是指，B的正投影的边界落入A的正投影的边界范围内，或者A的正投影的边界与B的正投影的边界重叠。
以制备图9所示的显示基板为例，本公开实施例中显示基板的制备过程包括以下步骤：
(1)在基底10上形成遮光层图案。在示例性实施方式中，在基底10上形成遮光层图案可以包括，在基底10上沉积遮光金属薄膜，通过图案化处理后，在显示区域形成遮光层图案，遮光层图案至少包括位于显示区域的遮光层21。本次工艺后，显示区域包括基底10和遮光层21，周边区域包括基底10。
在一示例性实施例中，基底10的厚度可以设置为大于或等于40微米且小于或等于1200微米，例如可以设置为大于或等于50微米且小于或等于1000微米，本公开对此不作限制。
在示例性实施方式中，基底可以是刚性基底，或者可以是柔性基底。刚性基底可以采用玻璃或石英等材料，柔性基底可以采用聚酰亚胺(PI)等材料，柔性基底可以是单层结构，或者可以是无机材料层和柔性材料层构成的叠层结构，本公开对此不做限定。
(2)在基底10上形成半导体层图案。在示例性实施方式中，在基底10上形成半导体层图案可以包括，在形成前述图案的基底10上依次沉积第一绝缘薄膜和有源层薄膜，通过图案化工艺对有源层薄膜进行图案化，形成设置在基底10上的第一绝缘层11以及设置在第一绝缘层11上的半导体层图案，半导体层图案可以至少包括第一有源层22。本次构图工艺后，显示区域包括基底10、遮光层21、第一绝缘层11和第一有源层22，周边区域包括基底10和第一绝缘层11。
在示例性实施方式中，第一绝缘层11的厚度可以设置为大于或等于120纳米且小于或等于530纳米，例如可以设置为大于或等于150纳米且小于或等于500纳米，本公开对此不做限定。
在示例性实施方式中，第一绝缘层11的材料可以采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或更多种，可以为单层、双层或者多层结构。第一绝缘层11可以称为缓冲(Buffer)层。有源层薄膜可以采用非晶态氧化铟镓锌材料(a-IGZO)、氮氧化锌(ZnON)、氧化铟锌锡(IZTO)、非晶硅(a-Si)、多晶硅(p-Si)、六噻吩、聚噻吩等各种材料，即本公开适用于基于氧化物Oxide技术、硅技术以及有机物技术制造的晶体管。
(3)在基底10上形成第一导电层图案。在示例性实施方式中，在基底10上形成第一导电层图案可以包括：在形成前述图案的基底10上依次沉积第二绝缘薄膜和第一导电薄膜，通过图案化工艺对第一导电薄膜进行图案化，形成第一导电层图案，随后，以第一导电层图案上的光刻胶为掩膜，对第二绝缘薄膜进行干刻，形成第二绝缘层12以及设置在第二绝缘层12上的第一导电层图案。第一导电层图案可以至少包括位于显示区域的第一栅电极23和位于周边区域的第一信号线13。本次构图工艺后，显示区域包括基底10、遮光层21、第一绝缘层11、第一有源层22、第二绝缘层12和第一栅电极23，周边区域包括基底10、第一绝缘层11、第二绝缘层12和第一信号线13。
随后，可以以第一栅电极23作为遮挡，采用氨气、氮气及氢气等气体中的任意一种对暴露出的第一有源层22进行导体化处理，以便于减小第一有源层22与后续形成的第一源电极、第一漏电极之间的欧姆接触电阻。本公开对导体化处理采用的方法及气体种类等不作限制。
在示例性实施方式中，第一栅电极22在基底上的正投影可以位于第一有源层22在基底上的正投影的范围之内。
在示例性实施方式中，第一栅电极23和第一信号线13的厚度可以相同，第一栅电极23和第一信号线13的厚度可以设置为大于或等于150纳米且小于或等于1100纳米，例如可以设置为大于或等于200纳米且小于或等于1000纳米，本公开对此不作限制。
在示例性实施方式中，第二绝缘薄膜可以采用硅氧化物(SiOx)、硅氮化物(SiNx)、氮氧化硅(SiON)、氧化铝、氧化锆和氧化铪中的任意一种或更多种，可以是单层、多层或复合层。第二绝缘层12可以称为栅绝缘(GI)层。第一导电薄膜可以采用金属材料，如银(Ag)、铜(Cu)、铝(Al)、铬(Cr)、钛(Ti)、钨(W)和钼(Mo)中的任意一种或更多种，或上述金属的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可以是单层结构，或者多层复合结构，如Ti/Al/Ti等，本公开对此不做限定。
(4)在基底10上形成第三绝缘层图案。在示例性实施方式中，在基底10上形成第三绝缘层图案可以包括，在形成前述图案的基底上沉积第三绝缘薄膜，通过图案化工艺对第三绝缘薄膜进行图案化，形成覆盖第一导电层的第三绝缘层14，在显示区域的第三绝缘层14上形成多个过孔。多个过孔可以包括两个有源过孔和遮光层过孔，两个有源过孔的位置与第一有源层22的两端位置相对应，两个有源过孔内的第三绝缘层14被刻蚀掉，暴露出第一有源层22的表面。遮光层过孔的位置与遮光层21相对应，遮光层过孔内的第三绝缘层14、第一绝缘层11被刻蚀掉，暴露出遮光层21的表面。本次构图工艺后，显示区域包括基底10、遮光层21、第一绝缘层11、第一有源层22、第二绝缘层12、第一栅电极23和第三绝缘层14，周边区域包括基底10、第一绝缘层11、第二绝缘层12、第一信号线13和第三绝缘层14。
在示例性实施方式中，第三绝缘层14的厚度可以设置为大于或等于500纳米且小于或等于700纳米，例如可以设置为600纳米。
在示例性实施方式中，第三绝缘薄膜可以采用硅氧化物(SiOx)、硅氮化物(SiNx)、氮氧化硅(SiON)、氧化铝、氧化锆和氧化铪中的任意一种或更多种，可以是单层、多层或复合层，本公开对此不做限定。第三绝缘层14可以称为层间绝缘层(ILD)。
(5)在基底10上形成第二导电层图案。在示例性实施方式中，在基底10上形成第二导电层图案可以包括，在形成前述图案的基底上沉积第二导电薄膜，通过图案化工艺对第二导电薄膜进行图案化，在第三绝缘层13上形成第二导电层图案。第二导电层图案包括：位于显示区域的第一源电极24和第一漏电极25，以及位于周边区域的第二信号线，第二信号线包括第一线段151和第二线段152。本次构图工艺后，显示区域包括基底10、遮光层21、第一绝缘层11、第一有源层22、第二绝缘层12、第一栅电极23、第三绝缘层14、第一源电极24和第一漏电极25，周边区域包括基底10、第一绝缘层11、第二绝缘层12、第一信号线13、第三绝缘层14和第二信号线。
在示例性实施方式中，第一源电极24通过遮光层过孔与遮光层21连接，第一源电极24通过其中一个过有源过孔和第一有源层22连接，第一漏电极25通过另一个过有源过孔和第一有源层22连接。
在示例性实施方式中，第一有源层22、第一栅绝缘层、第一栅极23、第一源电极24和第一漏电极25组成显示区域像素驱动电路的第一晶体管，第一晶体管可以为驱动晶体管。
在示例性实施方式中，第二信号线在基底10上的正投影和第一信号线13在基底10上的正投影不交叠。如图9所示，第二信号线在与第一信号线13的跨线区域断开，形成位于第一信号线13两侧的第一线段151和第二线段152。
在示例性实施方式中，第一线段151在基底10上的正投影与第一信号线13在基底10上的正投影的第一距离d1设置为大于或等于0.4微米。第二线段152在基底10上的正投影与第一信号线13在基底10上的正投影的第二距离d2设置为大于或等于0.4微米。
在示例性实施方式中，第一源电极24、第一漏电极25以及第二信号线的厚度可以相同，第一源电极24、第一漏电极25以及第二信号线的厚度可以设置为大于或等于150纳米且小于或等于1100纳米，例如可以设置为大于或等于200纳米且小于或等于1000纳米，本公开对此不作限制。
在示例性实施方式中，第二导电薄膜可以采用金属材料，如银(Ag)、铜(Cu)、铝(Al)、铬(Cr)、钛(Ti)、钨(W)和钼(Mo)中的任意一种或更多种，或上述金属的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可以是单层结构，或者多层复合结构，如Ti/Al/Ti等，本公开对此不做限定。
(6)在基底10上形成第四绝缘层图案。在示例性实施方式中，在基底10上形成第四绝缘层图案可以包括，在形成前述图案的基底10上沉积第四绝缘薄膜，形成第四绝缘层16。本次构图工艺后，显示区域包括基底10、遮光层21、第一绝缘层11、第一有源层22、第二绝缘层12、第一栅电极23、第三绝缘层14、第一源电极24、第一漏电极25和第四绝缘层16，周边区域包括基底10、第一绝缘层11、第二绝缘层12、第一信号线13、第三绝缘层14、第二信号线和第四绝缘层16。
在示例性实施方式中，第四绝缘层16的厚度可以设置为大于或等于400纳米且小于或等于500纳米，例如可以设置为450纳米。
在示例性实施方式中，第四绝缘薄膜可以采用硅氧化物(SiOx)、硅氮化物(SiNx)、氮氧化硅(SiON)、氧化铝、氧化锆和氧化铪中的任意一种或更多种，可以是单层、多层或复合层，本公开对此不做限定。第四绝缘层14可以称为钝化层(PVX)。
(7)在基底10上形成平坦层图案。在示例性实施方式中，在基底10上形成平坦层图案可以包括，在形成前述图案的基底10上涂覆平坦薄膜，通过掩膜、曝光和显影的图案化工艺，形成覆盖显示区域的第四绝缘层16的平坦层26，平坦层26上形成有平坦过孔，平坦过孔内的平坦层26和第四绝缘层16被去掉，暴露出第一漏电极25的表面。在周边区域的第四绝缘层16上形成有至少两个连接孔，至少两个连接孔内的第四绝缘层16被去掉，暴露出第二信号线的表面。本次构图工艺后，显示区域包括基底10、遮光层21、第一绝缘层11、第一有源层22、第二绝缘层12、第一栅电极23、第三绝缘层14、第一源电极24、第一漏电极25、第四绝缘层16和平坦层26，周边区域的膜层数量没有变化，仅在第四绝缘层16上多出了连接孔。
在示例性实施方式中，至少两个连接孔在基底10上的正投影分别位于第一线段151和第二线段152在基底10上正投影的范围内，以便于后续形成的信号连接线可以通过连接孔使第二信号线连通。
在示例性实施方式中，可以保留位于周边区域的平坦层26，本公开对此不作限制。
在示例性实施方式中，平坦薄膜可以采用有机材料。
(8)在基底10上形成第三导电层图案。在示例性实施方式中，在基底10上形成第三导电层图案可以包括，在形成前述图案的基底10上沉积第三导电薄膜，通过图案化工艺对第三导电薄膜进行构图，形成第三导电层图案。第三导电层图案包括：位于显示区域的阳极27，以及位于周边区域的信号连接线17，信号连接线17在基底10上的正投影与第一信号线13在基底10上的正投影交叠。阳极27可以通过平坦过孔与第一漏电极25连接，信号连接线17可以通过连接孔与第二信号线连接。本次构图工艺后，显示区域包括基底10、遮光层21、第一绝缘层11、第一有源层22、第二绝缘层12、第一栅电极23、第三绝缘层14、第一源电极24、第一漏电极25、第四绝缘层16、平坦层26和阳极27，周边区域包括基底10、第一绝缘层11、第二绝缘层12、第一信号线13、第三绝缘层14、第二信号线、第四绝缘层16和信号连接线17。
在示例性实施方式中，阳极27和信号连接线17的厚度可以相等，阳极27和信号连接线17的厚度可以设置为大于或等于150纳米且小于或等于1100纳米，例如可以设置为大于或等于200纳米且小于或等于1000纳米，本公开对此不作限制。
在示例性实施方式中，信号连接线17和第一信号线13之间的厚度可以为大于或等于900纳米且小于或等于1200纳米。信号连接线17和第一信号线13之间的厚度更大，增加了铜的迁移距离，也增加了耐击穿电压，可以减小显示基板发生DGS不良的概率。
在示例性实施方式中，阳极27和信号连接线17的材料可以相同。显示基板的出光方式可以为顶发射或底发射。在采用底发射出光结构的情况下，阳极27可以为透明导电薄膜，透明导电薄膜可以采用金属材料、透明导电材料或者金属材料和透明导电材料的多层复合结构，金属材料可以包括银(Ag)、铜(Cu)、铝(Al)、钛(Ti)和钼(Mo)中的任意一种或更多种，或上述金属的合金材料，透明导电材料可以包括氧化铟锡(ITO)或氧化铟锌(IZO)，多层复合结构可以是ITO/Al/ITO等。在采用顶发射出光结构的情况下，阳极27可以为反射阳极，阳极材料可以采用功函数较高的金属，阳极材料的反射率可以大于或等于90％，例如MoNb/Cu/ITO的叠层结构，在采用顶发射结构的情况下，阳极27也可以采用透明导电薄膜。本公开对显示基板的出光方式及第三导电层使用的材料不做限定。
在示例性实施方式中，信号连接线17的材料可以为透明导电材料，例如氧化铟锡。由于信号连接线17与第一信号线13存在跨线，通过采用透明导电薄膜形成信号连接线17，即便第一信号线13的部分金属原子能够迁移到信号连接线17处，第一信号线13与信号连接线17之间也不容易发生短路，可以降低显示基板发生GDS不良的概率。
(9)在基底10上形成像素定义层图案。在示例性实施方式中，在基底10上形成像素定义层图案包括，在形成前述图案的基底上涂覆像素定义薄膜，通过掩膜、曝光和显影去掉部分像素定义薄膜，在显示区域形成像素定义层27图案。像素定义层27上设置有像素开口，像素开口内的像素定义薄膜被去掉，暴露出阳极27的表面。本次构图工艺后，显示区域新增了像素定义层28，周边区域的膜层未发生改变。
在示例性实施方式中，像素定义层的厚度可以设置为大于或等于1.5微米且小于或等于2.5微米，例如可以设置为大于或等于1.8微米且小于或等于2微米。
在示例性实施方式中，像素定义薄膜可以采用聚酰亚胺、亚克力或聚对苯二甲酸乙二醇酯等材料，本公开对此不作限制。
至此，如图9所示的显示基板制备完毕。
在示例性实施方式中，可以根据需要在显示基板上制备发光器件，发光器件可以通过像素开口与阳极27连接，发光器件可以是LED或者OLED或者QLED等，本公开对此不作限制。
在示例性实施方式中，在显示基板的出光方式为底发射的情况下，上述制备过程还包括：在形成平坦层26之前，在显示区域的基底10上形成彩膜层，彩膜层可以包括不同颜色的彩膜单元，以对应显示基板不同颜色的出光，在制备彩膜层时可以依次制备不同颜色的彩膜单元，本公开对此不作限制。在显示基板的出光方式为底发射的情况下，可以根据需要设置彩膜层及其在显示基板上的位置。
在示例性实施方式中，彩膜层的厚度可以设置为大于或等于1.5微米且小于或等于4微米，例如可以设置为大于或等于2微米且小于或等于3.5微米，本公开对此不作限制。
在示例性实施方式中，显示基板还可以包括其它膜层结构，例如封装层、触控层及保护层等结构，可以根据实际需要进行制备，这里不再赘述。
本公开实施例还提供了一种显示基板的制备方法，包括：提供基底，所述基底包括显示区域和位于所述显示区域至少一侧的周边区域；在所述周边区域的显示基板形成第一导电层，所述第一导电层包括用于传输第一信号的第一信号线；在所述周边区域的显示基板继续形成第二导电层，所述第二导电层包括用于传输第二信号的第二信号线，所述第二信号线包括第一线段和第二线段，所述第一线段和所述第二线段在所述基底上的正投影与所述第一信号线在所述基底上的正投影不交叠；在所述周边区域的显示基板继续形成第三导电层，所述第三导电层包括设置为连接所述第一线段和所述第二线段的信号连接线，所述信号连接线在所述基底上的正投影与所述第一信号线在所述基底上的正投影交叠。
本公开实施例还提供了一种显示装置，包括上述任一实施例所述的显示基板。显示装置可以为：OLED显示器、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件，本公开实施例并不以此为限。
虽然本发明所揭露的实施方式如上，但所述的内容仅为便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (15)

1.一种显示基板，其特征在于，包括：
基底，包括显示区域和位于所述显示区域至少一侧的周边区域；在沿远离所述基底的方向上，周边区域的显示基板还包括：
第一导电层，包括用于传输第一信号的第一信号线；
第二导电层，包括用于传输第二信号的第二信号线，所述第二信号线包括第一线段和第二线段，所述第一线段和所述第二线段在所述基底上的正投影与所述第一信号线在所述基底上的正投影不交叠；
第三导电层，包括设置为连接所述第一线段和所述第二线段的信号连接线，所述信号连接线在所述基底上的正投影与所述第一信号线在所述基底上的正投影交叠。
2.根据权利要求1所述的显示基板，其特征在于，所述第一线段在所述基底上的正投影与所述第一信号线在所述基底上的正投影的第一距离设置为大于或等于0.4微米；所述第二线段在所述基底上的正投影与所述第一信号线在所述基底上的正投影的第二距离设置为大于或等于0.4微米。
3.根据权利要求1所述的显示基板，其特征在于，所述第一信号线和所述信号连接线之间的厚度设置为大于或等于900纳米且小于或等于1200纳米。
4.根据权利要求1所述的显示基板，其特征在于，所述信号连接线的材料为透明导电材料。
5.根据权利要求1所述的显示基板，其特征在于，所述信号连接线的厚度设置为大于或等于150纳米且小于或等于1100纳米。
6.根据权利要求1所述的显示基板，其特征在于，所述第二信号线的厚度设置为大于或等于150纳米且小于或等于1100纳米。
7.根据权利要求1所述的显示基板，其特征在于，所述第一信号线的厚度设置为大于或等于150纳米且小于或等于1100纳米。
8.根据权利要求1所述的显示基板，其特征在于，所述显示基板还包括第一绝缘层，所述第一绝缘层位于所述基底和所述第一绝缘层之间；所述第一绝缘层的厚度设置为大于或等于120纳米且小于或等于530纳米。
9.根据权利要求3所述的显示基板，其特征在于，所述显示基板还包括第三绝缘层，所述第三绝缘层位于所述第一导电层和所述第二导电层之间；所述第三绝缘层的厚度设置为大于或等于500纳米且小于或等于700纳米。
10.根据权利要求3或9所述的显示基板，其特征在于，所述显示基板还包括第四绝缘层，所述第四绝缘层位于所述第二导电层和所述第三导电层之间；所述第四绝缘层的厚度设置为大于或等于400纳米且小于或等于500纳米。
11.根据权利要求10所述的显示基板，其特征在于，所述显示基板还包括设置在所述显示区域的彩膜层，所述彩膜层位于所述第四绝缘层远离所述基底的一侧；所述彩膜层的厚度设置为大于或等于1.5微米且小于或等于4微米。
12.根据权利要求1所述的显示基板，其特征在于，所述显示基板还包括设置在所述显示区域的像素定义层，所述像素定义层位于所述第三导电层远离所述基底的一侧；所述像素定义层的厚度设置为大于或等于1.5微米且小于或等于2.5微米。
13.根据权利要求1所述的显示基板，其特征在于，所述基底的厚度设置为大于或等于40微米且小于或等于1200微米。
14.一种显示基板的制备方法，其特征在于，包括：
提供基底，所述基底包括显示区域和位于所述显示区域至少一侧的周边区域；
在所述周边区域的显示基板形成第一导电层，所述第一导电层包括用于传输第一信号的第一信号线；
在所述周边区域的显示基板继续形成第二导电层，所述第二导电层包括用于传输第二信号的第二信号线，所述第二信号线包括第一线段和第二线段，所述第一线段和所述第二线段在所述基底上的正投影与所述第一信号线在所述基底上的正投影不交叠；
在所述周边区域的显示基板继续形成第三导电层，所述第三导电层包括设置为连接所述第一线段和所述第二线段的信号连接线，所述信号连接线在所述基底上的正投影与所述第一信号线在所述基底上的正投影交叠。
15.一种显示装置，其特征在于，包括如权利要求1至13中任一项所述的显示基板。
CN202310312073.3A 2023-03-27 2023-03-27 显示基板及其制备方法、显示装置 Pending CN116153948A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310312073.3A CN116153948A (zh) 2023-03-27 2023-03-27 显示基板及其制备方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310312073.3A CN116153948A (zh) 2023-03-27 2023-03-27 显示基板及其制备方法、显示装置

Publications (1)

Publication Number Publication Date
CN116153948A true CN116153948A (zh) 2023-05-23

Family

ID=86350792

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310312073.3A Pending CN116153948A (zh) 2023-03-27 2023-03-27 显示基板及其制备方法、显示装置

Country Status (1)

Country Link
CN (1) CN116153948A (zh)

Similar Documents

Publication Publication Date Title
US8963137B2 (en) Organic light-emitting display device and method of fabricating the same
JP4909323B2 (ja) アクティブマトリクス基板、ディスプレイパネル、表示装置およびアクティブマトリクス基板の製造方法
CN110047874B (zh) 显示装置
CN111863929B (zh) 显示基板及其制备方法、显示装置
CN111524954A (zh) 显示基板及其维修方法、显示装置
CN215578569U (zh) 显示基板和显示装置
CN112992995A (zh) 显示基板及其制备方法、显示装置
US20240081115A1 (en) Display substrate, manufacturing method thereof, and display device
CN218998740U (zh) 显示面板及显示装置
CN115497998A (zh) 显示基板及其制备方法、显示装置
CN113851490A (zh) 显示基板及其制备方法、显示装置
CN115735427A (zh) 显示基板及其制备方法、显示装置
CN116153948A (zh) 显示基板及其制备方法、显示装置
CN115835701B (zh) 显示基板及其制备方法、显示装置
US20240138210A1 (en) Display substrate, preparation method therefor, and display device
US20230247866A1 (en) Display substrate and preparation method therefor, and display apparatus
US20230180521A1 (en) Display Substrate, Preparation Method thereof, and Display Apparatus
CN117915683A (zh) 显示基板及其制备方法、显示装置
CN116686418A (zh) 显示基板及其制备方法、显示装置
CN117882509A (zh) 显示基板及其制备方法、显示装置
CN116456774A (zh) 显示基板及其制备方法、显示装置
CN114156283A (zh) 显示基板及其制备方法、显示装置
CN115988916A (zh) 显示基板及其制备方法、显示装置
CN115705821A (zh) 显示基板及其制备方法、显示装置
CN114725300A (zh) 显示基板及其制备方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination