CN116137924B - 存储器装置中基于斜变的偏置 - Google Patents

存储器装置中基于斜变的偏置 Download PDF

Info

Publication number
CN116137924B
CN116137924B CN202180052420.2A CN202180052420A CN116137924B CN 116137924 B CN116137924 B CN 116137924B CN 202180052420 A CN202180052420 A CN 202180052420A CN 116137924 B CN116137924 B CN 116137924B
Authority
CN
China
Prior art keywords
voltage
memory
memory cell
bias
ramp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202180052420.2A
Other languages
English (en)
Other versions
CN116137924A (zh
Inventor
H·吉杜图里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN116137924A publication Critical patent/CN116137924A/zh
Application granted granted Critical
Publication of CN116137924B publication Critical patent/CN116137924B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1693—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

方法和系统包含具有布置成阵列(130)以形成多个相交点的多个存取线(104、106)的存储器装置(100)。存储器单元(102)位于多个存取线(104、106)的所述相交点处。解码器(108、110)配置成经由多个存取线(104、106)驱动多个存储器单元(102)。可变偏置电路系统(152、154)可偏置所述多个存取线(104、106)中的存取线上的电压以改变所述存取线(104、106)上的所述电压的可变斜变速率。控制电路(122)配置成确定所述多个存储器单元(102)中待激活的存储器单元。至少部分地基于从所述存储器单元(102)到对应解码器(108、110)的距离(ED)，控制电路(122)可设置所述偏置电路系统(152、154)的所述可变斜变速率。

Description

存储器装置中基于斜变的偏置
背景技术
本部分旨在向读者介绍可能与以下描述和/或要求保护的本技术的各个方面相关的技术的各个方面。相信此论述有助于向读者提供背景信息以便于更好地理解本公开的各个方面。因此，应理解，应鉴于此来阅读这些陈述，而不是作为对现有技术的认可。
一般来说，计算系统包含处理电路系统，例如一或多个处理器或其它合适的组件；以及存储器装置，例如芯片或集成电路。一或多个存储器装置可在例如双列直插式存储器模块(DIMM)等存储器模块上使用以存储处理电路系统可存取的数据。举例来说，基于到计算系统的用户输入，处理电路系统可请求存储器模块检索对应于来自其存储器装置的用户输入的数据。在一些例子中，检索到的数据可包含固件，或可由处理电路系统执行以执行操作的指令，和/或可包含将用作所述操作的输入的数据。另外，在一些情况下，从所述操作输出的数据可存储在存储器中，例如使得后续能够从存储器检索数据。
一些存储器装置包含可通过接通晶体管来存取的存储器单元，所述晶体管将存储器单元(例如，电容器)与字线或位线耦合。相反，阈值型存储器装置包含通过跨越存储器单元提供电压而存取的存储器装置，其中基于存储器单元的阈值电压存储数据值。举例来说，数据值可基于是否超过存储器单元的阈值电压，并且响应于跨越存储器单元提供的电压，存储器单元传导电流。可例如通过施加足以改变存储器单元的阈值电压的电压来改变所存储的数据值。阈值型存储器单元的一个实例可以是交叉点存储器单元。
对于阈值型存储器，字线及位线用于将选择信号传输到相应存储器单元。选择信号可包含通过用于将数据保存到存储器单元中或从存储器单元检索数据的电压电平来表征的信号。字线和位线可通过驱动器耦合到选择信号源。可将存储器单元组织成存储器单元的一或多个层，例如限定在重叠的字线和位线之间的层。这些层可称为叠组(例如，存储器叠组)。可参考字线、位线和/或解码器的各种组合以用于使用地址(例如，存储器地址)的特定存储器操作。地址可指示将使用来自字线、位线和/或解码器的信号的组合来选择哪一存储器单元，且地址的特定值可基于存储器装置的地址的范围。如可能了解的，在字线和位线的一些相交点处的一些存储器单元可比在其它相交点处的其它存储器单元更远离驱动器。为了使不同距离处的存储器单元从相应解码器接通，存储器装置可利用一或多个阶跃电压。
由于不同的相交点与驱动器之间的路径的不同电学性质，存储器单元的反应可不同。举例来说，较接近驱动器/解码器的近存储器单元可具有较低电压阈值，且可经历比接通所需高得多的电压，这是因为阶跃电压导致较大尖峰电流基于电容放电而涌入存储器单元。因此，近存储器单元可比远存储器单元更快地损耗。此外，在线上的快速电压改变和/或线上的高电压的情况下，邻近字线和/或位线可更容易发生可增加存储器单元的错误选择的风险的交叉耦合(例如，电容耦合)。
附图说明
在阅读以下详细描述后且在参考图式后，可更好地理解本公开的各个方面，在图式中：
图1是示出根据本公开的实施例的包含存储器单元的存储器阵列的存储器装置的某些特征的简化框图；
图2是根据本公开的实施例的示出图1的存储器阵列的部分的图式的侧视图；
图3是根据本公开的实施例的图1的存储器阵列的简化电路图；
图4是根据本公开的实施例的针对施加到图1的存储器阵列的存储器单元的每一电压使用单个阶梯或方形波的电压图；
图5是根据本公开的实施例的使用多个阶梯波以增加跨越图1的存储器阵列的存储器单元的电压的电压图；
图6是根据本公开的实施例的使用斜变以增加施加到图1的存储器阵列的存储器单元的电压的电压图；
图7是根据本公开的实施例的用以产生图6的斜变的偏置电路系统的示意图；
图8是根据本公开的实施例的使用斜升以增加施加到图1的存储器阵列的存储器单元的第一电压和使用斜降以减小施加到存储器单元的第二电压的电压图；
图9是根据本公开的实施例的使用斜升以增加施加到图1的存储器阵列的存储器单元的第一电压、使用斜降以减小施加到存储器单元的第二电压和使用斜降以减小第一电压的电压图；以及
图10是根据本公开的实施例的用于产生斜升或斜降的偏置电路系统，例如图8和9中所展示的那些偏置电路系统的示意图。
具体实施方式
下面将描述一或多个具体实施例。为了提供这些实施例的简明描述，在说明书中并未描述实际实施方案的所有特征。应了解，在任何此类实际实施方案的开发过程中，如在任何工程或设计项目中一样，必须制定许多实施方案特定的决策以实现开发者的特定目标，例如服从系统相关的和商业相关的约束，所述约束可以从一个实施方案到另一实施方案变化。此外，应了解，这种开发工作可能是复杂且耗时的，但对于受益于本公开的一般技术人员来说，这些都是设计、构造和制造中的常规任务。
存储器通常包含存储器单元阵列，其中每一存储器单元耦合在至少两个存取线之间。举例来说，存储器单元可耦合到存取线，例如位线及字线。每一存取线可耦合到大量存储器单元。为了选择存储器单元，一或多个驱动器可在存取线上提供选择信号(例如，电压和/或电流)以存取存储器单元的存储容量。通过将电压和/或电流施加到相应存取线，可存取存储器单元，以便将数据写入到存储器单元和/或从存储器单元读取数据。
在一些存储器中，可将阵列中的存储器单元组织成存储器单元叠组。存储器单元叠组可为安置于字线层与位线层之间的存储器单元的单个平面。阵列可为包含任何数目的存储器单元叠组(例如，0叠组、1叠组、2叠组、4叠组、任何数目的叠组)作为不同阵列层的叠组堆叠。
在叠组内，二维存储器单元阵列可布置在平面中的字线和位线的不同相交点处。相交点中的一些可相对地接近字线驱动器和/或位线驱动器，而相交点中的其它者可相对地远离字线驱动器和/或位线驱动器。驱动器与相交点之间的传输线可不同。举例来说，差异可与传输线中的寄生电容和/或传输线中的电阻相关。这些不同的长度和电参数在本文中被称作电距离(ED)。由于近的相交点和远的相交点之间的传输线的差异，不同相交点可在不同层级和/或以不同波形从驱动器接收电压和/或电流传输。因此，驱动器可在足以使远存储器单元接通的电平下设置足以到达远的相交点的输出电压。使用较高电压的这些较近存储器单元可经历远远大于远存储器单元所经历的冲击电流尖峰。因此，与远存储器单元相比，较近或近存储器单元可更快地损耗和/或可改变减缓存储器装置的响应的电学性质。
为了补偿不同ED处的不同存储器单元的不同需要，存储器装置可以根据存储器单元的需要调适的形状和/或斜率使供应到存储器单元的电压的偏置斜变。举例来说，每一存储器单元的ED可基于与用以驱动存储器单元的字线驱动器和/或位线驱动器的距离。小于与字线驱动器和/或位线驱动器的阈值距离的存储器单元可使用斜率驱动以使电压和/或最大电压斜变，而远存储器单元可使用不同斜率和/或最大电压。此外，存储器装置可包含急变检测以在检测到存储器单元已急变(即，开始传导电流通过存储器单元)后停止使电压斜变。
记住前述介绍，图1是存储器装置100的一部分的框图。存储器装置100可为任何合适形式的存储器，例如非易失性存储器(例如，交叉点存储器)和/或易失性存储器。存储器装置100可包含一或多个存储器单元102、一或多个位线104(例如，104-0、104-1、104-2、104-3)、一或多个字线106(例如，106-0、106-1、106-2、106-3)、一或多个字线解码器108(例如，字线解码电路系统)及一或多个位线解码器110(例如，位线解码电路系统)。存储器单元102、位线104、字线106、字线解码器108及位线解码器110可形成存储器阵列112。
存储器单元102中的每一个可包含选择器和/或存储元件。当跨越相应存储器单元的选择器的电压达到阈值时，可存取存储元件以从存储元件读取数据值和/或将数据值写入到存储元件。在一些实施例中，存储器单元102中的每一个可不包含单独选择器及存储元件，且具有使得存储器单元仍然充当具有选择器及存储元件的配置(例如，可包含使用表现类似于选择器材料及存储元件材料两者的材料)。为了易于论述，可关于位线104、字线106、字线解码器108及位线解码器110论述图1，但这些标示并非限制性的。本公开的范围应理解为覆盖耦合到多个存取线并通过相应解码器存取的存储器单元102，其中存取线可用于将数据存储到存储器单元中并从存储器单元102读取数据。此外，存储器装置100可包含其它电路系统，例如配置成在对应方向上偏置位线104或字线106的偏置电路系统。举例来说，可用正偏置电路系统偏置位线104，同时可用负偏置电路系统偏置字线106。
位线解码器110可组织成多组解码器。举例来说，存储器装置100可包含第一组位线解码器114(例如，多个位线解码器110)和/或第二组位线解码器116(例如，不同组的多个位线解码器110)。类似地，字线解码器108还可布置成多组字线解码器108，例如，第一组字线解码器118和/或第二组字线解码器120。当从存储器单元102选择目标存储器单元102A时，解码器可彼此组合使用以驱动存储器单元102(例如，在字线106和/或位线104的任一侧上成对和/或配对)。举例来说，位线解码器110-3可结合位线解码器110′-3和/或结合字线解码器108-0、108′-0操作来选择存储器单元102A。如本文中可了解，字线106和/或位线104的任一端上的解码器电路系统可不同。
位线104和/或字线106中的每一个可为安置于存储器阵列112中且由例如铜、铝、银、钨等金属形成的金属迹线。因此，位线104和字线106可具有每长度均匀的电阻及每长度均匀的寄生电容，使得所得寄生负载可每长度均匀地增加。应注意，所描绘的存储器装置100的组件可包含未特定描绘的额外电路系统和/或可安置于任何合适的布置中。举例来说，字线解码器108和/或位线解码器110的子集可安置于存储器阵列112的不同侧上和/或包含电路系统的任何平面的不同物理侧上。
存储器装置100还可包含控制电路122。例如通过使解码电路(例如，字线解码器108和/或位线解码器110的子集)生成选择信号(例如，选择电压和/或选择电流)以用于选择存储器单元的目标，控制电路122可通信地耦合到字线解码器108和/或位线解码器110的相应者以执行存储器操作。在一些实施例中，可分别在位线104和/或字线106中的一或多个上将正电压和负电压提供到存储器单元102的目标。在一些实施例中，解码器电路可将经偏置电脉冲(例如，电压和/或电流)提供到存取线以存取存储器单元。电脉冲可为矩形脉冲，或在其它实施例中，可使用其它形状的脉冲。在一些实施例中，提供到存取线的电压可为恒定电压。
激活解码器电路可实现将电脉冲传递到存储器单元102的目标，使得控制电路122能够存取目标存储器单元的数据存储装置，以便从数据存储装置读取或写入到数据存储装置。在存取存储器单元102的目标之后，可读取或写入存储于目标存储器单元的存储媒体内的数据。写入到目标存储器单元可包含改变由目标存储器单元所存储的数据值。如先前所论述，由存储器单元存储的数据值可基于存储器单元的阈值电压。在一些实施例中，存储器单元可“设置”成具有第一阈值电压，或可“重新设置”成具有第二阈值电压。设置的存储器单元可具有比重新设置的存储器单元低的阈值电压。通过设置或重新设置存储器单元，不同数据值可由存储器单元存储。读取存储器单元102的目标可包含确定目标存储器单元是否由第一阈值电压和/或由第二阈值电压表征。以此方式，可分析阈值电压窗口以确定由存储器单元102的目标存储的值。可通过将具有相反极性偏置的编程脉冲施加到存储器单元102(例如，特定来说，写入到存储器单元的选择器装置(SD)材料)且使用具有给定(例如，已知)固定极性的信号读取存储器单元102(例如，特定来说，读取由存储器单元102的SD材料存储的电压)来产生阈值电压窗口。在一些实施例中，可从主机装置128接收选择输入，例如主机处理器从存储器装置100读取数据以使控制电路122存取特定存储器单元102。
图2是根据本公开的实施例的示出存储器阵列130的一部分的图式。在存储器阵列130内部，存储器单元位于正交线的相交点处。存储器阵列130可以是包含字线106(例如，106-0、106-1、…、106-N)和位线104(例如，104-0、104-1、…、104-M)的交叉点阵列。存储器单元102可位于字线106及位线104的每一相交点处。存储器单元102可在二端子架构(例如，其中特定字线106和位线104组合充当用于存储器单元102的电极)中起作用。
存储器单元102中的每一个可为电阻可变存储器单元，例如电阻式随机存取存储器(RRAM)单元、导电桥接随机存取存储器(CBRAM)单元、相变存储器(PCM)单元和/或自旋转移力矩磁性随机存取存储器(STT-RAM)单元，以及其它类型的存储器单元。存储器单元102中的每一个可包含存储器元件(例如，存储器材料)及选择器元件(例如，选择器装置(SD)材料)和/或功能上代替单独存储器元件层及选择器元件层的材料层。选择器元件(例如，SD材料)可安置于字线触点(例如，字线106中的相应一个与存储器材料之间的层接口)及与形成存储器单元的字线或位线相关联的位线触点(例如，位线104中的相应一个与选择器元件之间的层接口)之间。当对存储器单元执行读取或写入操作时，电信号可在字线触点与位线触点之间进行传输。
选择器元件可为二极管、非欧姆装置(NOD)或硫族化合物开关装置等，或类似于底层单元结构形成。在一些实例中，选择器元件可包含选择器材料、第一电极材料和第二电极材料。存储器单元102的存储器元件可包含存储器单元102的存储器部分(例如，可编程到不同状态的部分)。举例来说，在电阻可变存储器单元102中，存储器元件可包含存储器单元的具有电阻的部分，所述电阻响应于所施加编程电压和/或电流脉冲而可编程到对应于特定状态的特定电平。在一些实施例中，存储器单元102可表征为基于跨越与选择器元件和/或存储器元件相关联的阈值的电压和/或电流而选择(例如，激活)的阈值型存储器单元。实施例不限于与存储器单元102的存储器元件相关联的一或多种特定电阻可变材料。举例来说，电阻可变材料可为由各种掺杂或未掺杂的基于硫族化合物的材料形成的硫族化合物。可用于形成存储元件的电阻可变材料的其它实例包含双态金属氧化物材料、巨磁阻材料和/或各种基于聚合物的电阻可变材料等。
在操作中，可通过经由所选择字线106和位线104跨越存储器单元102施加电压(例如，写入电压)来对存储器单元102进行编程。可执行感测(例如，读取)操作以通过感测电流来确定一或多个存储器单元102的状态。举例来说，响应于施加到形成相应存储器单元102的位线104/字线106中的选定者的特定电压，可在对应于相应存储器单元102的一或多个位线104/一或多个字线106上感测电流。
如所说明，存储器阵列130可布置于在任何方向(例如，x轴、y轴、z轴)上延伸的交叉点存储器阵列架构(例如，三维(3D)交叉点存储器阵列架构)中。多叠组交叉点存储器阵列130可包含安置于字线106与位线104的交替(例如，交错)叠组之间的数个连续的存储器单元(例如，102B、102C、102D)。叠组的数目可扩展或可减小，且不应限于所描绘的体积或布置。存储器单元102中的每一个可形成于字线106与位线104之间(例如，两个存取线之间)，使得存储器单元102中的相应一个可直接与其相应对的位线104及字线106电耦合(例如，串联电耦合)，和/或由相应对的位线104及字线106中的金属的相应部分所制成的电极(例如，触点)形成。举例来说，存储器阵列130可包含可在小到单个存储元件和/或多个存储元件的粒度下存取以用于数据操作(例如，感测及写入)的可单独寻址(例如，可随机存取)的存储器单元102的三维矩阵。在某些情况下，存储器阵列130可包含比图2的实例中所展示更多或更少的位线104、字线106和/或存储器单元102。每一叠组可包含在同一平面中对齐的一或多个存储器单元102。
图3是可包含于存储器装置100的实施例中的存储器装置150的叠组的简化图。如先前论述，在存储器阵列112中的位线104和字线106的相交点处，存储器单元102可用以存储信息。然而，为简单起见已从图3省略存储器单元102。每一位线104由相应位线解码器110驱动，且每一字线106由相应字线解码器108驱动。
如所说明，位线解码器110和字线解码器108可具有极性以使相应位线104和字线106被驱动到不同电平，从而产生跨越存储器单元102的电压降。尽管下文论述正极性和负极性，但正极性可包含较正电压，而负极性具有较负电压。举例来说，较正电压可包含相对于接地的正电压，且较负电压可包含相对于接地的负电压。替代地，较正电压和较负电压两者可具有为不同值(例如，分别为6V和1V)的同一极性(例如，正)。
此外，尽管位线104可说明为具有较正电压而字线106具有较负电压，但可连同对应的驱动和偏置电路系统一起切换位线104和字线106的极性。可使用正偏置电路系统154将位线104偏置到较正电压，同时可使用负偏置电路系统152将字线106偏置到较负电压。此外，虽然每一位线104展示为具有对应正偏置电路系统154，且每一字线106展示为具有对应负偏置电路系统152，但存储器装置100的一些实施例可包含共享公共正偏置电路系统154的一或多个位线104和/或共享公共负偏置电路系统152的一或多个字线106。实际上，在一些实施例中，可使用一个偏置电路系统来循序或同时驱动一或多个位线104和一或多个字线106。
如可了解，存储器阵列112可包含具有不同电学性质的各种不同相交点，例如不同相交点处的电阻和/或寄生电容。至少部分地基于存储器阵列112中的寄生电容和/或电阻，不同相交点具有不同的电距离(ED)，这使得在不同存储器单元102处产生不同电压和/或电流。换句话说，即使当相应字线106和位线104被驱动到同一值时，在相交点160、161、162、164和166处产生的电压和/或电流彼此仍可不同。确切地说，与相交点161在相交点161与字线解码器108-2之间所具有的电阻相比，相交点160在相交点160与字线解码器108-2之间可具有较小电阻(和寄生电容)。因此，如果来自字线解码器108-2的相同电压用于驱动相交点，那么不同相交点的响应可不同。举例来说，相比于相交点161在存储器单元102接通时由于产生过量电压而使额外电荷经由线电容存储在线上可经历的，相交点160在对应存储器单元102(图1)接通时可经历更多冲击电流。
图4为用于特定存储器单元102的位线104和字线106上的电压172的图170。如所说明，当存储器单元102待接通时，电压172经由正偏置电路系统154中的正偏置而增加到用于存储器单元102的位置的较正电压电平174。在一些实施例中，不同电压电平174可适合于激活不同存储器单元102。举例来说，较低电压电平174-1可适合于激活一些存储器单元102(例如，接近位线解码器110的近存储器单元102)，而较高电压电平174-2可适合于驱动其它存储器单元102(例如，远离位线解码器110的远存储器单元102)。当存储器单元102待接通时，对应电压176可在存储器单元102的相交点(例如，相交点160)处经由相应字线106施加到存储器单元102。举例来说，当位线104应用对应的较正电压电平174时，字线106可被偏置到较负电压177。此外，虽然仅关于位线104论述多个适当电压，但类似适当电压电平可适用于字线106。
如所说明，可使用一或多个电压阶梯、方形波和/或其它形状来实现电压电平174和177。在实际应用中，从初始电压到相应电压电平174和177的斜变可比瞬时更短。发生此斜变的时间段可被称为斜变时间178。斜变时间178的长度可由位线104、字线106和相应解码器的电学性质控制。举例来说，斜变时间178可与位线104、字线106和相应解码器的电阻和电容相关。因此，基于用以实施存储器装置100的基本技术，斜变时间178对于每一相交点可为不变的。电压电平174(例如，最大电压电平)可由耦合到位线104的存储器单元102(例如，在相交点166处的远存储器单元102)上的最高阈值电压指定。由于较低电阻和电容，当与远存储器单元102相比时，近存储器单元102(例如，在相交点160处)可经历快得多的斜变速率。此外，近存储器单元102可经历高得多的电压，必要时使在近存储器单元102激活时流动穿过其的电流大于在远存储器单元102激活时流动穿过其的电流。具体来说，近存储器单元102在激活时可由于电容放电而经历相对较高的电流尖峰通过近存储器单元102。另外，在位线104和/或字线106上具有较快斜变速率的较高电压(例如，电压电平174-2)可增加位线104和/或字线106耦合到邻近位线104或字线106的可能性，从而潜在地阻止存储器装置100的操作。尽管前文论述用于位线104的电压172的不同电压电平，但适当电压电平的类似区分可适用于字线106的电压176以达到所要单元电压179。在一些实施例中，单元电压179被设置成满足最高阈值以接通远存储器单元102。
图5为类似于图4的图170的图180。与图170相比，在图180中，使用对电压电平174-1的第一阶跃182和对电压电平174-2的第二阶跃184来形成电压172。然而，即使通过使用阶跃电压技术一些问题可能不太严重，但此电压阶跃方案可具有关于图4所论述的一些相同问题。
代替方形波或电压阶跃，存储器装置100可利用斜变电路系统来产生更平缓的斜率。具体来说，负偏置电路系统152和/或正偏置电路系统154可用于基于与对应解码器的距离而改变斜变速率和所得斜变时间178。具体来说，斜变时间178可由控制电路122调谐以匹配对应相交点的净电阻/电容值。使用此调谐，控制电路122可用于使每一存储器单元102产生类似斜变时间而无关于ED。举例来说，控制电路122可用于将近存储器单元102的斜变时间178设置为等于远存储器单元102的斜变时间178。
图6是用于经由位线104或字线106施加电压的基于动态斜变的信号的图190。如所说明，可动态地设置电压192和194的斜率以控制斜变时间178的持续时间。尽管展示两个不同斜率，但可选斜率/波形的数目可根据关于实施方案的设计选择而变化。无论如何，较慢斜变速率可用于将斜变时间178从最小值拉长。尽管特定存储器单元102的接通可延迟超出斜变时间178的最小持续时间，但较慢斜变速率可提供使折衷可接受的一或多个益处。举例来说，较慢斜变速率可使邻近位线104和/或字线106较不易于交叉耦合，进而潜在地减少存储器单元102的错误选择。此外，较慢斜变速率可在存储器单元102接通时减小尖峰电流的量值，由此增加存储器单元102的可靠性，尤其是近存储器单元102的可靠性。
如可了解，斜变速率可由控制电路122基于存储器单元102的需要调谐而非基于用以构造存储器阵列130的基础技术不变。由控制电路122进行的此动态调整可至少部分地基于存储器单元102的位置。此外，使用动态斜变速率，可选择斜变电压的最大值，例如电压电平196、198、200和202，以减小施加到存储器阵列130的各种相交点的电压过多的可能性。举例来说，可对斜变电压和/或斜变时间执行的急变检测可用以实现对电压电平196、198、200和202中的一个的箝位。使用此类箝位技术，用于特定存储器单元102的最大电压可基于存储器单元102的位置而动态变化，从而确保远存储器单元102接收足够电压而不提供过多电压到近存储器单元102，所述提供过多电压可使近存储器单元102经历相对高的尖峰电流。
图7是可实施于正偏置电路系统154和/或负偏置电路系统152中的偏置电路系统210的实施例的电路图。利用电源电压212的量值和方向以及可变电流源228的方向设置偏置的方向。电源电压212可针对存储器装置100的特定操作模式而固定。电源电压212用于经由偏置晶体管214对存储器单元102选择性地进行偏置。偏置晶体管214在激活时可供应来自电源电压212的电荷以经由节点218修改对存储器单元102的斜变偏置。在一些实施例中，偏置电路系统210可包含启用晶体管216，所述启用晶体管经由节点218切断对存储器单元102的传输的偏置，除非斜变启用信号217启用斜变偏置。为了控制斜变的斜率，可使用斜变信号220施加电压、脉冲的数目等，以控制电源电压212到节点218的传输。具体来说，斜变信号220可施加到偏置晶体管214的栅极。可至少部分地基于配置成选择特定存储器单元102的选择信号222将节点218处的电压(例如，位线204或字线206中的电压)传输到相应存储器单元102。
初始化电压224可用于控制待经由节点218施加的初始或默认的偏置量。使用经由初始化晶体管227施加初始化电压224的初始化信号226将初始化电压224添加到斜变信号220。
由于斜变偏置的斜变的斜率可以是可选的，因此可变输入可用于经由斜变信号220控制斜率或斜变速率。举例来说，偏置电路系统210可包含可变电流源228和/或可变电容器230。可利用修整输入(例如，5位)控制从可变电流源228输出的电流量来控制可变电流源228。举例来说，用于可变电流源228的修整输入可由控制电路122设定和/或从其接收，所述控制电路可动态地计算、使用查找表确定或为用于基于正存取的存储器单元102的位置/地址设置修整的任何其它合适的机构。类似地，可变电容器230可控制斜变信号220与接地231(或另一公共回线)之间的电容。可利用修整输入(例如，5位)控制可变电容器230的电容量来控制可变电容器230。举例来说，用于可变电容器230的修整输入可由控制电路122设置和/或从其接收。
晶体管232可用于使用相应启用信号234控制是否应用来自可变电流源228的电流以及将所述电流施加到斜变信号220的持续时间。一定量的电荷传输到斜变信号220中且因此，节点218可在偏置期间控制斜变的斜率。所传输的电荷量可通过以下操作控制：1)通过改变启用信号234的确证的持续时间改变电荷的传输的启用的持续时间；2)通过改变可变电流源228的输出改变流动到斜变信号220中的电流量；和/或3)改变可变电容器230中的电容量。控制电路122可针对不同存储器单元102存储不同设置，且可针对对应存储器单元102使用对应设置。
此外，偏置电路系统210可用于在存储器单元102已急变或开始传送电流通过存储器单元102时切断偏置。急变检测器236可用于确定存储器单元102是否已急变。举例来说，急变检测器236可包含电流传感器，所述电流传感器配置成检测电流是否流入、流出和/或流过存储器单元102。在经由急变检测器236检测到存储器单元102的急变之后，控制电路122可撤销对启用信号234和/或斜变启用信号217的确证以停止节点218的电压的斜变。
尽管前文论述主要涉及用额外电荷使正电压斜升，但斜降方案可用于使存储器单元的电压斜降。举例来说，图8是用于经由位线104或字线106施加电压的基于动态斜变的信号的图240。如所说明，可动态地设置电压192、194、242和244的斜率以控制斜变时间178的持续时间。尽管示出了用于相应正斜变和负斜变的两个不同斜率，但可选斜率/波形的数目可根据关于实施方案的设计选择而变化(例如，使用可变电流源228和/或可变电容器230的更精细调谐)。无论如何，较慢斜变速率可用于将斜变时间178从最小值拉长。如先前所提到，较慢斜变速率可使邻近位线104和/或字线106较不易于交叉耦合，进而潜在地减少存储器单元102的错误选择。此外，较慢斜变速率可在存储器单元102接通时减小尖峰电流的量值，由此增加存储器单元102的可靠性，尤其是近存储器单元102的可靠性。
如先前所提到，斜变速率可由控制电路122基于存储器单元102的需要调谐而非基于用以构造存储器阵列130的基础技术不变。由控制电路122进行的此动态调整可至少部分地基于存储器单元102的位置。此外，使用动态斜变速率，控制电路122可选择斜变电压的最大值，例如电压电平196、198、200和202，以减小跨越存储器单元102施加过多电压的可能性。类似地，使用动态斜变速率，控制电路122可选择斜变电压的最小值，例如电压电平246、248、250和252，以减小跨越存储器单元102施加过多电压的可能性。
如先前所论述，可使用急变检测器236对斜变电压和/或斜变时间执行急变检测，以实现对电压电平196、198、200和/或202以及电压电平246、248、250和/或252的箝位。使用此类箝位技术，用于特定存储器单元102的最大电压可基于存储器单元102的位置而动态变化，从而确保远存储器单元102接收足够电压而不提供过多电压到近存储器单元102，所述提供过多电压可使近存储器单元102经历相对高的尖峰电流。
此外，斜升或斜降的不同段可具有不同斜变速率。举例来说，在第一段254期间，电压192可与第一斜变速率配合使用，同时电压242与第二斜变速率配合使用。在一些实施例中，第一和第二斜变速率可具有相同量值但在不同方向上。替代地，第一和第二斜变速率可具有不同量值。在第二段256中，恒定电压电平可用于正偏置和负偏置两者。然而，在第三段258中，斜降用于正电压，而阶跃电压降可用于负电压。在第四段260中，正电压和负电压都已返回到初始值。如所说明，正电压可具有在第三段258的末端终止的斜降(例如，默认斜率)。
尽管前文论述用于正电压的可变斜升速率和用于负电压的可变斜升速率，但可通过使用正电压的可变斜降和/或负电压的可变斜升来执行存储器单元102的正常关断而无再急变存储器单元102的风险。举例来说，图9是用于经由位线104或字线106施加电压的基于动态斜变的信号的图270。图270类似于图240，不同之处在于具有可变斜降的正电压示出为电压272和274。尽管仅两个斜率示出为正电压的斜变速率的可能斜降，但可使用偏置电路系统选择任何数目的斜降速率。图270还不同于图240之处在于，第一段期间的斜变正电压的第一部分276可在使用用于第一段254中的其余电压增加的更平缓斜率斜升之前使用呈用于最大电压的一部分的大体上方形形状的步升来增加。
图10为偏置电路系统290的示意图。偏置电路系统290可类似于偏置电路系统210起作用，不同之处在于偏置电路系统290配置成选择性地提供斜升和斜降以用于偏置而非仅用于单一方向的斜变偏置。具体来说，偏置电路系统290包含斜升支路292和斜降支路294。斜升支路292包含可变电流源228、晶体管232和可变电容器230，其功能与偏置电路系统210中的其对应部分相同。然而，除斜升(或单一方向斜降)功能以外，偏置电路系统290还经由斜降支路294提供斜降功能。如所说明，斜降支路294包含可变电流源296，所述可变电流源耦合到斜变信号220且配置成将电荷从斜变信号220汲取到接地297(或另一公共回线)。可变电流源296可接收将电流修整到特定值的输入(例如，5位)。实际上，可变电流源296可类似于偏置电路系统210的可变电流源228起作用，不同之处在于可变电流源296汲取电荷远离斜变信号220而非向其添加电荷。在可变电流源296与接地297之间，偏置电路系统290包含晶体管298。基于斜降启用信号300是否在晶体管298的栅极处经确证，晶体管298控制可变电流源296是否能够从斜变信号220汲取电荷。如可了解，斜降的斜率可至少部分地基于用于可变电流源296的电流设置、斜降启用信号300的确证的持续时间和/或可变电容器230的可变电容。对于这些组件的设置可存储在存储器装置10中以供控制电路122用以控制位线104和/或字线106的驱动的操作，以减少存储器单元102的无意激活、减少存储器单元102的不均匀损耗、减少存储器单元102的再急变、减少电压过冲、增加不同位置处的存储器单元102之间的时序一致性和/或解决关于偏置和急变存储器单元102的其它问题。
虽然本公开可容许各种修改和替代形式，但特定实施例已在图式中通过举例方式展示且在本文中详细描述。然而，应理解，本公开并不希望限于所公开的特定形式。实际上，本公开意图涵盖属于由所附权利要求书限定的本公开的精神和范围内的所有修改、等效物和替代方案。
参考本文中提出和要求保护的技术，且所述技术应用于具有切实可行的性质的实质对象和具体实例，所述实质对象和具体实例以可论证方式改进本发明的技术领域且因此不是抽象的、无形的或纯理论的。此外，如果本说明书末尾附加的任何权利要求含有表示为“用于[执行][功能]……的装置”或“用于[执行][功能]……的步骤”的一或多个要素，那么希望在35 U.S.C.112(f)下解释这些要素。然而，对于含有以任何其它方式指定的要素的任何权利要求，不期望根据35 U.S.C.112(f)解读此类要素。

Claims (19)

1.一种存储器装置，其包括：
多个存取线，其布置成网格；
多个存储器单元，其位于所述网格中的所述存取线的相交点处；
多个驱动器，其各自配置成沿着相应存取线将电压传输到所述多个存储器单元中的相应存储器单元；以及
偏置电路系统，其配置成在所述多个存取线中的存取线的所述电压传输到所述多个相交点中的相交点之前对其进行偏置，其中所述偏置电路系统配置成在电压偏置经由所述相应存取线供应到相应相交点之前降低所述电压偏置的斜变速率，且其中所述偏置电路系统配置成通过基于所述相交点与所述多个驱动器中的对应驱动器的距离而调谐所述斜变速率来降低所述斜变速率。
2.根据权利要求1所述的存储器装置，其中所述多个存取线包括多个位线和多个字线，且所述存取线包括位线或字线。
3.根据权利要求1所述的存储器装置，其中所述偏置电路系统包括偏置晶体管，所述偏置晶体管配置成控制偏置是否施加到所述存取线。
4.根据权利要求3所述的存储器装置，其中连接到所述偏置晶体管的栅极的斜变信号至少部分地确定所述相应存取线的所述电压偏置的波形。
5.根据权利要求4所述的存储器装置，其中所述偏置电路系统包括耦合到所述斜变信号的可变电流源。
6.根据权利要求5所述的存储器装置，其包括控制电路，所述控制电路配置成至少部分地基于所述多个存储器单元中的相应存储器单元的位置使用修整信号来设置所述可变电流源的所述可变电流。
7.根据权利要求5所述的存储器装置，其中所述偏置电路系统包括晶体管，所述晶体管配置成选择性地使所述可变电流源与所述斜变信号耦合和解耦。
8.根据权利要求5所述的存储器装置，其中所述偏置电路系统包括在所述可变电流源的与所述斜变信号相对的一侧上耦合到所述可变电流源的电压源。
9.根据权利要求5所述的存储器装置，其中所述偏置电路系统包括可变电容器。
10.根据权利要求9所述的存储器装置，其中所述可变电容器耦合在接地与所述斜变信号之间。
11.根据权利要求10所述的存储器装置，其包括控制电路，所述控制电路配置成通过使用修整信号改变所述可变电容器的电容来控制所述斜变速率。
12.一种操作存储器的方法，其包括：
在一或多个偏置电路处接收第一存储器单元待激活的第一指示；
使用所述一或多个偏置电路偏置使用第一斜变速率的第一电压；
使用所述第一电压激活所述第一存储器单元；
在所述一或多个偏置电路处接收第二存储器单元待激活的第二指示；
使用所述一或多个偏置电路偏置使用第二斜变速率的第二电压，其中所述第二斜变速率不同于所述第一斜变速率，且所述第一和第二斜变速率至少部分地基于所述第一和第二存储器单元与相应解码器的相应距离；以及
使用所述第二电压激活所述第二存储器单元。
13.根据权利要求12所述的方法，其中所述第一和第二存储器单元共享至少一个解码器和耦合到所述至少一个解码器的存取线。
14.根据权利要求13所述的方法，其中所述第一斜变速率包括小于所述第二斜变速率的斜率，且所述第一存储器单元到所述至少一个解码器的距离小于所述第二存储器单元到所述至少一个解码器的距离。
15.根据权利要求12所述的方法，其包括：
在额外偏置电路处接收所述第一存储器单元待激活的第三指示；以及
使用所述额外偏置电路偏置使用第三斜变速率的第三电压，其中所述第三斜变速率与所述第一斜变速率在不同方向上，且其中使用所述第一电压激活所述第一存储器单元包含使用所述第三电压。
16.根据权利要求15所述的方法，其中所述第一和第三斜变速率具有相同量值但不同方向。
17.一种存储器装置，其包括：
多个存取线，其布置成阵列以形成多个相交点；
多个存储器单元，其位于所述多个存取线的相交点处；
多个解码器，其配置成经由所述多个存取线驱动所述多个存储器单元；
可变偏置电路系统，其配置成偏置所述多个存取线中的存取线上的电压以改变所述存取线上的所述电压的可变斜变速率；以及
控制电路，其配置成：
确定所述多个存储器单元中待激活的存储器单元；以及
至少部分地基于从所述存储器单元到所述多个解码器中的对应解码器的距离，设置所述偏置电路系统的所述可变斜变速率。
18.根据权利要求17所述的存储器装置，其中设置所述可变斜变速率包括：
通过将修整电流输入从所述控制电路传输到可变电流源来调整可变电流源的电流；
通过将修整电容输入从所述控制电路传输到所述可变电流源来调整可变电容器的电容；或
设置施加到耦合到所述可变电流源的晶体管的栅极的启用信号的宽度。
19.根据权利要求17所述的存储器装置，其包括急变检测器，所述急变检测器配置成检测所述存储器单元何时被激活，其中所述控制电路配置成响应于所述存储器单元的激活而使用所述偏置电路系统来对所述电压进行箝位。
CN202180052420.2A 2020-09-11 2021-08-03 存储器装置中基于斜变的偏置 Active CN116137924B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/018,786 US11205480B1 (en) 2020-09-11 2020-09-11 Ramp-based biasing in a memory device
US17/018,786 2020-09-11
PCT/US2021/044353 WO2022055637A1 (en) 2020-09-11 2021-08-03 Ramp-based biasing in a memory device

Publications (2)

Publication Number Publication Date
CN116137924A CN116137924A (zh) 2023-05-19
CN116137924B true CN116137924B (zh) 2024-03-12

Family

ID=78918365

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180052420.2A Active CN116137924B (zh) 2020-09-11 2021-08-03 存储器装置中基于斜变的偏置

Country Status (3)

Country Link
US (3) US11205480B1 (zh)
CN (1) CN116137924B (zh)
WO (1) WO2022055637A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11205480B1 (en) * 2020-09-11 2021-12-21 Micron Technology, Inc. Ramp-based biasing in a memory device
CN114365224A (zh) * 2021-12-14 2022-04-15 长江存储科技有限责任公司 存储器器件及其操作
US11972806B2 (en) 2022-06-10 2024-04-30 Sandisk Technologies, Llc Read techniques to reduce read errors in a memory device
US20240071493A1 (en) * 2022-08-29 2024-02-29 Sandisk Technologies Llc Word line dependent pass voltage ramp rate to improve performance of nand memory
US12046314B2 (en) 2022-08-29 2024-07-23 SanDisk Technologies, Inc. NAND memory with different pass voltage ramp rates for binary and multi-state memory

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1941168A (zh) * 2005-09-27 2007-04-04 旺宏电子股份有限公司 快速预先充电电路及提供存储器元件快速预先充电的方法
US7272060B1 (en) * 2004-12-01 2007-09-18 Spansion Llc Method, system, and circuit for performing a memory related operation
CN108417238A (zh) * 2017-02-10 2018-08-17 桑迪士克科技有限责任公司 检测存储器阵列中的错位并调整读取和验证定时参数

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5748533A (en) * 1996-03-26 1998-05-05 Invoice Technology, Inc. Read circuit which uses a coarse-to-fine search when reading the threshold voltage of a memory cell
US5798966A (en) * 1997-03-31 1998-08-25 Intel Corporation Flash memory VDS compensation techiques to reduce programming variability
WO1999019879A1 (en) * 1997-10-10 1999-04-22 Rambus Incorporated Dram core refresh with reduced spike current
JP4212760B2 (ja) * 2000-06-02 2009-01-21 富士通マイクロエレクトロニクス株式会社 半導体記憶装置
JP2002269994A (ja) * 2001-03-09 2002-09-20 Oki Electric Ind Co Ltd アナログ半導体メモリの冗長メモリ回路
KR100400311B1 (ko) * 2001-06-29 2003-10-01 주식회사 하이닉스반도체 반도체 메모리 소자의 신호 지연 제어 장치
JP2003109389A (ja) * 2001-09-28 2003-04-11 Fujitsu Ltd 半導体記憶装置
JP4804459B2 (ja) * 2005-05-30 2011-11-02 スパンション エルエルシー 半導体装置
WO2006129339A1 (ja) * 2005-05-30 2006-12-07 Spansion Llc 記憶装置、および記憶装置の制御方法
JP4469319B2 (ja) * 2005-06-17 2010-05-26 シャープ株式会社 半導体記憶装置
US7489585B2 (en) * 2005-09-29 2009-02-10 Hynix Semiconductor Inc. Global signal driver for individually adjusting driving strength of each memory bank
US7508713B2 (en) * 2007-03-29 2009-03-24 Sandisk Corporation Method of compensating variations along a word line in a non-volatile memory
US7577031B2 (en) * 2007-03-29 2009-08-18 Sandisk Corporation Non-volatile memory with compensation for variations along a word line
US7881126B2 (en) * 2007-05-31 2011-02-01 Marvell World Trade Ltd. Memory structure with word line buffers
US7551477B2 (en) * 2007-09-26 2009-06-23 Sandisk Corporation Multiple bit line voltages based on distance
US7944754B2 (en) * 2008-12-31 2011-05-17 Sandisk Corporation Non-volatile memory and method with continuous scanning time-domain sensing
JP4940287B2 (ja) * 2009-08-06 2012-05-30 株式会社東芝 不揮発性半導体記憶装置
US8923060B2 (en) * 2010-02-17 2014-12-30 Samsung Electronics Co., Ltd. Nonvolatile memory devices and operating methods thereof
US8559243B2 (en) * 2010-11-22 2013-10-15 Infineon Technologies Ag Self timed current integrating scheme employing level and slope detection
KR102109416B1 (ko) * 2013-05-21 2020-05-12 삼성전자주식회사 서브 워드라인 드라이버를 갖는 반도체 메모리 장치 및 그것의 구동방법
US9633742B2 (en) * 2014-07-10 2017-04-25 Sandisk Technologies Llc Segmentation of blocks for faster bit line settling/recovery in non-volatile memory devices
US9570167B2 (en) * 2015-02-23 2017-02-14 Micron Technology, Inc. Apparatuses and methods of reading memory cells
US9466369B1 (en) * 2015-12-21 2016-10-11 Sandisk Technologies Llc Word line-dependent ramping of pass voltage and program voltage for three-dimensional memory
EP3479379B1 (en) * 2016-06-29 2022-11-16 Micron Technology, INC. Voltage generation circuit
US9640273B1 (en) * 2016-08-25 2017-05-02 Sandisk Technologies Llc Mitigating hot electron program disturb
JP2018147530A (ja) * 2017-03-03 2018-09-20 東芝メモリ株式会社 半導体記憶装置
US10186325B2 (en) * 2017-03-07 2019-01-22 Intel Corporation Method and apparatus for shielded read to reduce parasitic capacitive coupling
US10297323B2 (en) * 2017-10-06 2019-05-21 Sandisk Technologies Llc Reducing disturbs with delayed ramp up of dummy word line after pre-charge during programming
US10460808B2 (en) * 2017-10-25 2019-10-29 Macronix International Co., Ltd. Memory device and programming operation method thereof with different bit line voltages
US10283202B1 (en) * 2017-11-16 2019-05-07 Sandisk Technologies Llc Reducing disturbs with delayed ramp up of selected word line voltage after pre-charge during programming
US10468111B1 (en) * 2018-04-30 2019-11-05 Sandisk Technologies Llc Asymmetric voltage ramp rate control
US10741262B2 (en) * 2018-10-12 2020-08-11 Macronix International Co., Ltd. NAND flash operating techniques mitigating program disturbance
US11205480B1 (en) * 2020-09-11 2021-12-21 Micron Technology, Inc. Ramp-based biasing in a memory device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7272060B1 (en) * 2004-12-01 2007-09-18 Spansion Llc Method, system, and circuit for performing a memory related operation
CN1941168A (zh) * 2005-09-27 2007-04-04 旺宏电子股份有限公司 快速预先充电电路及提供存储器元件快速预先充电的方法
CN108417238A (zh) * 2017-02-10 2018-08-17 桑迪士克科技有限责任公司 检测存储器阵列中的错位并调整读取和验证定时参数

Also Published As

Publication number Publication date
US11769552B2 (en) 2023-09-26
US20220115065A1 (en) 2022-04-14
US20230402094A1 (en) 2023-12-14
US11205480B1 (en) 2021-12-21
CN116137924A (zh) 2023-05-19
WO2022055637A1 (en) 2022-03-17

Similar Documents

Publication Publication Date Title
CN116137924B (zh) 存储器装置中基于斜变的偏置
US11989228B2 (en) Multi-state programming of memory cells
US11302394B2 (en) Adaptive memory cell write conditions
US9224471B2 (en) Stabilization of resistive memory
US11783902B2 (en) Multi-state programming of memory cells
US11315633B2 (en) Three-state programming of memory cells
WO2014130604A1 (en) Smart read scheme for memory array sensing
US11749342B2 (en) Passive compensation for electrical distance
CN116114022A (zh) 消除阈值电压漂移的存储器单元编程
US11837286B2 (en) Electrical distance-based wave shaping for a memory device
US11670367B2 (en) Two memory cells sensed to determine one data value
TWI780607B (zh) 具有雙側不對稱解碼器的記憶體操作
US11568930B2 (en) Electrical distance-based wave shaping for a memory device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant