CN116124183B - 电容读出电路及电容读出方法 - Google Patents
电容读出电路及电容读出方法 Download PDFInfo
- Publication number
- CN116124183B CN116124183B CN202310418208.4A CN202310418208A CN116124183B CN 116124183 B CN116124183 B CN 116124183B CN 202310418208 A CN202310418208 A CN 202310418208A CN 116124183 B CN116124183 B CN 116124183B
- Authority
- CN
- China
- Prior art keywords
- digital
- capacitance
- differential voltage
- controlling
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 47
- 238000005070 sampling Methods 0.000 claims abstract description 110
- 239000003990 capacitor Substances 0.000 claims abstract description 66
- 238000013139 quantization Methods 0.000 claims description 86
- 238000012545 processing Methods 0.000 claims description 19
- 230000010355 oscillation Effects 0.000 claims description 18
- 238000003530 single readout Methods 0.000 claims description 7
- 239000000654 additive Substances 0.000 claims description 3
- 230000000996 additive effect Effects 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 abstract description 19
- 238000013461 design Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 20
- 230000009977 dual effect Effects 0.000 description 10
- 238000012935 Averaging Methods 0.000 description 3
- 238000003491 array Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 238000012952 Resampling Methods 0.000 description 1
- 102100029469 WD repeat and HMG-box DNA-binding protein 1 Human genes 0.000 description 1
- 101710097421 WD repeat and HMG-box DNA-binding protein 1 Proteins 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
- G01D5/00—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable
- G01D5/12—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means
- G01D5/14—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage
- G01D5/24—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage by varying capacitance
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
- G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
- G01R27/2605—Measuring capacitance
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/1245—Details of sampling arrangements or methods
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
Abstract
本申请涉及集成电路设计领域，提供一种电容读出电路及电容读出方法。所述电路包括：电容采样电路的输出端与跨导放大器的输入端相连接；跨导放大器的输出端与流控振荡器的输入端相连接；流控振荡器的输出端与双鉴频鉴相器的输入端相连接；双鉴频鉴相器的输出端与三态逻辑器的输入端相连接；三态逻辑器的输出端与数模转换器的输入端相连接；数模转换器的输出端与跨导放大器的输入端相连接。本申请实施例提供的电容读出电路可以实现一次采样多次转换，在保证电容读出电路的读出精度的同时，减少了数字化转换的时间，进而提高了电容读出电路的读出能效，降低了读出延迟。
Description
技术领域
本申请涉及集成电路设计技术领域，具体涉及一种电容读出电路及电容读出方法。
背景技术
电容读出电路，即电容传感器读出电路是用于将以采样电容转换为数字信号并读出的电路，由于采样电容值变化通常较为微弱，因此需要电容读出电路具备较强的信号读出能力。
但现有的电容读出电路，为了实现较高的读出精度，通常采用高过采样率与多次数字化转换相结合的方式读出采样电容，而受限于传统电容读出电路中积分器的结构，每次数字化转换都会破坏积分器的输入电压，导致每次数字化转换都需要重新采样恢复输入电压后才能进行，这就引入了大量重复的采样操作，并导致数字化转换时间大大增加，从而降低了电容读出电路的读出能效，并增大了读出延迟，难以适配当前物联网等新兴应用领域，尤其是边缘端设备应用所需的高精度、高能效和低延迟要求。
发明内容
本申请实施例提供一种电容读出电路及电容读出方法，用以解决传统电容读出电路引入了大量重复的采样操作，并导致数字化转换时间大大增加，从而降低了电容读出电路的读出能效，并增大了读出延迟，难以适配当前物联网等新兴应用领域，尤其是边缘端设备应用所需的高精度、高能效和低延迟要求的技术问题。
第一方面，本申请实施例提供一种电容读出电路，包括：电容采样电路、跨导放大器、流控振荡器、双鉴频鉴相器、三态逻辑器和数模转换器；
所述电容采样电路的输出端与所述跨导放大器的输入端相连接；
所述跨导放大器的输出端与所述流控振荡器的输入端相连接；
所述流控振荡器的输出端与所述双鉴频鉴相器的输入端相连接；
所述双鉴频鉴相器的输出端与所述三态逻辑器的输入端相连接；
所述三态逻辑器的输出端与所述数模转换器的输入端相连接；
所述数模转换器的输出端与所述跨导放大器的输入端相连接。
在一个实施例中，还包括：重定时锁存器和电平移位缓冲器；
所述重定时锁存器和所述电平移位缓冲器增设在所述三态逻辑器和所述数模转换器之间；
所述三态逻辑器的输出端与所述重定时锁存器的输入端相连接；
所述重定时锁存器的输出端与所述电平移位缓冲器的输入端相连接；
所述电平移位缓冲器的输出端与所述数模转换器的输入端相连接。
在一个实施例中，还包括：比较器和逐次逼近逻辑器；
所述电容采样电路的输出端与所述比较器的输入端相连接；
所述比较器的输出端与所述逐次逼近逻辑器的输入端相连接；
所述逐次逼近逻辑器的输出端与所述数模转换器的输入端相连接。
在一个实施例中，所述电容采样电路为单电容采样电路。
第二方面，本申请实施例提供一种电容读出方法，利用第一方面所述的电容读出电路实现，包括：
控制电容采样电路对输入电容进行采样，得到采样电容；
控制所述电容采样电路将所述采样电容转换为采样差分电压信号；
对所述采样差分电压信号进行细量化处理，得到电容细量化读出结果。
在一个实施例中，所述对所述采样差分电压信号进行细量化处理，得到电容细量化读出结果，包括：
控制所述电容采样电路将所述采样差分电压信号输入跨导放大器；
控制所述跨导放大器将所述采样差分电压信号转换为放大电流信号，并将所述放大电流信号输入流控振荡器；
控制所述流控振荡器将所述放大电流信号转换为差分频率的振荡信号，并将所述振荡信号输入双鉴频鉴相器；
控制所述双鉴频鉴相器将所述振荡信号量化为时域上的多个细量化数字码，将所述多个细量化数字码加总，得到加总数字码；
控制所述双鉴频鉴相器将所述多个细量化数字码输入三态逻辑器；
控制所述三态逻辑器将所述多个细量化数字码中的每个细量化数字码转化为三态数字中对应的数字态；
控制所述三态逻辑器将所述数字态输入数模转换器；
控制所述数模转换器将所述多个细量化数字码转换为细量化差分电压信号，并将所述细量化差分电压信号与所述采样差分电压信号综合后的差分电压信号作为新的采样差分电压信号输入所述跨导放大器，返回控制所述跨导放大器将所述采样差分电压信号转换为放大电流信号的步骤，直到再次得到加总数字码；
计算多个加总数字码的平均值，将所述平均值作为电容细量化读出结果。
在一个实施例中，所述控制所述三态逻辑器将所述数字态输入数模转换器，包括：
控制所述三态逻辑器将所述数字态输入重定时锁存器；
控制所述重定时锁存器临时存储所述数字态，并将多个数字态同时输入电平移位缓冲器；
控制所述电平移位缓冲器将所述多个数字态输入所述数模转换器。
在一个实施例中，所述控制所述电容采样电路将所述采样电容转换为采样差分电压信号之后，包括：
对所述采样差分电压信号进行粗量化处理，得到电容粗量化读出结果；
将所述电容粗量化读出结果和所述电容细量化读出结果加总，得到电容单次读出结果。
在一个实施例中，所述对所述采样差分电压信号进行粗量化处理，得到电容粗量化读出结果，包括：
控制所述电容采样电路将所述采样差分电压信号输入比较器；
控制所述比较器对所述采样差分电压信号进行比较，并将比较后的结果输入逐次逼近逻辑器；
控制所述逐次逼近逻辑器将比较后的结果转换为粗量化数字码，并将所述粗量化数字码确定为电容粗量化读出结果。
在一个实施例中，在控制电容采样电路对输入电容进行采样时以及在对所述采样差分电压信号进行粗量化处理时，控制所述流控振荡器的环路断开；
在对所述采样差分电压信号进行细量化处理时，控制所述流控振荡器的环路闭合。
本申请实施例提供的电容读出电路，包括：电容采样电路、跨导放大器、流控振荡器、双鉴频鉴相器、三态逻辑器和数模转换器，电容采样电路的输出端与跨导放大器的输入端相连接，跨导放大器的输出端与流控振荡器的输入端相连接，流控振荡器的输出端与双鉴频鉴相器的输入端相连接，双鉴频鉴相器的输出端与三态逻辑器的输入端相连接，三态逻辑器的输出端与数模转换器的输入端相连接，数模转换器的输出端与跨导放大器的输入端相连接。其中，跨导放大器和流控振荡器组成了时域积分器，当数模转换器将数字信号转换为差分电压输入跨导放大器时，数模转换器中的电容电荷会储存在跨导放大器的输入端，因而该时域积分器的输入电压不会被破坏，从而在多次数字化转换时无需重新采样，实现一次采样多次转换，在保证电容读出电路的读出精度的同时，减少了数字化转换的时间，进而提高了电容读出电路的读出能效，降低了读出延迟，满足了当前物联网等新兴应用领域，尤其是边缘端设备应用所需的高精度、高能效和低延迟要求。
附图说明
为了更清楚地说明本申请或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的电容读出电路结构示意图；
图2是本申请实施例提供的电容读出电路中时域积分器的结构示意图；
图3是传统的电容读出电路中积分器的结构示意图；
图4是本申请实施例提供的电容读出电路中双鉴频鉴相器与传统鉴频鉴相器的性能对比图；
图5是本申请实施例提供的电容读出电路中电容采样电路的电路图；
图6是传统的电容读出电路中双电容采样电路的电路图；
图7是本申请实施例提供的电容读出方法的流程示意图之一；
图8是本申请实施例提供的电容读出方法的流程示意图之二；
图9是本申请实施例提供的电容读出方法的流程示意图之三；
图10是本申请实施例提供的电容读出电路中的流控振荡器处于待机模式的电路图；
图11是本申请实施例提供的电容读出电路中的流控振荡器处于转换模式的电路图；
图12是本申请实施例提供的电容读出电路中流控振荡器采用快速启动技术的启动时间与不采用快速启动技术的启动时间对比图；
图13是本申请实施例提供的电容读出电路中的流控振荡器延迟单元的电路图；
图14是本申请实施例提供的电容读出电路的电路图；
图15是本申请实施例提供的电容读出电路及电容读出方法中采样电容单次读出过程中各信号的时序图。
附图标记：
1-第一开关；2-第二开关；3-第三开关；4-第四开关；5-第五开关；6-第六开关；7-第七开关；8-第八开关；9-第九开关；10-第十开关；11-第一阵列；12-第二阵列；13-第三阵列；14-第四阵列。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
图1是本申请实施例提供的电容读出电路结构示意图；
图2是本申请实施例提供的电容读出电路中时域积分器的结构示意图；
图3是传统的电容读出电路中积分器的结构示意图；
图4是本申请实施例提供的电容读出电路中双鉴频鉴相器与传统鉴频鉴相器的性能对比图；
参照图1，本申请实施例提供一种电容读出电路，可以包括：电容采样电路、跨导放大器、流控振荡器、双鉴频鉴相器、三态逻辑器和数模转换器；
电容采样电路的输出端与跨导放大器的输入端相连接；
跨导放大器的输出端与流控振荡器的输入端相连接；
流控振荡器的输出端与双鉴频鉴相器的输入端相连接；
双鉴频鉴相器的输出端与三态逻辑器的输入端相连接；
三态逻辑器的输出端与数模转换器的输入端相连接；
数模转换器的输出端与跨导放大器的输入端相连接。
其中，跨导放大器、流控振荡器、双鉴频鉴相器、三态逻辑器和数模转换器构成反馈电路，跨导放大器和流控振荡器组成了一阶时域积分器，该流控振荡器为环路结构，相比传统的电容读出电路中采用的压控振荡器，具有更好的线性度，即输出信号更加稳定和准确。
参照图2-3，为数模转换器之前的元件进行信号处理后的输出数字信号，为数模转换器中的电容，/>为采样差分电压，/>为并联电容，/>为积分电压，/>为振荡器输出时域信号。
从图2中可以看出，当数模转换器将数字信号转换为差分电压输入跨导放大器时，采样差分电压也输入跨导放大器，时域积分器的输入电压即为这两个差分电压的进行相加或相减的操作后的综合电压，由于数模转换器中电容/>的电荷会储存在跨导放大器的输入端，因而数模转换器输出的差分电压不会被破坏，即时域积分器的输入电压不会被破坏。
但图3的传统电容读出电路中，跨导运算放大器并联了一个电容，会导致数模转换器中电容/>的电荷转移至电容/>，从而破坏数模转换器输出的差分电压，即积分器的输入电压被破坏。
另外，相比于传统的鉴频鉴相器仅对振荡器每一级输出的上升沿采样，本实施例中采用的双鉴频鉴相器是将流控振荡器每一级输出的上升沿和下降沿同时采样，因而能够得到更多更全面的信号时域相位信息，使得信号分辨率和增益均提高至传统鉴频鉴相器的两倍，具体如下表所示：
表1 双鉴频鉴相器与传统鉴频鉴相器的性能对比表
其中，N为流控振荡器的级数。
同时，由于双鉴频鉴相器的存在，信号分辨率即信号量化精度得到两倍的提升，因此可以在电容读出电路同等读出性能要求下，减小流控振荡器的级数和过采样率，从而在保证读出精度的同时，进一步提高读出电路能效，并降低读出延迟。参照图4，在电容读出电路同等读出性能要求下，使用双鉴频鉴相器所需的振荡器级数和过采样率相比使用传统鉴频鉴相器显著下降，例如，在流控振荡器为3级、7级和15级时，使用双鉴频鉴相器所需的过采样率相比使用传统鉴频鉴相器所需的过采样率分别下降50%、47%和53%；当过采样率为某一固定值时，使用双鉴频鉴相器所需的振荡器级数相比使用传统鉴频鉴相器所需的振荡器级数也有类似下降趋势。
三态逻辑器可以将输入的数字信号转化为0、+1和-1中的一个数字态进行输出。
本实施例提供的电容读出电路，包括：电容采样电路、跨导放大器、流控振荡器、双鉴频鉴相器、三态逻辑器和数模转换器，电容采样电路的输出端与跨导放大器的输入端相连接，跨导放大器的输出端与流控振荡器的输入端相连接，流控振荡器的输出端与双鉴频鉴相器的输入端相连接，双鉴频鉴相器的输出端与三态逻辑器的输入端相连接，三态逻辑器的输出端与数模转换器的输入端相连接，数模转换器的输出端与跨导放大器的输入端相连接。其中，跨导放大器和流控振荡器组成了时域积分器，当数模转换器将数字信号转换为差分电压输入跨导放大器时，数模转换器中的电容电荷会储存在跨导放大器的输入端，因而该时域积分器的输入电压不会被破坏，从而在多次数字化转换时无需重新采样，实现一次采样多次转换，在保证电容读出电路的读出精度的同时，减少了数字化转换的时间，进而提高了电容读出电路的读出能效，降低了读出延迟，满足了当前物联网等新兴应用领域，尤其是边缘端设备应用所需的高精度、高能效和低延迟要求。
参照图1，在一个实施例中，该电容读出电路还包括：重定时锁存器和电平移位缓冲器；
重定时锁存器和电平移位缓冲器增设在三态逻辑器和数模转换器之间；
三态逻辑器的输出端与重定时锁存器的输入端相连接；
重定时锁存器的输出端与电平移位缓冲器的输入端相连接；
电平移位缓冲器的输出端与数模转换器的输入端相连接。
即跨导放大器、流控振荡器、双鉴频鉴相器、三态逻辑器、重定时锁存器、电平移位缓冲器和数模转换器构成反馈电路。
重定时锁存器可以临时存储三态逻辑器发送的数字态，由于流控振荡器为多级结构，因此针对其每一级输出的信号，双鉴频鉴相器均会将该级输出信号量化为时域数字信号，由此会产生2N个时域数字信号，N为流控振荡器的级数，但这2N个时域数字信号并不是同时到达重定时锁存器的，因此，重定时锁存器会临时存储先到达的时域数字信号，经过一定的时延后，2N个时域数字信号均到达，再将这2N个时域数字信号同时输出，以此保证信号传输的稳定性。N的值和时延可以根据需要设定，本实施例中，N的值可以为7，即流控振荡器的级数为7级，时延可以是0.25个周期时间；
电平移位缓冲器可以将低功率驱动转变为高功率驱动,有效提高信号的传输效率。
另外，本实施例中的电容读出电路还具有内在的时钟级平均功能，即每次将信号输入数模转换器时，均在数模转换器中选用不同的电容组合，并将不同电容组合对输入信号的处理结果进行平均后作为输出，例如第一次选用电容A、B、C，第二次选用电容B、C、D，以此类推，使得数模转换器中的每个电容均被轮选，以此减小固定使用某些电容导致的误差。
本实施例通过设置重定时锁存器保障信号输出同步、电平移位缓冲器提高对数模转换器的驱动能力，能够提高电容读出电路的整体性能，并通过内在的时钟级平均功能进一步减小电路读出误差。
参照图1，在一个实施例中，该电容读出电路还包括：比较器和逐次逼近逻辑器；
电容采样电路的输出端与比较器的输入端相连接；
比较器的输出端与逐次逼近逻辑器的输入端相连接；
逐次逼近逻辑器的输出端与数模转换器的输入端相连接。
比较器与跨导放大器组成一个复用器。
数模转换器由两部分构成，一部分是粗量化数模转换器，采用二进制编码方式，负责对8位数字信号进行处理，另一部分是细量化数模转换器，采用温度计编码方式，负责对5位数字信号进行处理，这两个部分分别对应有各自的电容阵列，且两个部分的电容阵列顶级板相连。
本实施例通过增加比较器和逐次逼近逻辑器，能够在对采样差分电压信号进行细量化处理前先利用比较器和逐次逼近逻辑器对采样差分电压信号进行一次粗量化处理，进一步提高电容读出电路的读出精度和能效。
图5是本申请实施例提供的电容读出电路中电容采样电路的电路图；
图6是传统的电容读出电路中双电容采样电路的电路图；
参照图5，在一个实施例中，电容采样电路为单电容采样电路。
其中，和/>为单电容/>两端的参考电压，/>和/>为单电容两端的输出差分电压。当电容采样电路接收到采样信号/>时，控制第一开关1和第二开关2闭合，开始对单电容/>进行采样，采样完毕后控制第一开关1和第二开关2断开，第三开关3和第四开关4闭合，将采样电容转换为差分电压信号/>和/>输出。
参照图6，双电容采样电路中包括两个电容，两个电容/>的一端分别连接不同的参考电压/>和/>，两个电容/>的另一端分别输出差分电压/>和/>。
本实施例采用单电容采样电路进行采样，相比双电容采样产生差分信号的结构，减少了传感器硬件代价，节省系统面积。
图7是本申请实施例提供的电容读出方法的流程示意图之一；参照图1和图7，本申请实施例提供一种电容读出方法，利用前述电容读出电路实现，可以包括：
701、控制电容采样电路对输入电容进行采样，得到采样电容；
702、控制电容采样电路将采样电容转换为采样差分电压信号；
703、控制电容采样电路将采样差分电压信号输入跨导放大器；
704、控制跨导放大器将采样差分电压信号转换为放大电流信号，并将放大电流信号输入流控振荡器；
705、控制流控振荡器将放大电流信号转换为差分频率的振荡信号，并将振荡信号输入双鉴频鉴相器；
706、控制双鉴频鉴相器将振荡信号量化为时域上的多个细量化数字码，将多个细量化数字码加总，得到加总数字码；
707、控制双鉴频鉴相器将多个细量化数字码输入三态逻辑器；
708、控制三态逻辑器将多个细量化数字码中的每个细量化数字码转化为三态数字中对应的数字态；
709、控制三态逻辑器将数字态输入数模转换器；
710、控制数模转换器将多个细量化数字码转换为细量化差分电压信号，并将细量化差分电压信号与采样差分电压信号综合后的差分电压信号作为新的采样差分电压信号输入跨导放大器，返回步骤704，直到再次得到加总数字码；
711、计算多个加总数字码的平均值，将平均值作为电容细量化读出结果。
步骤701中，电容采样电路为单电容采样电路。
步骤705中，流控振荡器为一阶环路流控振荡器，级数可以为7级。放大电流信号驱动流控振荡器振荡，并在7级对应的7个节点端分别输出7个差分频率的振荡信号。
步骤706中，控制7个双鉴频鉴相器分别将7个振荡信号量化为时域上的14个细量化数字码，将这14个细量化数字码加总，得到加总数字码，位数为5位。
步骤708中，控制三态逻辑器将每个细量化数字码转换为0或+1或-1的数字态。
步骤710中，将细量化差分电压信号与采样差分电压信号进行相加或相减后的差分电压信号作为新的采样差分电压信号。
步骤711中，循环10次，得到10个加总数字码后，将这10个加总数字码的平均值作为细量化读出结果。
本实施例提供的电容读出方法对采样差分电压信号进行细量化，其中，跨导放大器和流控振荡器组成了时域积分器，当数模转换器将数字信号转换为差分电压输入跨导放大器时，数模转换器中的电容电荷会储存在跨导放大器的输入端，因而该时域积分器的输入电压不会被破坏，从而在多次数字化转换时无需重新采样，实现一次采样多次转换，在保证电容读出方法的读出精度的同时，减少了数字化转换的时间，进而提高了电容读出方法的读出能效，降低了读出延迟，满足了当前物联网等新兴应用领域，尤其是边缘端设备应用所需的高精度、高能效和低延迟要求。
图8是本申请实施例提供的电容读出方法的流程示意图之二；参照图1和图8，在一个实施例中，控制三态逻辑器将数字态输入数模转换器，可以包括：
801、控制三态逻辑器将数字态输入重定时锁存器；
802、控制重定时锁存器临时存储数字态，并将多个数字态同时输入电平移位缓冲器；
803、控制电平移位缓冲器将多个数字态输入数模转换器。
本实施例通过重定时锁存器保障信号输出同步、电平移位缓冲器提高对数模转换器的驱动能力，能够提高电容读出方法的读出效果，并通过内在的时钟级平均功能进一步减小读出误差。
图9是本申请实施例提供的电容读出方法的流程示意图之三；参照图1和图9，在一个实施例中，控制电容采样电路将采样电容转换为采样差分电压信号之后，可以包括：
901、控制电容采样电路将采样差分电压信号输入比较器；
902、控制比较器对采样差分电压信号进行比较，并将比较后的结果输入逐次逼近逻辑器；
903、控制逐次逼近逻辑器将比较后的结果转换为粗量化数字码，并将粗量化数字码确定为电容粗量化读出结果；
904、将电容粗量化读出结果和电容细量化读出结果加总，得到电容单次读出结果。
其中步骤901至步骤903为对采样差分电压信号的粗量化处理，可以在对采样差分电压信号进行细量化为处理之前进行，其中，粗量化数字码的位数为8位。
具体来说，电容采样电路将采样电容转换为采样差分电压信号后，可以先执行步骤901至步骤903，再控制逐次逼近逻辑器将粗量化数字码输入粗量化数模转换器，利用粗量化数模转换器的试错切换逻辑完成对该采样差分电压信号的粗量化，一次粗量化完成后，粗量化数模转换器和细量化数模转换器的电容阵列顶级板上均为粗量化后的残余差分电压，再将该残余差分电压信号输入跨导放大器、流控振荡器、双鉴频鉴相器、三态逻辑器、重定时锁存器、电平移位缓冲器和数模转换器构成的细量化反馈电路进行细量化，通过多个周期的细量化后，将多个周期细量化的结果平均值和粗量化结果加总，得到本次电容读出结果。其中，细量化的周期可以根据需要进行设定，本实施例中，该周期数可以为10，即进行10次细量化。
由于在对采样差分电压信号进行细量化之前，还进行了一次低功耗的粗量化，能够进一步提高电容读出电路的读出精度，且由于在细量化时能够根据粗量化的结果调整细量化的参考电平范围，使输入细量化反馈电路的信号落在缩小后的参考电平范围内，从而大幅减小了时域积分器的输入信号大小，进而降低了时域积分器的功耗，实现高能效的细量化，即进一步提高了电容读出电路的能效。
本实施例通过在对采样差分电压信号进行细量化处理之前增加粗量化处理，并根据粗量化处理结果和细量化处理结果综合得到电容电路读出结果，能够进一步提高电容读出方法的读出精度和能效。
图10是本申请实施例提供的电容读出电路中的流控振荡器处于待机模式的电路图；
图11是本申请实施例提供的电容读出电路中的流控振荡器处于转换模式的电路图；
图12是本申请实施例提供的电容读出电路中流控振荡器采用快速启动技术的启动时间与不采用快速启动技术的启动时间对比图；
图13是本申请实施例提供的电容读出电路中的流控振荡器延迟单元的电路图；
参照图10至图11，在一个实施例中，在控制电容采样电路对输入电容进行采样时以及在对采样差分电压信号进行粗量化处理时，可以控制流控振荡器的环路断开，在对采样差分电压信号进行细量化处理时，可以控制流控振荡器的环路闭合。
本实施例可以对流控振荡器配置待机模式和转换模式，待机模式下给流控振荡器的环路预充固定电压和预设初始相位，使得流控振荡器的环路可以在转换模式时快速启动，大大减小转换时间。
参照图12，流控振荡器不采用快速启动技术的启动时间1.93X接近采用快速启动技术的启动时间1X的两倍，其中，1.93X和1X为归一化后的启动时间，分别为某一基准值X的1.93倍和1倍。
参照图10至图11，具体来说，在采样阶段和粗量化阶段，流控振荡器保持在待机模式，该模式不消耗任何动态能量。流控振荡器的电源由一个180mV的固定电压提供，这是理论的跨导级输出电压摆幅。流控振荡器所有的内部节点都是预先定义的，环路断开。在细量化阶段，流控振荡器保持在转换模式，流控振荡器由跨导级电流/>驱动，流控振荡器的环路闭合并开始振荡，每个延迟单元之间的相位差为/>，其中，N为流控振荡器的级数，可以为7级，即N=7。待机模式保持流控振荡器初始的工作状态，从而使其能够在转换模式时迅速开始增量操作。
参照图13，为了便于流控振荡器在待机模式和转换模式之间切换，可以在每一级的延迟单元中增加一对2选1选择器，用于选择是否允许信号的输入，并将其与反相器连接，其中一个选择器包括一个正相输入端和一个接地端/>，另一个选择器包括一个反相输入端/>和一个接地端/>。在待机模式时，向反相器施加固定电压/>，在转换模式时，向反相器输入跨导级电流/>。
本实施例通过设置待机模式和转换模式，相比传统结构减少了接近一倍的启动时间，同时不消耗额外的能量。流控振荡器快速启动技术进一步减少了转换时间并提高了能效。
图14是本申请实施例提供的电容读出电路的电路图；
图15是本申请实施例提供的电容读出电路及电容读出方法中采样电容单次读出过程中各信号的时序图；
参照图14，在一个实施例中，电容读出方法具体如下：
1、采样阶段：
（1）控制电容采样电路对输入电容进行采样，得到采样电容；
（2）控制电容采样电路将采样电容转换为采样差分电压信号。
采样信号为高电平时，控制第一开关1、第二开关2、第五开关5和第六开关6闭合，控制第三开关3和第四开关4断开，将参考电压/>和/>接入数模转换器的底极板，共模电压/>接入数模转换器的顶极板，此时单电容/>的两极板与参考电压/>和/>相连，采样电容被固定在单电容/>上，采样结束后，控制第一开关1、第二开关2、第五开关5和第六开关6断开，控制第三开关3和第四开关4闭合，采样电容被转换为数模转换器顶级板上的采样差分电压信号，完成采样。
2、粗量化阶段：
（1）控制电容采样电路将采样差分电压信号输入比较器；
（2）控制比较器对采样差分电压进行比较，并将比较后的结果输入逐次逼近逻辑器；
（3）控制逐次逼近逻辑器将比较后的结果转换为粗量化数字码，并将粗量化数字码确定为电容粗量化读出结果，将粗量化数字码输入粗量化数模转换器；
（4）控制粗量化数模转换器将粗量化数字码转换为粗量化差分电压信号，并将粗量化差分电压信号与采样差分电压信号进行相加或相减后的差分电压信号输入跨导放大器。
该粗量化差分电压信号与采样差分电压信号进行相加或相减后的差分电压信号即为残余差分电压信号。
粗量化信号为高电平时，控制第七开关7和第八开关8闭合，开始对采样差分电压信号行粗量化。其中，粗量化数模转换器包括粗量化数模转换器驱动和电容阵列，该电容阵列包括第一阵列11和第二阵列12，第一阵列11和第二阵列12中各包括8个电容，且这8个电容的电荷量，即电容值为/>至/>，该粗量化数模转换器，采用二进制编码方式，负责对8位数字信号进行处理。
3、细量化阶段：
（1）控制跨导放大器将残余差分电压信号转换为放大电流信号，并将放大电流信号输入流控振荡器；
（2）控制流控振荡器将放大电流信号转换为差分频率的振荡信号，并将振荡信号输入双鉴频鉴相器；
（3）控制双鉴频鉴相器将振荡信号量化为时域上的14个细量化数字码，将14个细量化数字码加总，得到加总数字码；
（4）控制双鉴频鉴相器将14个细量化数字码输入三态逻辑器；
（5）控制三态逻辑器将14个细量化数字码中的每个细量化数字码转化为三态数字中对应的数字态，并将数字态输入重定时锁存器；
（6）控制重定时锁存器临时存数字态，延迟0.25个周期时间后，将14个数字态同时输入电平移位缓冲器；
（7）控制电平移位缓冲器将14个数字态输入细量化数模转换器；
（8）控制细量化数模转换器将14个数字态转换为细量化差分电压信号，并将细量化差分电压信号与残余差分电压信号进行相加或相减后的差分电压信号输入跨导放大器，完成一次细量化电路反馈；
（9）进行10次细量化电路反馈后，计算10个加总数字码的平均值，将平均值作为电容细量化读出结果；
（10）将电容粗量化读出结果和电容细量化读出结果加总，得到电容单次读出结果。
细量化信号为高电平时，控制第七开关7和第八开关8断开，第九开关9和第十开关10闭合，开始对残余差分电压信号进行细量化。其中，控制流控振荡器的P端和N端分别处理跨导放大器输出的两个差分电流信号，并控制流控振荡器将P端正负两极输出的差分振荡信号/>和/>，以及N端正负两极输出的差分振荡信号/>和/>输入双鉴频鉴相器，控制双鉴频鉴相器将差分振荡信号/>、/>、/>和/>量化为时域上的细量化数字码后，分别从/>端、/>端、/>端和/>端输出，控制三态逻辑器将双鉴频鉴相器输出的细量化数字码转换为+1或0或-1输出，控制重定时锁存器将三态逻辑器输出的数字态进行存储并延迟/>，即延迟0.25个周期时间后，将所有数字态输入电平移位缓冲器，控制电平移位缓冲器再将所有数字态输入细量化数模转换器，其中，三态逻辑器的采样频率为/>。
细量化数模转换器包括细量化数模转换器驱动和电容阵列，该电容阵列包括第三阵列13和第四阵列14，第三阵列13和第四阵列14中各包括14个电容，且这14个电容的电荷量，即电容值均为，该细量化数模转换器，采用温度计编码方式，负责对5位数字信号进行处理。
参照图14至图15，本实施例电容读出电路及电容读出方法，单次读出周期包括采样阶段、粗量化阶段和细量化阶段，处于采样阶段时，复位信号和采样信号/>处于高电平，处于粗量化阶段时，复位信号/>和粗量化信号/>处于高电平，处于细量化阶段时，细量化信号/>处于高电平，单次读出后，进入下一次读出的采样阶段，复位信号和采样信号/>又处于高电平。
本实施例电容读出方法，通过先后经历采样阶段、粗量化阶段和细量化阶段，能够使得电容读出方法具备高精度、高能效和低延迟的技术效果。
最后应说明的是：以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。
Claims (5)
1.一种电容读出方法，其特征在于，包括：
控制电容采样电路对输入电容进行采样，得到采样电容；
控制所述电容采样电路将所述采样电容转换为采样差分电压信号；
对所述采样差分电压信号进行细量化处理，得到电容细量化读出结果；
所述对所述采样差分电压信号进行细量化处理，得到电容细量化读出结果，包括：
控制所述电容采样电路将所述采样差分电压信号输入跨导放大器；
控制所述跨导放大器将所述采样差分电压信号转换为放大电流信号，并将所述放大电流信号输入流控振荡器；
控制所述流控振荡器将所述放大电流信号转换为差分频率的振荡信号，并将所述振荡信号输入双鉴频鉴相器；
控制所述双鉴频鉴相器将所述振荡信号量化为时域上的多个细量化数字码，将所述多个细量化数字码加总，得到加总数字码；
控制所述双鉴频鉴相器将所述多个细量化数字码输入三态逻辑器；
控制所述三态逻辑器将所述多个细量化数字码中的每个细量化数字码转化为三态数字中对应的数字态；
控制所述三态逻辑器将所述数字态输入数模转换器；
控制所述数模转换器将所述多个细量化数字码转换为细量化差分电压信号，并将所述细量化差分电压信号与所述采样差分电压信号综合后的差分电压信号作为新的采样差分电压信号输入所述跨导放大器，返回控制所述跨导放大器将所述采样差分电压信号转换为放大电流信号的步骤，直到再次得到加总数字码；
计算多个加总数字码的平均值，将所述平均值作为电容细量化读出结果；
其中，所述电容采样电路的输出端与所述跨导放大器的输入端相连接；
所述跨导放大器的输出端与所述流控振荡器的输入端相连接；
所述流控振荡器的输出端与所述双鉴频鉴相器的输入端相连接；
所述双鉴频鉴相器的输出端与所述三态逻辑器的输入端相连接；
所述三态逻辑器的输出端与所述数模转换器的输入端相连接；
所述数模转换器的输出端与所述跨导放大器的输入端相连接；
所述电容采样电路为单电容采样电路。
2.根据权利要求1所述的电容读出方法，其特征在于，所述控制所述三态逻辑器将所述数字态输入数模转换器，包括：
控制所述三态逻辑器将所述数字态输入重定时锁存器；
控制所述重定时锁存器临时存储所述数字态，并将多个数字态同时输入电平移位缓冲器；
控制所述电平移位缓冲器将所述多个数字态输入所述数模转换器；
其中，所述重定时锁存器和所述电平移位缓冲器增设在所述三态逻辑器和所述数模转换器之间；
所述三态逻辑器的输出端与所述重定时锁存器的输入端相连接；
所述重定时锁存器的输出端与所述电平移位缓冲器的输入端相连接；
所述电平移位缓冲器的输出端与所述数模转换器的输入端相连接。
3.根据权利要求1所述的电容读出方法，其特征在于，所述控制所述电容采样电路将所述采样电容转换为采样差分电压信号之后，包括：
对所述采样差分电压信号进行粗量化处理，得到电容粗量化读出结果；
将所述电容粗量化读出结果和所述电容细量化读出结果加总，得到电容单次读出结果。
4.根据权利要求3所述的电容读出方法，其特征在于，所述对所述采样差分电压信号进行粗量化处理，得到电容粗量化读出结果，包括：
控制所述电容采样电路将所述采样差分电压信号输入比较器；
控制所述比较器对所述采样差分电压信号进行比较，并将比较后的结果输入逐次逼近逻辑器；
控制所述逐次逼近逻辑器将比较后的结果转换为粗量化数字码，并将所述粗量化数字码确定为电容粗量化读出结果；
其中，所述电容采样电路的输出端与所述比较器的输入端相连接；
所述比较器的输出端与所述逐次逼近逻辑器的输入端相连接；
所述逐次逼近逻辑器的输出端与所述数模转换器的输入端相连接。
5.根据权利要求3所述的电容读出方法，其特征在于，
在控制电容采样电路对输入电容进行采样时以及在对所述采样差分电压信号进行粗量化处理时，控制所述流控振荡器的环路断开；
在对所述采样差分电压信号进行细量化处理时，控制所述流控振荡器的环路闭合。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310418208.4A CN116124183B (zh) | 2023-04-19 | 2023-04-19 | 电容读出电路及电容读出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310418208.4A CN116124183B (zh) | 2023-04-19 | 2023-04-19 | 电容读出电路及电容读出方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116124183A CN116124183A (zh) | 2023-05-16 |
| CN116124183B true CN116124183B (zh) | 2023-08-18 |
Family
ID=86308547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310418208.4A Active CN116124183B (zh) | 2023-04-19 | 2023-04-19 | 电容读出电路及电容读出方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116124183B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108347249A (zh) * | 2018-02-05 | 2018-07-31 | 华南理工大学 | 一种低功耗逐次逼近型模数转换电路及其控制方法 |
| CN111398690A (zh) * | 2020-04-15 | 2020-07-10 | 深圳曦华科技有限公司 | 电容检测电路、电容检测系统和电子设备 |
| CN111398691A (zh) * | 2020-04-15 | 2020-07-10 | 深圳曦华科技有限公司 | 触摸装置的电容检测电路、触摸装置和电子设备 |
| US11196434B1 (en) * | 2020-10-02 | 2021-12-07 | Qualcomm Incorporated | Successive approximation register (SAR) analog-to-digital converter (ADC) with noise-shaping property |
| CN115314044A (zh) * | 2022-08-16 | 2022-11-08 | 安徽大学 | 一种逐次逼近型模数转换器 |
-
2023
- 2023-04-19 CN CN202310418208.4A patent/CN116124183B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108347249A (zh) * | 2018-02-05 | 2018-07-31 | 华南理工大学 | 一种低功耗逐次逼近型模数转换电路及其控制方法 |
| CN111398690A (zh) * | 2020-04-15 | 2020-07-10 | 深圳曦华科技有限公司 | 电容检测电路、电容检测系统和电子设备 |
| CN111398691A (zh) * | 2020-04-15 | 2020-07-10 | 深圳曦华科技有限公司 | 触摸装置的电容检测电路、触摸装置和电子设备 |
| US11196434B1 (en) * | 2020-10-02 | 2021-12-07 | Qualcomm Incorporated | Successive approximation register (SAR) analog-to-digital converter (ADC) with noise-shaping property |
| CN115314044A (zh) * | 2022-08-16 | 2022-11-08 | 安徽大学 | 一种逐次逼近型模数转换器 |
Non-Patent Citations (1)
| Title |
|---|
| 一种红外焦平面的数字化输出设计方案;朱慧;李尧桥;陈新禹;方家熊;;激光与红外(S1);第997-1000页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116124183A (zh) | 2023-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6967611B2 (en) | Optimized reference voltage generation using switched capacitor scaling for data converters | |
| US6784824B1 (en) | Analog-to-digital converter which is substantially independent of capacitor mismatch | |
| KR101698632B1 (ko) | 전하 공유 디지털-아날로그 변환기 및 연속 근사 아날로그-디지털 변환기 | |
| CN112865798B (zh) | 噪声整形逐次逼近模数转换器及噪声整形方法 | |
| EP3567720B1 (en) | Mismatch and reference common-mode offset insensitive single-ended switched capacitor gain stage | |
| KR20060052937A (ko) | 공간 효율적 저전력 주기적 ａ／ｄ 변환기 | |
| US11196434B1 (en) | Successive approximation register (SAR) analog-to-digital converter (ADC) with noise-shaping property | |
| WO2013121698A1 (ja) | 時間積分器およびδς型時間デジタル変換器 | |
| CN112564709A (zh) | 一种基于误差反馈式的噪声整形逐次逼近模数转换器 | |
| CN116124183B (zh) | 电容读出电路及电容读出方法 | |
| EP1540565B1 (en) | Switched capacitor system, method, and use | |
| CN114374806B (zh) | 单斜模数转换器及图像传感器 | |
| CN114285414B (zh) | 缩放式增量型模数转换方法及转换器 | |
| CN116405032A (zh) | 一种噪声整形逐次逼近型模数转换器及控制方法 | |
| Keramat et al. | A capacitor mismatch and gain insensitive 1.5-bit/stage pipelined A/D converter | |
| CN114047682A (zh) | 一种有pvt鲁棒性基于全差分环形振荡器的时间数字转换器 | |
| JP3916560B2 (ja) | キャパシタ切替えパイプライン・アナログデジタル変換器 | |
| CN113746481B (zh) | 流水线逐次逼近模数转换器 | |
| CN219304823U (zh) | 一种全动态的Delta-Sigma调制器电路 | |
| CN110311683B (zh) | 一种基于VCO量化器的Sigma-Delta调制器 | |
| US20230387934A1 (en) | Hybrid analog-to-digital converter | |
| CN210518272U (zh) | 异步逐次逼近模拟-数字转换器的延迟控制电路 | |
| CN116488644A (zh) | 一种全数字锁相环电路结构 | |
| JPH07202695A (ja) | 循環形ａｄ変換器 | |
| CN116979967A (zh) | 一种基于倍增型内插电路的时间信号处理电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |