CN116096096A - 铁电存储器结构 - Google Patents

铁电存储器结构 Download PDF

Info

Publication number
CN116096096A
CN116096096A CN202111359112.2A CN202111359112A CN116096096A CN 116096096 A CN116096096 A CN 116096096A CN 202111359112 A CN202111359112 A CN 202111359112A CN 116096096 A CN116096096 A CN 116096096A
Authority
CN
China
Prior art keywords
electrode
oxide
ferroelectric memory
ferroelectric
memory structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111359112.2A
Other languages
English (en)
Inventor
张守仁
廖洺汉
陈旻政
吉田宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Powerchip Technology Corp
Original Assignee
Powerchip Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powerchip Technology Corp filed Critical Powerchip Technology Corp
Publication of CN116096096A publication Critical patent/CN116096096A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/10—Arrangements for interconnecting storage elements electrically, e.g. by wiring for interconnecting capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5657—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using ferroelectric storage elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开一种铁电存储器结构，包括基底、铁电电容器结构与开关元件。铁电电容器结构设置在基底上。铁电电容器结构包括至少一个第一电极、多个第一介电层、第二电极与铁电材料层。至少一个第一电极与多个第一介电层交替堆叠。第二电极穿过第一电极。铁电材料层设置在第一电极与第二电极之间。开关元件电连接至铁电电容器结构。

Description

铁电存储器结构
技术领域
本发明涉及一种存储器结构，且特别是涉及一种铁电存储器(ferroelectricmemory)结构。
背景技术
铁电存储器为一种非挥发性存储器，且具有存入的数据在断电后也不会消失的优点。此外，相较于其他非挥发性存储器，铁电存储器具有可靠度高与操作速度快等特点。然而，如何在不增加铁电存储单元(ferroelectric memory cell)的面积的情况下，使得单一个铁电存储单元具有多种存储状态为目前持续努力的目标。
发明内容
本发明提供一种铁电存储器结构，其可在不增加铁电存储单元的面积的情况下，使得单一个铁电存储单元具有多种存储状态。
本发明提出一种铁电存储器结构，包括基底、铁电电容器结构与开关元件。铁电电容器结构设置在基底上。铁电电容器结构包括至少一个第一电极、多个第一介电层、第二电极与铁电材料层。至少一个第一电极与多个第一介电层交替堆叠。第二电极穿过第一电极。铁电材料层设置在第一电极与第二电极之间。开关元件电连接至铁电电容器结构。
依照本发明的一实施例所述，在上述铁电存储器结构中，铁电电容器结构可设置在开关元件与基底之间。
依照本发明的一实施例所述，在上述铁电存储器结构中，开关元件可为晶体管。开关元件可包括沟道层、第三电极、第四电极、第五电极与第二介电层。沟道层设置在铁电电容器结构上。第三电极与第四电极设置在铁电电容器结构上，且位于沟道层的两侧。第五电极设置在沟道层上。第二介电层设置在第五电极与沟道层之间。
依照本发明的一实施例所述，在上述铁电存储器结构中，开关元件的沟道层可电连接至铁电电容器结构的第二电极。
依照本发明的一实施例所述，在上述铁电存储器结构中，开关元件的第三电极可电连接至铁电电容器结构的第二电极。
依照本发明的一实施例所述，在上述铁电存储器结构中，沟道层的材料可为氧化物半导体。
依照本发明的一实施例所述，在上述铁电存储器结构中，氧化物半导体可包括氧化铟镓锌(IGZO)、氧化锌(ZnO)、铟锌氧化物(IZO)、氧化钴(CoOx)、氧化镍(NiOx)、锶铜氧化物(SrCu2Ox)、铜铝氧化物(CuAlO2)、铜铟氧化物(CuInO2)或铜镓氧化物(CuGaO2)。
依照本发明的一实施例所述，在上述铁电存储器结构中，第三电极的材料与第四电极的材料可为N型氧化物半导体或P型氧化物半导体。
依照本发明的一实施例所述，在上述铁电存储器结构中，N型氧化物半导体可包括氧化铟镓锌(IGZO)、氧化锌(ZnO)或铟锌氧化物(IZO)，且N型氧化物半导体可具有N型掺质。
依照本发明的一实施例所述，在上述铁电存储器结构中，P型氧化物半导体包括氧化钴(CoOx)、氧化镍(NiOx)、锶铜氧化物(SrCu2Ox)、铜铝氧化物(CuAlO2)、铜铟氧化物(CuInO2)或铜镓氧化物(CuGaO2)，且P型氧化物半导体可具有P型掺质。
依照本发明的一实施例所述，在上述铁电存储器结构中，开关元件可设置在铁电电容器结构与基底之间。
依照本发明的一实施例所述，在上述铁电存储器结构中，开关元件可为晶体管。开关元件可包括第三电极、第二介电层、沟道层、第四电极与第五电极。第三电极设置在基底上。第二介电层设置在第三电极与基底上。沟道层设置在第二介电层上，且位于第三电极上方。第四电极与第五电极设置在第二介电层上，且位于沟道层的两侧。
依照本发明的一实施例所述，在上述铁电存储器结构中，开关元件的沟道层可电连接至铁电电容器结构的第二电极。
依照本发明的一实施例所述，在上述铁电存储器结构中，开关元件的第四电极可电连接至铁电电容器结构的第二电极。
依照本发明的一实施例所述，在上述铁电存储器结构中，第四电极与第五电极可部分覆盖沟道层。
依照本发明的一实施例所述，在上述铁电存储器结构中，沟道层的材料可为氧化物半导体。
依照本发明的一实施例所述，在上述铁电存储器结构中，氧化物半导体可包括氧化铟镓锌(IGZO)、氧化锌(ZnO)、铟锌氧化物(IZO)、氧化钴(CoOx)、氧化镍(NiOx)、锶铜氧化物(SrCu2Ox)、铜铝氧化物(CuAlO2)、铜铟氧化物(CuInO2)或铜镓氧化物(CuGaO2)。
依照本发明的一实施例所述，在上述铁电存储器结构中，第四电极的材料与第五电极的材料可为N型氧化物半导体或P型氧化物半导体。
依照本发明的一实施例所述，在上述铁电存储器结构中，N型氧化物半导体可包括氧化铟镓锌(IGZO)、氧化锌(ZnO)或铟锌氧化物(IZO)，且N型氧化物半导体可具有N型掺质。
依照本发明的一实施例所述，在上述铁电存储器结构中，P型氧化物半导体可包括氧化钴(CoOx)、氧化镍(NiOx)、锶铜氧化物(SrCu2Ox)、铜铝氧化物(CuAlO2)、铜铟氧化物(CuInO2)或铜镓氧化物(CuGaO2)，且P型氧化物半导体可具有P型掺质。
基于上述，在本发明所提出的铁电存储器结构中，铁电电容器结构包括交替堆叠的至少一个第一电极与多个第一介电层，第二电极穿过第一电极，且铁电材料层设置在第一电极与第二电极之间。此外，第一电极可用以作为加权状态电极(weighting stateelectrode)。因此，在对铁电存储器结构进行操作时，可通过分别对第一电极与第二电极施加电压来调整铁电电容器结构的阻抗(如，电容)。如此一来，可在不增加铁电存储单元面积的情况下，使得单一个铁电存储单元具有多种存储状态。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。
附图说明
图1为本发明一些实施例的铁电存储器结构的剖面图；
图2为图1中的铁电电容器结构的立体示意图；
图3为本发明一些实施例的铁电存储器结构的剖面图；
图4为本发明一些实施例的铁电存储器结构的剖面图；
图5为本发明一些实施例的铁电存储器结构的剖面图。
符号说明
10,20:铁电存储器结构
100:基底
102:铁电电容器结构
104,204:开关元件
106,110,116,118,120,216,218,220:电极
108,122,222:介电层
112:铁电材料层
114,214:沟道层
FC:铁电电容器
MC:铁电存储单元
具体实施方式
下文列举实施例并配合附图来进行详细地说明，但所提供的实施例并非用以限制本发明所涵盖的范围。为了方便理解，在下述说明中，相同的构件将以相同的符号标示来说明。此外，附图仅以说明为目的，并未依照原尺寸作图。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。
图1为根据本发明一些实施例的铁电存储器结构的剖面图。图2为图1中的铁电电容器结构的立体示意图。图3为根据本发明一些实施例的铁电存储器结构的剖面图。
请参照图1与图2，铁电存储器结构10包括基底100、铁电电容器结构102与开关元件104。基底100可为半导体基底，如硅基底。在本实施例中，铁电电容器结构102可设置在开关元件104与基底100之间，但本发明并不以此为限。
铁电电容器结构102设置在基底100上。铁电电容器结构102包括至少一个电极106、多个介电层108、电极110与铁电材料层112。至少一个电极106与多个介电层108交替堆叠。电极106可用以作为加权状态电极。电极106的材料例如是钼、钛、钽、钨、铝、铜、铬或其合金。介电层108的材料例如是氧化硅、氮化硅、氮化铪等介电材料。在本实施例中，电极106的数量是以多个为例，但电极106的数量并不限于图中所示的数量。只要电极106的数量为至少一个，即属于本发明所涵盖的范围。
电极110穿过电极106。此外，电极110可穿过多个介电层108的至少一部份。电极110可用以作为主体电极(bulk electrode)。电极110的材料例如是钼、钛、钽、钨、铝、铜、铬或其合金。
铁电材料层112设置在电极106与电极110之间。铁电材料层112的材料可包括氧化铪锆(HfZrOx，HZO)、锆钛酸铅(Pb[ZrxTi1-x]O3，PZT)、钛酸锶(SrTiO3，STO)、钛酸钡(BaTiO3，BTO)或铁酸铋(BiFeO3，BFO)。
此外，铁电电容器结构102可包括至少一个铁电电容器FC，其中每个铁电电容器FC可包括一个电极106、电极110与铁电材料层112。在本实施例中，铁电电容器结构102是以包括彼此电连接的多个铁电电容器FC为例，但本发明并不以此为限。在一些实施例中，多个铁电电容器FC可共用电极110与铁电材料层112。此外，铁电电容器FC的数量不限于图中所示的数量。只要铁电电容器FC的数量为至少一个，即属于本发明所涵盖的范围。
开关元件104电连接至铁电电容器结构102。在本实施例中，开关元件104可设置在铁电电容器结构102上。在本实施例中，开关元件104可为晶体管，但本发明并不以此为限。开关元件104可包括沟道层114、电极116、电极118、电极120与介电层122。沟道层114设置在铁电电容器结构102上。沟道层114的材料可为氧化物半导体。在一些实施例中，上述氧化物半导体可包括氧化铟镓锌(IGZO)、氧化锌(ZnO)、铟锌氧化物(IZO)、氧化钴(CoOx)、氧化镍(NiOx)、锶铜氧化物(SrCu2Ox)、铜铝氧化物(CuAlO2)、铜铟氧化物(CuInO2)或铜镓氧化物(CuGaO2)。
电极116与电极118设置在铁电电容器结构102上，且位于沟道层114的两侧。电极116与电极118分别可用以作为源极与漏极中的一者与另一者。在本实施例中，电极116可用以作为源极，且电极118可用以作为漏极。电极116的材料与电极118的材料可为N型氧化物半导体或P型氧化物半导体。在一些实施例中，上述N型氧化物半导体可包括氧化铟镓锌(IGZO)、氧化锌(ZnO)或铟锌氧化物(IZO)，且N型氧化物半导体可具有N型掺质。在一些实施例中，上述P型氧化物半导体包括氧化钴(CoOx)、氧化镍(NiOx)、锶铜氧化物(SrCu2Ox)、铜铝氧化物(CuAlO2)、铜铟氧化物(CuInO2)或铜镓氧化物(CuGaO2)，且所述P型氧化物半导体可具有P型掺质。
电极120设置在沟道层114上。电极120可用以作为栅极。电极120的材料例如是钼、钛、钽、钨、铝、铜、铬或其合金。
介电层122设置在电极120与沟道层114之间。在一些实施例中，介电层122还可设置在电极120与电极116之间以及电极120与电极118之间。介电层122可用以作为栅介电层。介电层122的材料例如是氧化硅、氮化硅、氮化铪等介电材料。
在本实施例中，如图1所示，开关元件104的沟道层114可电连接至铁电电容器结构102的电极110，由此开关元件104可电连接至铁电电容器结构102，但本发明并不以此为限。在另一些实施例中，如图3所示，开关元件104的电极116可电连接至铁电电容器结构102的电极110，由此开关元件104可电连接至铁电电容器结构102。
此外，铁电存储器结构10还可包括其他所需的介电层(用以进行隔离)及/或其他所需的内连线结构(用于进行电连接)，于此省略其说明。
以下，通过表1来说明铁电存储器结构10的铁电存储单元MC的各种存储状态。铁电存储器结构10的铁电存储单元MC可包括彼此电连接的铁电电容器结构102与开关元件104。通过控制施加在电极106与电极110的电压，可使得铁电电容器FC具有“正(+)方向”的极化状态或“负(-)方向”的极化状态。当铁电电容器FC具有“正(+)方向”的极化状态时，铁电电容器FC可具有低阻抗(如，低电容CL)。当铁电电容器FC具有“负(-)方向”的极化状态时，铁电电容器FC可具有高阻抗(如，高电容CH)。因此，每个铁电电容器FC的阻抗(如，电容)可通过施加在电极106与电极110的电压来进行调整。如此一来，在对铁电存储单元MC进行操作时，电极106可用以作为加权状态电极，且可通过分别对电极106与电极110施加电压来调整铁电电容器结构102的阻抗(如，电容)，由此单一个铁电存储单元MC可具有多种存储状态。在本实施例中，阻抗是以电容为例，但本发明并不以此为限。
举例来说，铁电电容器结构102可包括n个电极106，且n可为大于或等于1的整数。如表1所示，在铁电电容器结构102包括n个电极106(如，表1中的加权状态电极WE1～加权状态电极WEn)的情况下，铁电电容器结构102可包括彼此电连接的n个铁电电容器FC。由此，铁电存储器结构10的铁电存储单元MC可具有“n+1”种存储状态(即，表1中的“存储状态0”～“存储状态n”)。
表1
Figure BDA0003358379110000071
基于上述实施例可知，在铁电存储器结构10中，铁电电容器结构102包括交替堆叠的至少一个电极106与多个介电层108，电极110穿过电极106，且铁电材料层112设置在电极106与电极110之间。此外，电极106可用以作为加权状态电极。因此，在对铁电存储器结构10进行操作时，可通过分别对电极106与电极110施加电压来调整铁电电容器结构102的阻抗(如，电容)。如此一来，可在不增加铁电存储单元MC的面积的情况下，使得单一个铁电存储单元MC具有多种存储状态。
图4为根据本发明一些实施例的铁电存储器结构的剖面图。图5为根据本发明一些实施例的铁电存储器结构的剖面图。
请参照图1与图4，图4的铁电存储器结构20与图1的铁电存储器结构10的差异如下。在图4的铁电存储器结构20中，开关元件204可设置在铁电电容器结构102与基底100之间。在本实施例中，开关元件204可设置在基底100上，且铁电电容器结构102可设置在开关元件204上。
开关元件204电连接至铁电电容器结构102。在本实施例中，开关元件204可为晶体管。开关元件204可包括电极220、介电层222、沟道层214、电极216与电极218。电极220设置在基底100上。电极220可用以作为栅极。电极220的材料例如是钼、钛、钽、钨、铝、铜、铬或其合金。
介电层222设置在电极220与基底100上。介电层222可用以作为栅介电层。介电层222的材料例如是氧化硅、氮化硅、氮化铪等介电材料。
沟道层214设置在介电层222上，且位于电极220上方。沟道层214的材料可为氧化物半导体。在一些实施例中，上述氧化物半导体可包括氧化铟镓锌(IGZO)、氧化锌(ZnO)、铟锌氧化物(IZO)、氧化钴(CoOx)、氧化镍(NiOx)、锶铜氧化物(SrCu2Ox)、铜铝氧化物(CuAlO2)、铜铟氧化物(CuInO2)或铜镓氧化物(CuGaO2)。
电极216与电极218设置在介电层222上，且位于沟道层214的两侧。在一些实施例中，电极216与电极218可部分覆盖沟道层214。电极216与电极218分别可用以作为源极与漏极中的一者与另一者。在本实施例中，电极216可用以作为源极，且电极218可用以作为漏极。电极216的材料与电极218的材料可为N型氧化物半导体或P型氧化物半导体。在一些实施例中，上述N型氧化物半导体可包括氧化铟镓锌(IGZO)、氧化锌(ZnO)或铟锌氧化物(IZO)，且N型氧化物半导体可具有N型掺质。在一些实施例中，上述P型氧化物半导体包括氧化钴(CoOx)、氧化镍(NiOx)、锶铜氧化物(SrCu2Ox)、铜铝氧化物(CuAlO2)、铜铟氧化物(CuInO2)或铜镓氧化物(CuGaO2)，且所述P型氧化物半导体可具有P型掺质。
在本实施例中，如图4所示，开关元件204的沟道层214可电连接至铁电电容器结构102的电极110，由此开关元件204可电连接至铁电电容器结构102，但本发明并不以此为限。举例来说，如图4所示，电极110可穿过电极106与介电层108而电连接至沟道层214。在另一些实施例中，如图5所示，开关元件204的电极216可电连接至铁电电容器结构102的电极110，由此开关元件204可电连接至铁电电容器结构102。举例来说，如图5所示，电极110可穿过电极106与介电层108而电连接至电极216。
此外，铁电存储器结构20与铁电存储器结构10中的相同或相似的构件使用相同或相似的符号表示，且铁电存储器结构20与铁电存储器结构10中相同或相似的内容(如，操作方法)，可参考上述实施例对铁电存储器结构10的说明，在此不再说明。另外，铁电存储器结构20还可包括其他所需的介电层(用以进行隔离)及/或其他所需的内连线结构(用于进行电连接)，在此省略其说明。
基于上述实施例可知，在铁电存储器结构20中，铁电电容器结构102包括交替堆叠的至少一个电极106与多个介电层108，电极110穿过电极106，且铁电材料层112设置在电极106与电极110之间。此外，电极106可用以作为加权状态电极。因此，在对铁电存储器结构20进行操作时，可通过分别对电极106与电极110施加电压来调整铁电电容器结构102的阻抗(如，电容)。如此一来，可在不增加铁电存储单元MC的面积的情况下，使得单一个铁电存储单元MC具有多种存储状态。
综上所述，在上述实施例的铁电存储器结构中，铁电电容器结构包括交替堆叠的至少一个加权状态电极与多个介电层，且加权状态电极可用以调整铁电电容器结构的阻抗(如，电容)。因此，可在不增加铁电存储单元面积的情况下，使得单一个铁电存储单元具有多种存储状态。
虽然结合以上实施例公开了本发明，然而其并非用以限定本发明，任何本领域所属普通技术人员，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应当以附上的权利要求所界定的为准。

Claims (20)

1.一种铁电存储器结构，包括：
基底；
铁电电容器结构，设置在所述基底上，且包括：
交替堆叠的至少一个第一电极与多个第一介电层；
第二电极，穿过所述第一电极；以及
铁电材料层，设置在所述第一电极与所述第二电极之间；以及开关元件，电连接至所述铁电电容器结构。
2.如权利要求1所述的铁电存储器结构，其中所述铁电电容器结构设置在所述开关元件与所述基底之间。
3.如权利要求2所述的铁电存储器结构，其中所述开关元件为晶体管，且包括：
沟道层，设置在所述铁电电容器结构上；
第三电极与第四电极，设置在所述铁电电容器结构上，且位于所述沟道层的两侧；
第五电极，设置在所述沟道层上；以及
第二介电层，设置在所述第五电极与所述沟道层之间。
4.如权利要求3所述的铁电存储器结构，其中所述开关元件的所述沟道层电连接至所述铁电电容器结构的所述第二电极。
5.如权利要求3所述的铁电存储器结构，其中所述开关元件的所述第三电极电连接至所述铁电电容器结构的所述第二电极。
6.如权利要求3所述的铁电存储器结构，其中所述沟道层的材料包括氧化物半导体。
7.如权利要求6所述的铁电存储器结构，其中所述氧化物半导体包括氧化铟镓锌、氧化锌、铟锌氧化物、氧化钴、氧化镍、锶铜氧化物、铜铝氧化物、铜铟氧化物或铜镓氧化物。
8.如权利要求3所述的铁电存储器结构，其中所述第三电极的材料与所述第四电极的材料包括N型氧化物半导体或P型氧化物半导体。
9.如权利要求8所述的铁电存储器结构，其中所述N型氧化物半导体包括氧化铟镓锌、氧化锌或铟锌氧化物，且所述N型氧化物半导体具有N型掺质。
10.如权利要求8所述的铁电存储器结构，其中所述P型氧化物半导体包括氧化钴、氧化镍、锶铜氧化物、铜铝氧化物、铜铟氧化物或铜镓氧化物，且所述P型氧化物半导体具有P型掺质。
11.如权利要求1所述的铁电存储器结构，其中所述开关元件设置在所述铁电电容器结构与所述基底之间。
12.如权利要求11所述的铁电存储器结构，其中所述开关元件为晶体管，且包括：
第三电极，设置在所述基底上；
第二介电层，设置在所述第三电极与所述基底上；
沟道层，设置在所述第二介电层上，且位于所述第三电极上方；以及
第四电极与第五电极，设置在所述第二介电层上，且位于所述沟道层的两侧。
13.如权利要求12所述的铁电存储器结构，其中所述开关元件的所述沟道层电连接至所述铁电电容器结构的所述第二电极。
14.如权利要求12所述的铁电存储器结构，其中所述开关元件的所述第四电极电连接至所述铁电电容器结构的所述第二电极。
15.如权利要求12所述的铁电存储器结构，其中所述第四电极与所述第五电极部分覆盖所述沟道层。
16.如权利要求12所述的铁电存储器结构，其中所述沟道层的材料包括氧化物半导体。
17.如权利要求16所述的铁电存储器结构，其中所述氧化物半导体包括氧化铟镓锌、氧化锌、铟锌氧化物、氧化钴、氧化镍、锶铜氧化物、铜铝氧化物、铜铟氧化物或铜镓氧化物。
18.如权利要求12所述的铁电存储器结构，其中所述第四电极的材料与所述第五电极的材料包括N型氧化物半导体或P型氧化物半导体。
19.如权利要求18所述的铁电存储器结构，其中所述N型氧化物半导体包括氧化铟镓锌、氧化锌或铟锌氧化物，且所述N型氧化物半导体具有N型掺质。
20.如权利要求18所述的铁电存储器结构，其中所述P型氧化物半导体包括氧化钴、氧化镍、锶铜氧化物、铜铝氧化物、铜铟氧化物或铜镓氧化物，且所述P型氧化物半导体具有P型掺质。
CN202111359112.2A 2021-11-03 2021-11-17 铁电存储器结构 Pending CN116096096A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW110140923A TWI792658B (zh) 2021-11-03 2021-11-03 鐵電記憶體結構
TW110140923 2021-11-03

Publications (1)

Publication Number Publication Date
CN116096096A true CN116096096A (zh) 2023-05-09

Family

ID=86147124

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111359112.2A Pending CN116096096A (zh) 2021-11-03 2021-11-17 铁电存储器结构

Country Status (3)

Country Link
US (1) US20230137738A1 (zh)
CN (1) CN116096096A (zh)
TW (1) TWI792658B (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4745108B2 (ja) * 2006-04-06 2011-08-10 株式会社東芝 不揮発性半導体記憶装置
US9356074B1 (en) * 2014-11-17 2016-05-31 Sandisk Technologies Inc. Memory array having divided apart bit lines and partially divided bit line selector switches
US10522624B2 (en) * 2016-12-27 2019-12-31 Imec Vzw V-grooved vertical channel-type 3D semiconductor memory device and method for manufacturing the same
US10790307B2 (en) * 2018-11-27 2020-09-29 Qorvo Us, Inc. Switch branch structure
US11170834B2 (en) * 2019-07-10 2021-11-09 Micron Technology, Inc. Memory cells and methods of forming a capacitor including current leakage paths having different total resistances
EP3832721A1 (en) * 2019-12-06 2021-06-09 Imec VZW A method for fabricating a 3d ferroelectric memory
US20220231036A1 (en) * 2020-10-30 2022-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and method for fabricating the same

Also Published As

Publication number Publication date
TW202320308A (zh) 2023-05-16
TWI792658B (zh) 2023-02-11
US20230137738A1 (en) 2023-05-04

Similar Documents

Publication Publication Date Title
CN111295735B (zh) 具有织构化铱底电极的基于氧化铪和氧化锆的铁电器件
WO2020210254A1 (en) Doped polar layers and semiconductor device incorporating same
US9685215B1 (en) Semiconductor memory device including a ferroelectric layer
EP3161867B1 (en) Oxide-based three-terminal resistive switching logic devices
CN112956041A (zh) 可变低电阻线非易失性存储元件及其运转方法
TWI656625B (zh) Floating gate memory
DE102014014234A1 (de) Hybridphasen-Feldeffekttransistor
CN112038406B (zh) 具有铁电介质的二维材料双栅存算一体器件及制备方法
TWI833965B (zh) 非揮發性記憶裝置及其運作方法
US8723250B2 (en) Integrated circuit devices including complex dielectric layers and related fabrication methods
CN113675176B (zh) 电子装置、控制其的方法和包括其的晶体管
US6791125B2 (en) Semiconductor device structures which utilize metal sulfides
WO2010131311A1 (ja) 半導体メモリセルおよびその製造方法
US10410708B1 (en) Dual mode memory system and method of working the same
CN116096096A (zh) 铁电存储器结构
TWI769031B (zh) 鐵電記憶體結構
EP1168457A2 (en) Ferroelectric memory cell and method of manufacture
US20230099330A1 (en) Semiconductor device including ferroelectric layer and insulation layer with metal particles and methods of manufacturing the same
KR102675782B1 (ko) 커패시터 및 이를 포함하는 반도체 장치
TWI792545B (zh) 基於氧化物半導體的鐵電記憶體
US20230292484A1 (en) Semiconductor device including write transistor and read transistor
KR102154638B1 (ko) 변동 저저항 라인 비휘발성 메모리 소자 및 이의 동작 방법
US20230098622A1 (en) Semiconductor device including ferroelectric layer and dielectric structure and method of manufacturing the same
EP4171189A1 (en) Semiconductor device and semiconductor memory device including the same
US20240114695A1 (en) High endurance super-lattice anti-ferroelectric capacitors

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination