CN116090316A - 一种pcb电路板二维非结构网格生成方法及系统 - Google Patents

一种pcb电路板二维非结构网格生成方法及系统 Download PDF

Info

Publication number
CN116090316A
CN116090316A CN202310376565.9A CN202310376565A CN116090316A CN 116090316 A CN116090316 A CN 116090316A CN 202310376565 A CN202310376565 A CN 202310376565A CN 116090316 A CN116090316 A CN 116090316A
Authority
CN
China
Prior art keywords
grid
boundary
pcb
dimensional
coordinates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310376565.9A
Other languages
English (en)
Other versions
CN116090316B (zh
Inventor
徐向阳
张秀川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Julin Technology Shanghai Co ltd
Original Assignee
Julin Technology Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Julin Technology Shanghai Co ltd filed Critical Julin Technology Shanghai Co ltd
Priority to CN202310376565.9A priority Critical patent/CN116090316B/zh
Publication of CN116090316A publication Critical patent/CN116090316A/zh
Application granted granted Critical
Publication of CN116090316B publication Critical patent/CN116090316B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G06F30/23—Design optimisation, verification or simulation using finite element methods [FEM] or finite difference methods [FDM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00—Details relating to CAD techniques
    • G06F2111/10—Numerical modelling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00—Details relating to the type of the circuit
    • G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/30—Computing systems specially adapted for manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

本发明公开了一种PCB电路板二维非结构网格生成方法及系统，其方法包括：分析得到二维PCB电路板的计算域在X、Y轴正/负方向上的外侧边界坐标；计算二维PCB电路板在计算域内各部件的内部部件坐标；分析得到二维PCB电路板的内部单连通边界坐标；采用阵面推进法生成贴合计算域边界的内层边界网格；采用阵面推进法生成贴合内部单连通边界的外层边界网格；采用德劳内方法生成填充内部空白区域的非结构化三角形网格；将内层边界网格、外层边界网格、非结构化三角形网格进行布尔组合操作后生成PCB电路板二维非结构网格。可以在具有复杂几何物理特性的数值计算中，生成高质量、高拟合特性的非结构网格，保证计算的高精度。

Description

一种PCB电路板二维非结构网格生成方法及系统
技术领域
本发明涉及EDA软件技术领域，尤其是一种PCB电路板二维非结构网格生成方法及系统。
背景技术
在EDA领域中，关于高频AC交流电路仿真的分析，一般是基于有限单元法（FiniteElement Method, FEM）对麦克斯韦方程组进行数值离散与求解。而在以FEM为代表的数值计算领域中，网格生成作为物理问题进行数值模拟与分析的载体，是必不可少的步骤。且网格的生成质量直接关乎数值计算的精度与鲁棒性，尤其是在高速电路分析中，尤为明显。
关于有限元网格的生成，一般为非结构网格的构造，鉴于其无网格节点结构性限制。无各网格Block对接关系的影响及网格单元尺度与单元形状网格节点的易操作性，该类型网格在数值模拟中具有很强的灵活性。可以根据诸如强电场梯度、磁场梯度等计算区域特征以及受趋肤效应影响的尺度敏感性电路附近进行网格疏密的灵活分布，便于进行自适应计算，以提升计算精度与效率。
针对有限单元非结构网格的生成，目前最常用的方法为Delaunay三角剖分法以及四叉树/八叉树空间分解法。在上述网格生成方法中，采用四叉树/八叉树空间分解法生成的三角形或者四面体网格质量一般不高；Delaunay三角剖分方法虽然有着网格生成效率高的特性，但是一般会在凹凸区域或者多连通区域的网格构造中破坏物理边界的完整性。
因此，网格构造中如何处理电路仿真中的复杂物理边界，根据计算物理尺度和计算区域特性生成符合计算需求的高质量网格，是科学计算和工程应用中一个重要的研究课题。
发明内容
为了解决上述技术问题，本发明提供一种PCB电路板二维非结构网格生成方法及系统。
具体的，本发明的技术方案如下：
一方面，一种PCB电路板二维非结构网格生成方法，包括：
分析比较三维PCB电路板中每一层版图层的初始边界坐标，得到二维PCB电路板的计算域在X、Y轴正/负方向上的外侧边界坐标；
根据所述计算域的外侧边界坐标，计算所述二维PCB电路板在所述计算域内各部件的内部部件坐标；所述各部件包括焊盘、焊球、线路；
根据所述计算域内各部件的内部部件坐标，分析得到所述二维PCB电路板的内部单连通边界坐标；
根据所述计算域的外侧边界坐标，采用阵面推进法生成贴合所述计算域边界的内层边界网格；
根据所述内部单连通边界坐标，采用阵面推进法生成贴合内部单连通边界的外层边界网格；
在所述计算域的内部空白区域中，采用德劳内方法生成填充所述内部空白区域的非结构化三角形网格；
将所述内层边界网格、外层边界网格、非结构化三角形网格进行布尔组合操作后生成PCB电路板二维非结构网格。
在一个实施例中，在所述的将所述内层边界网格、外层边界网格、非结构化三角形网格进行布尔组合操作后生成PCB电路板二维非结构网格之后，还包括：
根据电磁场求解器对网格格式要求，输出含有网格节点坐标、节点编号、单元编号的网格文件。
在一个实施例中，在所述的分析比较三维PCB电路板中每一层版图层的初始边界坐标，得到二维PCB电路板的计算域在X、Y轴正/负方向上的外侧边界坐标之前，包括：
从三维PCB电路板设计文件中获取含有部件多边形的多层版图层，将每一层版图层中的部件多边形映射到二维平面后形成二维PCB电路板。
在一个实施例中，所述的根据所述计算域的外侧边界坐标，采用阵面推进法生成贴合所述计算域边界的内层边界网格，包括：
根据所述计算域的外侧边界坐标，结合water-tight阵面推进法及第一网格步长控制参数，在所述计算域的边界处生成向内延伸发展的单层贴合所述计算域边界的内层边界网格。
在一个实施例中，所述的根据所述内部单连通边界坐标，采用阵面推进法生成贴合内部单连通边界的外层边界网格，包括：
根据所述内部单连通边界坐标，采用water-tight阵面推进法及第二网格尺度控制参数，在所述内部单连通边界处法线向外发展生成一层贴合内部单连通边界的外层边界网格。
在一个实施例中，所述的在所述计算域的内部空白区域中，采用德劳内方法生成填充所述内部空白区域的非结构化三角形网格，包括：
在所述计算域的外侧边界与内部单连通边界之间的第一内部空白子区域中，采用德劳内方法自定义生成填充所述第一内部空白子区域的第一非结构化三角形网格；
在所述计算域的内部单连通边界处以内的第二内部空白子区域中，采用德劳内方法自定义生成填充所述第二内部空白子区域的第二非结构化三角形网格。
另一方面，一种PCB电路板二维非结构网格生成系统，包括：
计算模块，用于分析比较三维PCB电路板中每一层版图层的初始边界坐标，得到二维PCB电路板的计算域在X、Y轴正/负方向上的外侧边界坐标；
所述计算模块，还用于根据所述计算域的外侧边界坐标，计算所述二维PCB电路板在所述计算域内各部件的内部部件坐标；所述各部件包括焊盘、焊球、线路；
所述计算模块，还用于根据所述计算域内各部件的内部部件坐标，分析得到所述二维PCB电路板的内部单连通边界坐标；
网格生成模块，用于根据所述计算域的外侧边界坐标，采用阵面推进法生成贴合所述计算域边界的内层边界网格；
所述网格生成模块，还用于根据所述内部单连通边界坐标，采用阵面推进法生成贴合内部单连通边界的外层边界网格；
所述网格生成模块，还用于在所述计算域的内部空白区域中，采用德劳内方法生成填充所述内部空白区域的非结构化三角形网格；
所述网格生成模块，还用于将所述内层边界网格、外层边界网格、非结构化三角形网格进行布尔组合操作后生成PCB电路板二维非结构网格。
在一个实施例中，一种PCB电路板二维非结构网格生成系统，还包括：
文件输出模块，根据电磁场求解器对网格格式要求，输出含有网格节点坐标、节点编号、单元编号的网格文件。
在一个实施例中，一种PCB电路板二维非结构网格生成系统，还包括：
映射模块，从三维PCB电路板设计文件中获取含有部件多边形的多层版图层，将每一层版图层中的部件多边形映射到二维平面后形成二维PCB电路板。
在一个实施例中，所述网格生成模块，还用于根据所述计算域的外侧边界坐标，结合water-tight阵面推进法及第一网格步长控制参数，在所述计算域的边界处生成向内延伸发展的单层贴合所述计算域边界的内层边界网格。
与现有技术相比，本发明至少具有以下一项有益效果：
将阵面推进法、德劳内方法与布尔组合操作相结合，可以在具有复杂几何物理特性的数值计算中，生成高质量、高拟合特性的非结构网格，保证计算的高精度。
附图说明
下面将以明确易懂的方式，结合附图说明优选实施方式，对本发明的上述特性、技术特征、优点及其实现方式予以进一步说明。
图1是本申请提供的一种PCB电路板二维非结构网格生成方法的一个实施例流程图；
图2是本申请提供的一种PCB电路板二维非结构网格生成系统的框图示意图；
图3是本申请提供的一种PCB电路板二维非结构网格生成方法的又一个实施例流程图；
图4是本申请提供的一种PCB电路板的三维结构示意图；
图5是本申请提供的一种PCB电路板的部分二维结构示意图；
图6是本申请提供的一种PCB电路板的二维结构示意图；
图7是本申请提供的一种PCB电路板二维非结构网格示意图；
图8是本申请提供的一种PCB电路板二维非结构网格局部示意图。
附图标号：映射模块-10、计算模块-20、网格生成模块-30、文件输出模块-40、信号网络-100、信号网络边界-110、信号网络边界外网格-111、地网络-200、地网络边界-210、地网络边界外网格-211、过孔-300、计算域边界-400和计算域边界内网格-410。
具体实施方式
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对照附图说明本发明的具体实施方式。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。
为使图面简洁，各图中只示意性地表示出了与发明相关的部分，它们并不代表其作为产品的实际结构。另外，以使图面简洁便于理解，在有些图中具有相同结构或功能的部件，仅示意性地绘示了其中的一个，或仅标出了其中的一个。在本文中，“一个”不仅表示“仅此一个”，也可以表示“多于一个”的情形。
还应当进一步理解，在本申请说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
在本文中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
另外，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
在一个实施例中，参考说明书附图1，本发明提供的一种PCB电路板二维非结构网格生成方法，包括：
优选的，S10从三维PCB电路板设计文件中获取含有部件多边形的多层版图层，将每一层版图层中的部件多边形映射到二维平面后形成二维PCB电路板及其计算域。
本实施例中，三维PCB电路板设计文件也有多种格式，例如xfl、odb++或其他格式；现在xfl格式的PCB电路板设计文件中，收集在第一金属层、第一介质层、第二金属层、第二介质层和第三金属层中每一层部件的部件几何多边形信息的基础上，将各层的部件多边形信息映射到一层上形成二维PCB电路板。
其中，部件几何多边形信息、部件多边形均是指焊盘、焊球、线路等部件在三维或二维图纸上的示意图。PCB电路板实际存在的物理空间是PCB电路板的物理域，PCB电路板的计算域是与这个物理域对应的，一个虚构的正规空间，比如二维对应一个虚构的矩形平面，三维对应一个虚构的立方体。
S20、分析比较三维PCB电路板中每一层版图层的初始边界坐标，得到二维PCB电路板的计算域在X、Y轴正/负方向上的外侧边界坐标。
具体的，一般三维PCB电路板包括多层版图层，以PCB电路板包含五层进行举例说明。PCB电路板包含由上至下设置的第一金属层、第一介质层、第二金属层、第二介质层和第三金属层。分别获取第一金属层、第一介质层、第二金属层、第二介质层和第三金属层在X、Y轴正/负方向上的初始边界坐标。比较第一金属层、第一介质层、第二金属层、第二介质层和第三金属层分别在X、Y轴正/负方向上的初始边界坐标的大小，将其中在X、Y轴正方向上的最大坐标作为二维PCB电路板的计算域在X、Y轴正方向上的外侧边界坐标；将其中在X、Y轴负方向上的最小坐标作为二维PCB电路板的计算域在X、Y轴负方向上的外侧边界坐标。
S30、根据计算域的外侧边界坐标，计算二维PCB电路板在计算域内各部件的内部部件坐标；各部件包括焊盘、焊球、线路。
具体的，在计算出二维PCB电路板的计算域的外侧边界坐标后，计算焊盘、焊球、线路等各部件在计算域内的内部部件坐标；以便于后续识别计算域中部件多边形的类型以及部件多边形的边界信息。
S40、根据计算域内各部件的内部部件坐标，分析得到二维PCB电路板的内部单连通边界坐标。
具体的，在计算出焊盘、焊球、线路等各部件在计算域内的内部部件坐标后，依据焊盘、焊球、线路等各部件在计算域内的内部部件坐标，得到二维PCB电路板中各部件在计算域内的内部单连通边界坐标。不考虑，三维PCB电路板映射形成二维PCB电路板发生部件多边形的重叠情况，将每层版图层中焊盘、焊球、线路等每个部件在计算域中对应一个内部单连通区域，内部单连通边界坐标为内部单连通区域的边界坐标。
S50、根据计算域的外侧边界坐标，采用阵面推进法生成贴合计算域边界的内层边界网格。
具体的，在计算出二维PCB电路板的计算域的外侧边界坐标后，在计算域的外侧边界坐标处采用阵面推进法生成贴合计算域边界的内层边界网格。
S60、根据内部单连通边界坐标，采用阵面推进法生成贴合内部单连通边界的外层边界网格。
具体的，在计算出二维PCB电路板中各部件在计算域中的内部单连通边界坐标后，在内部单连通边界处采用阵面推进法生成贴合内部单连通边界的外层边界网格。
S70、在计算域的内部空白区域中，采用德劳内方法生成填充内部空白区域的非结构化三角形网格。
具体的，在计算域中，除了S50中计算域的外侧边界、S60中内部单连通边界采用阵面推进法生成边界网格外，其余内部空白区域，采用德劳内方法生成填充内部空白区域的非结构化三角形网格。
S80、将内层边界网格、外层边界网格、非结构化三角形网格进行布尔组合操作后生成PCB电路板二维非结构网格。
具体的，三维PCB电路板映射形成二维PCB电路板会发生部件多边形的重叠情况，先不考虑部件多边形的重叠情况，按照S50、S60、S70分别生成网格后，再进行布尔操作。布尔操作可以将重叠区域生成的网格进行融合，还可以将边界网格和内部空白区域网格进行融合后生成PCB电路板二维非结构网格。
本实施例中，在收集的PCB版图各层几何信息的基础上，将各层的几何多边形信息映射到一层上。识别判断计算版图的最外层边界以确定计算域大小，同时可以判断识别计算域的几何多边形边界，用于后续采用不同类型的网格划分方法。首先在计算域的最外层边界采用阵面推进法构造贴合计算域的计算域边界内网格；然后对版图上的电路、部件等在其外部与内部采用阵面推进法进行有效贴合其边界形状的边界网格划分，用于在计算中有效捕捉电路的趋肤效应及计算物理量的大梯度效应，保证计算的精度。在进行完贴合几何边界的网格构造后，采用保形Delaunay三角剖分方法在上述阵面推进法生成的网格节点下进行计算域内部的网格生成，在充分利用Delaunay剖分方法的高效网格构造特性的前提下，有效贴合了计算的各种几何形状，因此保证了计算的网格质量，对计算精度有着明显的提升效应。其中，德劳内（Delaunay）三角剖分方法，具有网格生成效率高的特性，但是一般会在凹凸区域或者多连通区域的网格构造中破坏物理边界的完整性。阵面推进法具有高质量节点增加能力，可根据物理尺度和计算区域特性要求在任意位置进行加密并保持计算边界的完整性，能够自适应模拟各复杂物理外形边界。
在一个实施例中，在S80将内层边界网格、外层边界网格、非结构化三角形网格进行布尔组合操作后生成PCB电路板二维非结构网格之后，还包括：
根据电磁场求解器对网格格式要求，输出含有网格节点坐标、节点编号、单元编号的网格文件。
本实施例中，网格文件包括PCB电路板二维非结构网格中，每个网格的节点坐标、节点编号，以及每个网格的单元编号。
在一个实施例中，S50根据计算域的外侧边界坐标，采用阵面推进法生成贴合计算域边界的内层边界网格，包括：
根据计算域的外侧边界坐标，结合water-tight阵面推进法及第一网格步长控制参数，在计算域的边界处生成向内延伸发展的单层贴合计算域边界的内层边界网格。
本实施例中，基于S30识别的几何边界坐标信息，结合water-tight阵面推进法及网格步长控制参数，其网格步长控制参数是包括网格尺度、增长率。在整个计算域的边界处生成自定义网格尺度（如15mm）向内延伸发展的单层计算域边界贴合网格，增长率默认为1，贴合最外层边界处的单层网格。同时，如果几何形状边界之间距离小于自定义边界网格尺度的3倍（如Via处），则采用Delaunay自动划分网格。
在一个实施例中，S60根据内部单连通边界坐标，采用阵面推进法生成贴合内部单连通边界的外层边界网格，包括：
根据内部单连通边界坐标，采用water-tight阵面推进法及第二网格尺度控制参数，在内部单连通边界处法线向外发展生成一层贴合内部单连通边界的外层边界网格。
本实施例中，基于S40识别的电路板内部形状边界坐标点，同样采用water-tight阵面推进法及网格尺度控制参数与网格步长控制参数（例如Ground Net边界网格尺度为8mm，增长率默认为1。目标Net边界网格尺度为5mm，增长率默认为1），生成内部几何形状边界处法线向外发展的一层贴体网格，目标Net边界贴体网格及GND（Ground Net）边界贴体网格及Ground Net局部边界及目标Net局部边界网格。
在一个实施例中，S70在计算域的内部空白区域中，采用德劳内方法生成填充内部空白区域的非结构化三角形网格，包括：
在计算域的外侧边界与内部单连通边界之间的第一内部空白子区域中，采用德劳内方法自定义生成填充第一内部空白子区域的第一非结构化三角形网格；
在计算域的内部单连通边界处以内的第二内部空白子区域中，采用德劳内方法自定义生成填充第二内部空白子区域的第二非结构化三角形网格；非结构化三角形网格包括第一非结构化三角形网格和第二非结构化三角形网格。
本实施例中，在计算域的外侧边界处，其网格步长控制参数为网格尺度（如15mm）、增长率默认为1；在内部单连通边界处，其Ground Net边界网格尺度为8mm，增长率默认为1；目标Net边界网格尺度为5mm，增长率默认为1。由于在不同边界处设置的网格步长控制参数不同，在不同内部空白子区域中生成的非结构化三角形网格也有差异。
在一个实施例中，本发明提供的一种PCB电路板二维非结构网格生成方法，应用于基于有限单元法的集成电路AC仿真领域，在本实施中，使用自主研发的有限元网格生成工具进行。
一种PCB电路板二维非结构网格生成方法，包括以下步骤，参考说明书附图3：
步骤S1：PCB版图信息读取。
对于诸如映射为图4的PCB电路板，一般包含有多层，该PCB电路板包括信号网络（Signal Net）100、地网络（Ground Net）200和过孔300，其中最上层信号网络100为TopLayer(金属层1)，中间层地网络200为Ground Layer（金属层2），最下层信号网络100为Bottom Layer（金属层3），其中Top Layer(金属层1)与Ground Layer（金属层2）之间包括Dielectric Layer 1（介质层1），Ground Layer（金属层2）与Bottom Layer（金属层3）之间包括Dielectric Layer 2（介质层2），在基于由二维三角形拉伸为三棱柱网格的有限元电磁场求解器中求解时，需要将文件形式为xfl或其他格式的版图文件，由三维映射到二维xy平面上，进行几何的处理与初始网格的划分，因此在该步骤，主要是将读取的CAD版图文件，依据版图的分层信息，将每层的坐标信息映射于xy平面上，见图5和图6，其中图6中包括信号网络边界110、计算域边界400，以及地网络边界210。
步骤S2：最外层边界几何信息识别。
根据每层的最外侧边界坐标进行比较，识别判断电路板图计算域x、y正负方向下的最大最小坐标信息，以判断整个电路板计算域的最外侧边界，从而进行计算域的初步确定。
步骤S3：判断内部几何边界信息。
依据电路版图最外侧边界坐标的识别与判断，可以将计算域边界域内部各部件、线路等坐标信息区分开，因此可以将内部几何形状的坐标进行分类便于后续的几何类型及边界信息辨别。
步骤S4：判断内部单连通几何边界。
由于在生成网格时，首先将PCB不同层的几何信息映射到同一层，所以会存在几何形状的重叠，因此需要依据步骤3的坐标信息重新判断映射后的几何形状，针对内部单连通边界的判断，主要通过坐标信息结合射线法进行判断，识别出与其他几何不重叠的几何形状，如Ground Layer边界，同时结合用户设置针对目标net（如Top Layer中的Signal Net及Bottom Layer中的Signal Net）或者其他结构（如Via）等边界进行识别，用于后续阵面推进法的使用。
步骤S5：阵面推进生成贴合最外层几何边界内部网格。
基于第二步识别的几何边界坐标信息，结合water-tight阵面推进法及网格步长控制参数，在整个计算域的边界处生成自定义网格尺度（如15mm）向内延伸发展的单层计算域边界贴合网格，增长率默认为1，如图7所示贴合最外层边界处的单层网格（同时，如果几何形状边界之间距离小于自定义边界网格尺度的3倍（如Via处），则采用Delaunay自动划分网格），图7中包括计算域边界内网格410、信号网络边界外网格111，以及地网络边界外网格211（即GND边界贴体网格）。
步骤S6：阵面推进生成贴合内部几何形状边界内外层网格。
基于第四步识别的电路板内部形状边界坐标点，同样采用water-tight阵面推进法及网格尺度控制参数与网格步长控制参数（该案例中Ground Net边界网格尺度为8mm，增长率默认为1，目标Net边界网格尺度为5mm,增长率默认为1），生成内部几何形状边界处法线向外发展的一层贴体网格，如图7中目标Net边界贴体网格及GND（Ground Net）边界贴体网格及图8中Ground Net局部边界及目标Net局部边界网格，图8中包括地网络边界外网格211和信号网络边界外网格（即目标Net边界网格）111。
步骤S7：保形Delaunay方法生成空白区域网格。
由于前几步生成的网格有效贴合了计算域中各几何形状的边界，因此，基于该效应采用保形Delaunay在上述网格坐标点的基础上生成填充内部空白区间的非结构化三角形网格，然后将网格进行布尔组合操作，完成整体网格的分割。
步骤S8：导出.msh网格文件。
依据电磁场求解器对网格格式要求，输出含有网格节点坐标、节点编号及单元编号等信息的msh网格文件以支持后续的数值计算。
在一个实施例中，参考说明书附图2，一种PCB电路板二维非结构网格生成系统，包括：
计算模块20，用于分析比较三维PCB电路板中每一层版图层的初始边界坐标，得到二维PCB电路板的计算域在X、Y轴正/负方向上的外侧边界坐标；
所述计算模块20，还用于根据所述计算域的外侧边界坐标，计算所述二维PCB电路板在所述计算域内各部件的内部部件坐标；所述各部件包括焊盘、焊球、线路；
所述计算模块20，还用于根据所述计算域内各部件的内部部件坐标，分析得到所述二维PCB电路板的内部单连通边界坐标；
网格生成模块30，用于根据所述计算域的外侧边界坐标，采用阵面推进法生成贴合所述计算域边界的内层边界网格；
所述网格生成模块30，还用于根据所述内部单连通边界坐标，采用阵面推进法生成贴合内部单连通边界的外层边界网格；
所述网格生成模块30，还用于在所述计算域的内部空白区域中，采用德劳内方法生成填充所述内部空白区域的非结构化三角形网格；
所述网格生成模块30，还用于将所述内层边界网格、外层边界网格、非结构化三角形网格进行布尔组合操作后生成PCB电路板二维非结构网格。
在一个实施例中，一种PCB电路板二维非结构网格生成系统，还包括：
文件输出模块40，根据电磁场求解器对网格格式要求，输出含有网格节点坐标、节点编号、单元编号的网格文件。
在一个实施例中，一种PCB电路板二维非结构网格生成系统，还包括：
映射模块10，从三维PCB电路板设计文件中获取含有部件多边形的多层版图层，将每一层版图层中的部件多边形映射到二维平面后形成二维PCB电路板。
在一个实施例中，所述网格生成模块30，还用于根据所述计算域的外侧边界坐标，结合water-tight阵面推进法及第一网格步长控制参数，在所述计算域的边界处生成向内延伸发展的单层贴合所述计算域边界的内层边界网格。
另外，在本申请各个实施例中的各功能单元可能集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
应当说明的是，上述实施例均可根据需要自由组合。以上仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种PCB电路板二维非结构网格生成方法，其特征在于，包括：
分析比较三维PCB电路板中每一层版图层的初始边界坐标，得到二维PCB电路板的计算域在X、Y轴正/负方向上的外侧边界坐标；
根据所述计算域的外侧边界坐标，计算所述二维PCB电路板在所述计算域内各部件的内部部件坐标；所述各部件包括焊盘、焊球、线路；
根据所述计算域内各部件的内部部件坐标，分析得到所述二维PCB电路板的内部单连通边界坐标；
根据所述计算域的外侧边界坐标，采用阵面推进法生成贴合所述计算域边界的内层边界网格；
根据所述内部单连通边界坐标，采用阵面推进法生成贴合内部单连通边界的外层边界网格；
在所述计算域的内部空白区域中，采用德劳内方法生成填充所述内部空白区域的非结构化三角形网格；
将所述内层边界网格、外层边界网格、非结构化三角形网格进行布尔组合操作后生成PCB电路板二维非结构网格。
2.根据权利要求1所述的一种PCB电路板二维非结构网格生成方法，其特征在于，在所述的将所述内层边界网格、外层边界网格、非结构化三角形网格进行布尔组合操作后生成PCB电路板二维非结构网格之后，还包括：
根据电磁场求解器对网格格式要求，输出含有网格节点坐标、节点编号、单元编号的网格文件。
3.根据权利要求1所述的一种PCB电路板二维非结构网格生成方法，其特征在于，在所述的分析比较三维PCB电路板中每一层版图层的初始边界坐标，得到二维PCB电路板的计算域在X、Y轴正/负方向上的外侧边界坐标之前，包括：
从三维PCB电路板设计文件中获取含有部件多边形的多层版图层，将每一层版图层中的部件多边形映射到二维平面后形成二维PCB电路板。
4.根据权利要求1所述的一种PCB电路板二维非结构网格生成方法，其特征在于，所述的根据所述计算域的外侧边界坐标，采用阵面推进法生成贴合所述计算域边界的内层边界网格，包括：
根据所述计算域的外侧边界坐标，结合water-tight阵面推进法及第一网格步长控制参数，在所述计算域的边界处生成向内延伸发展的单层贴合所述计算域边界的内层边界网格。
5.根据权利要求1所述的一种PCB电路板二维非结构网格生成方法，其特征在于，所述的根据所述内部单连通边界坐标，采用阵面推进法生成贴合内部单连通边界的外层边界网格，包括：
根据所述内部单连通边界坐标，采用water-tight阵面推进法及第二网格尺度控制参数，在所述内部单连通边界处法线向外发展生成一层贴合内部单连通边界的外层边界网格。
6.根据权利要求1~5中任意一项所述的一种PCB电路板二维非结构网格生成方法，其特征在于，所述的在所述计算域的内部空白区域中，采用德劳内方法生成填充所述内部空白区域的非结构化三角形网格，包括：
在所述计算域的外侧边界与内部单连通边界之间的第一内部空白子区域中，采用德劳内方法自定义生成填充所述第一内部空白子区域的第一非结构化三角形网格；
在所述计算域的内部单连通边界处以内的第二内部空白子区域中，采用德劳内方法自定义生成填充所述第二内部空白子区域的第二非结构化三角形网格。
7.一种PCB电路板二维非结构网格生成系统，其特征在于，包括：
计算模块，用于分析比较三维PCB电路板中每一层版图层的初始边界坐标，得到二维PCB电路板的计算域在X、Y轴正/负方向上的外侧边界坐标；
所述计算模块，还用于根据所述计算域的外侧边界坐标，计算所述二维PCB电路板在所述计算域内各部件的内部部件坐标；所述各部件包括焊盘、焊球、线路；
所述计算模块，还用于根据所述计算域内各部件的内部部件坐标，分析得到所述二维PCB电路板的内部单连通边界坐标；
网格生成模块，用于根据所述计算域的外侧边界坐标，采用阵面推进法生成贴合所述计算域边界的内层边界网格；
所述网格生成模块，还用于根据所述内部单连通边界坐标，采用阵面推进法生成贴合内部单连通边界的外层边界网格；
所述网格生成模块，还用于在所述计算域的内部空白区域中，采用德劳内方法生成填充所述内部空白区域的非结构化三角形网格；
所述网格生成模块，还用于将所述内层边界网格、外层边界网格、非结构化三角形网格进行布尔组合操作后生成PCB电路板二维非结构网格。
8.根据权利要求7所述的一种PCB电路板二维非结构网格生成系统，其特征在于，还包括：
文件输出模块，根据电磁场求解器对网格格式要求，输出含有网格节点坐标、节点编号、单元编号的网格文件。
9.根据权利要求7所述的一种PCB电路板二维非结构网格生成系统，其特征在于，还包括：
映射模块，从三维PCB电路板设计文件中获取含有部件多边形的多层版图层，将每一层版图层中的部件多边形映射到二维平面后形成二维PCB电路板。
10.根据权利要求7~9中任意一项所述的一种PCB电路板二维非结构网格生成系统，其特征在于：
所述网格生成模块，还用于根据所述计算域的外侧边界坐标，结合water-tight阵面推进法及第一网格步长控制参数，在所述计算域的边界处生成向内延伸发展的单层贴合所述计算域边界的内层边界网格。
CN202310376565.9A 2023-04-11 2023-04-11 一种pcb电路板二维非结构网格生成方法及系统 Active CN116090316B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310376565.9A CN116090316B (zh) 2023-04-11 2023-04-11 一种pcb电路板二维非结构网格生成方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310376565.9A CN116090316B (zh) 2023-04-11 2023-04-11 一种pcb电路板二维非结构网格生成方法及系统

Publications (2)

Publication Number Publication Date
CN116090316A true CN116090316A (zh) 2023-05-09
CN116090316B CN116090316B (zh) 2023-06-13

Family

ID=86208693

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310376565.9A Active CN116090316B (zh) 2023-04-11 2023-04-11 一种pcb电路板二维非结构网格生成方法及系统

Country Status (1)

Country Link
CN (1) CN116090316B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117131832A (zh) * 2023-10-23 2023-11-28 巨霖科技(上海)有限公司 一种仿真元器件的构建方法、装置及存储介质
CN117390639A (zh) * 2023-10-12 2024-01-12 巨霖科技(上海)有限公司 一种非结构化网格加密方法和系统
CN117610478A (zh) * 2024-01-24 2024-02-27 上海合见工业软件集团有限公司 一种恢复设计图的方法、电子设备及存储介质
CN117892674A (zh) * 2024-03-15 2024-04-16 芯瑞微(上海)电子科技有限公司 Pcb的odb++格式文件转换成xfl格式文件的转换方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006302188A (ja) * 2005-04-25 2006-11-02 Ricoh Co Ltd 三角形メッシュデータ圧縮装置、三角形メッシュデータ伸長装置、三角形メッシュデータのデータ構造、プログラム及び記録媒体
CN104331584A (zh) * 2014-11-28 2015-02-04 北京航空航天大学 一种面向附面层计算的二维混合网格自动化生成方法
US20150260017A1 (en) * 2014-03-17 2015-09-17 Saudi Arabian Oil Company Generating unconstrained voronoi grids in a domain containing complex internal boundaries
CN112132973A (zh) * 2020-11-24 2020-12-25 北京智芯仿真科技有限公司 三维集成电路电磁仿真全三维网格快速生成方法及装置
CN114332409A (zh) * 2021-12-20 2022-04-12 杭州电子科技大学 一种基于分片参数化的保特征表面结构网格生成方法
CN114492250A (zh) * 2022-04-06 2022-05-13 中国人民解放军国防科技大学 基于递归分解的曲面网格生成方法及系统、计算机设备

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006302188A (ja) * 2005-04-25 2006-11-02 Ricoh Co Ltd 三角形メッシュデータ圧縮装置、三角形メッシュデータ伸長装置、三角形メッシュデータのデータ構造、プログラム及び記録媒体
US20150260017A1 (en) * 2014-03-17 2015-09-17 Saudi Arabian Oil Company Generating unconstrained voronoi grids in a domain containing complex internal boundaries
CN104331584A (zh) * 2014-11-28 2015-02-04 北京航空航天大学 一种面向附面层计算的二维混合网格自动化生成方法
CN112132973A (zh) * 2020-11-24 2020-12-25 北京智芯仿真科技有限公司 三维集成电路电磁仿真全三维网格快速生成方法及装置
CN114332409A (zh) * 2021-12-20 2022-04-12 杭州电子科技大学 一种基于分片参数化的保特征表面结构网格生成方法
CN114492250A (zh) * 2022-04-06 2022-05-13 中国人民解放军国防科技大学 基于递归分解的曲面网格生成方法及系统、计算机设备
CN115774968A (zh) * 2022-04-06 2023-03-10 中国人民解放军国防科技大学 基于递归分解的曲面网格生成方法及系统、计算机设备

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
祁明旭,丰镇平: "非结构网格的生成及新型数据类型的应用", 工程热物理学报, no. 02 *
赵斌,王旭: "生成非结构网络的改进阵面推进法", 航空计算技术, no. 01 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117390639A (zh) * 2023-10-12 2024-01-12 巨霖科技(上海)有限公司 一种非结构化网格加密方法和系统
CN117390639B (zh) * 2023-10-12 2024-03-29 巨霖科技(上海)有限公司 一种非结构化网格加密方法和系统
CN117131832A (zh) * 2023-10-23 2023-11-28 巨霖科技(上海)有限公司 一种仿真元器件的构建方法、装置及存储介质
CN117131832B (zh) * 2023-10-23 2024-02-02 巨霖科技(上海)有限公司 一种仿真元器件的构建方法、装置及存储介质
CN117610478A (zh) * 2024-01-24 2024-02-27 上海合见工业软件集团有限公司 一种恢复设计图的方法、电子设备及存储介质
CN117610478B (zh) * 2024-01-24 2024-03-22 上海合见工业软件集团有限公司 一种恢复设计图的方法、电子设备及存储介质
CN117892674A (zh) * 2024-03-15 2024-04-16 芯瑞微(上海)电子科技有限公司 Pcb的odb++格式文件转换成xfl格式文件的转换方法
CN117892674B (zh) * 2024-03-15 2024-05-28 芯瑞微(上海)电子科技有限公司 Pcb的odb++格式文件转换成xfl格式文件的转换方法

Also Published As

Publication number Publication date
CN116090316B (zh) 2023-06-13

Similar Documents

Publication Publication Date Title
CN116090316B (zh) 一种pcb电路板二维非结构网格生成方法及系统
CN111737947B (zh) 一种基于场路耦合的集成电路全波ibis模型提取方法及装置
JP3995926B2 (ja) 構造解析プログラム、構造解析方法、構造解析装置および半導体集積回路の製造方法
CN111737943A (zh) 一种基于等效电路模型的集成电路ibis模型提取方法及系统
US9715571B1 (en) Systems and methods for simulations of reliability in printed circuit boards
CN115169277A (zh) 一种基于版图文件建模方法、系统、设备以及存储介质
US20150193572A1 (en) Trace routing according to freeform sketches
JP2002342397A (ja) 配線基板の設計支援装置、設計支援方法、プログラム記録媒体、及びプログラム
CN109509258A (zh) 一种基于三维扫描的产品逆向解构方法
Wasserfall et al. 3D-printable electronics-integration of SMD placement and wiring into the slicing process for FDM fabrication
JP3950376B2 (ja) ３次元点群からの形状モデル生成方法と装置、並びに、３次元点群からの形状モデル生成プログラムと該プログラムを記録した記録媒体
CN117131832A (zh) 一种仿真元器件的构建方法、装置及存储介质
CN116151183A (zh) 芯片版图三维建模方法、系统、存储介质及电子设备
JP5136333B2 (ja) 電源ノイズ解析モデル作成方法、電源ノイズ解析モデル作成装置および電源ノイズ解析モデル作成プログラム
CN115544938A (zh) 一种pcb覆铜率的计算方法、系统、电子设备及存储介质
CN112560126B (zh) 用于3d打印的数据处理方法、系统及存储介质
JP6575381B2 (ja) 温度計算プログラム、温度計算方法、および情報処理装置
JP2003256871A (ja) 形状モデル生成方法及び装置、並びにこの方法の実行プログラムとこの実行プログラムを記録した記録媒体
US20140313195A1 (en) 3D Model Mapping
CN112184896A (zh) 基于楼层与开间线辅助的三维建筑建模方法、装置和系统
JP4520822B2 (ja) 電磁波解析装置、電磁波解析方法および電磁波解析プログラム
CN110211230A (zh) 空间规划模型集成方法、装置、计算机设备和存储介质
Lepercq et al. Workflow for an electronic configurable prototyping system
CN116956807B (zh) 芯片设计的全局布线拥塞图确定方法及相关设备
CN106422327A (zh) 一种对电子游戏的场景设置方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant