CN116052599A - 一种像素驱动电路 - Google Patents

Abstract

本发明公开了一种像素驱动电路，包括：像素驱动单元电路，包括第一晶体管、第一控制开关、第二控制开关、第二晶体管、第三晶体管、第四晶体管和发光元件；第一晶体管的源极分别通过第一控制开关和第二控制开关与第一控制电压和第二控制电压相连接，栅极与第二晶体管的漏极以及第四晶体管的栅极相连接，漏极与第三晶体管的源极相连接；第二晶体管的源极接入像素驱动电流；第四晶体管的源极和漏极均连接至驱动电源；第三晶体管的漏极与发光元件相连接。本发明中的电路，电路结构较为简单且线性度较高。

Description

一种像素驱动电路

技术领域

本发明涉及模拟集成电路技术领域，尤其涉及到一种像素驱动电路。

背景技术

硅基OLED微显示技术作为新一代的显示技术，实现了OLED光电子技术与硅基集成电路微电子技术的结合，主要应用在微显示领域。与LCD显示器件相比，新型OLED显示器件具有薄而轻、主动发光、视角宽、没有闪烁抖动、发光效率高、响应速度快及功耗低等特点，应用涉及科研、娱乐、通信、军事、医疗等各个行业和领域，比如在头盔显示器、眼镜式显示器等。作为一个新兴产业，OLED技术展现了巨大的商业上的潜力，因此世界各国都投入了大量的人力和物力进行OLED显示技术的开发和研究，研制出符合客户需要的OLED产品，以占领相应市场。但是，目前的像素驱动电路还是具有版图面积较大、线性度不高、采样保持过程中电容器电荷泄露等问题，使得像素驱动电路性能较差，需要较大的改进。

发明内容

因此，为了解决现有技术中出现的上述问题，本申请提供了一种电路结构较为简单且线性度较高的像素驱动电路。

本发明提供了一种像素驱动电路，包括：

像素驱动单元电路，包括第一晶体管、第一控制开关、第二控制开关、第二晶体管、第三晶体管、第四晶体管和发光元件；第一晶体管的源极分别通过第一控制开关和第二控制开关与第一控制电压和第二控制电压相连接，栅极与第二晶体管的漏极以及第四晶体管的栅极相连接，漏极与第三晶体管的源极相连接；第二晶体管的源极接入像素驱动电流；第四晶体管的源极和漏极均连接至驱动电源；第三晶体管的漏极与发光元件相连接；

像素驱动单元电路被配置为当像素驱动电路处于采样状态时，第一控制开关闭合，第一晶体管的栅端电压被第四晶体管固定，当像素驱动电路处于保持状态时，第二控制开关闭合，发光元件在第二控制电压和栅端电压的驱动下发光。

在一种可能的实现方式中，像素驱动单元电路还包括：

第五晶体管和第六晶体管，第五晶体管的源极接入像素驱动电流，栅极连接于第一晶体管的栅极和第三晶体管的源极之间；第六晶体管的漏极连接于第三晶体管的漏极和发光元件之间，栅极和源极均接地。

在一种可能的实现方式中，像素驱动电路还包括：

电流采样电路，用于将视频数据流转化成的模拟电流量缓冲成电压量；

列驱动单元电路，与电流采样电路相连接，并与第一控制端和第二控制端相连接，其被配置为当像素驱动电路处于采样状态时，响应于第一控制端输入的第一控制信号以及第二控制端输入的第二控制信号，将电压量转换为像素驱动电流。

在一种可能的实现方式中，列驱动单元电路包括：

第七晶体管、第八晶体管、第九晶体管和第十晶体管，第七晶体管的栅极接入第一控制端，第八晶体管的栅极接入第二控制端，源极接入电压量；第七晶体管的源极与第九晶体管的漏极相连接，第九晶体管的栅极与第八晶体管的漏极相连接，第九晶体管的源极与第十晶体管的漏极相连接，第十晶体管的源极接地；

列驱动单元电路被配置为当像素驱动电路处于采样状态时，在第一控制端和第二控制端的使能控制下，将电压量转换为第七晶体管的漏极所输出的像素驱动电流。

在一种可能的实现方式中，列驱动单元电路还包括：

第十一晶体管，第十一晶体管的栅极接入第三控制端，第十一晶体管的源极和漏极均连接于第八晶体管的漏极和第九晶体管的栅极之间；

列驱动单元电路被配置为当第二控制端不使能时，第三控制端使能控制第十一晶体管导通，阻断电荷注入第八晶体管的漏极的路径。

在一种可能的实现方式中，列驱动单元电路还包括：

第十二晶体管，第十二晶体管的栅极与第九晶体管的栅极相连接，源极和漏极均接地。

在一种可能的实现方式中，列驱动单元电路还包括：

第十三晶体管，栅极接入第四控制端，源极与第九晶体管的栅极相连接，漏极与第九晶体管的漏极相连接；

列驱动单元电路被配置为当第二控制端不使能时，第四控制端使能控制第十三晶体管导通，第九晶体管形成电流镜。

在一种可能的实现方式中，电流采样电路包括第十四晶体管和放大器，第十四晶体管的漏极接入模拟电流量，栅极与放大器的正相输入端，源极接地；第十四晶体管的栅极还连接至其自身的漏极；放大器的输出端反馈至其反相输入端，且放大器的输出端输出电压量。

本发明提供的技术方案，具有如下优点：

本发明提供的像素驱动电路，通过设置第一晶体管作为功率晶体管，使其在采样状态时，将像素阵列中每列电流采集，并经第四晶体管钳位功率晶体管栅极电压，并在保持状态时，改变功率管源端电压，实现采样/保持状态下不同的栅源电压梯度，实现电流缩放并驱使二极管发光，使得输出电流和输入电流之间具有较高的线性度；且该电路结构简单，版图面积小，能实现较大规模的OLED显示驱动芯片的设计。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的像素驱动单元电路的结构示意图；

图2为图1中的像素驱动单元电路在采样状态时的工作原理示意图；

图3为图1中的像素驱动单元电路在保持状态时的工作原理示意图；

图4为本发明实施例提供的电流采样电路的结构示意图；

图5为本发明实施例提供的列驱动单元电路的结构示意图。

具体实施方式

下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本发明的描述中，需要说明的是，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。

实施例1

本实施例提供了一种像素驱动电路，其包括像素驱动单元电路，如图1所示，像素驱动单元电路包括第一晶体管P1、第一控制开关SAM、第二控制开关HOLD、第二晶体管P2、第三晶体管P3、第四晶体管P4和发光元件。其中，第一晶体管P1的源极分别通过第一控制开关SAM和第二控制开关HOLD与第一控制电压VBC_H和第二控制电压VBC_L相连接，栅极与第二晶体管P2的漏极以及第四晶体管P4的栅极相连接，漏极与第三晶体管P3的源极相连接；第二晶体管P2的源极接入像素驱动电流(通过COL_BUS连接线接入)；第四晶体管P4的源极和漏极均连接至驱动电源VDD；第三晶体管P3的漏极与发光元件相连接。

具体地，像素驱动单元电路被配置为当像素驱动电路处于采样状态时，第一控制开关SAM闭合，第一晶体管P1的栅端电压被第四晶体管P4固定，当像素驱动电路处于保持状态时，第二控制开关HOLD闭合，发光元件在第二控制电压VBC_L和第一晶体管P1的栅端电压的驱动下发光。

具体地，图1中的COL_BUS表明像素阵列中的列数，假定为A；ROW_BUS表明像素阵列中的行数，假定为B；则像素阵列共有A*B个像素驱动单元电路。晶体管P2和P3作为开关管使用，且同样具有较小的导通电阻；晶体管P4作为电容管使用，用于在视频帧之间缓存采样时的像素数据，晶体管P2可以有效的防止电容管的电荷泄露问题；晶体管P1作为功率管使用，为工作在亚阈值区的驱动电流源。

传统电路中通过改变电容管的上极板电压，实现晶体管P1不同梯度的栅源电压，但在上极板电压切换过程中需要电荷进行转移，仅凭开关晶体管P2很难抑制电荷泄露的问题，因此本发明电路的核心思想是通过改变晶体管P1的源端电压来实现这一功能。像素驱动单元电路在采样和保持过程中，晶体管P1的栅极电压基本不变，减小了电容管极板上电荷转移的过程，有效的解决了电荷泄露的问题。这种电路结构中对电容管的要求变低，可以改用晶体管实现，同一类型的晶体管在版图中也更好布局，减小了像素驱动单元电路的版图大小，节省了芯片面积、降低了成本。

具体地，如图2所示，当像素驱动电路处于采样状态时，第一控制开关SAM，晶体管P1的源端电压接在较高的电压VBC_H上，像素驱动电流COL_I对电容管(也即晶体管P4)充电，使晶体管P1栅极电压固定在Vg。采样过程中，晶体管P3实际上作为共源共栅偏置管使用(图2中虽然将晶体管P3，但仅是为了简化示意图，实际晶体管P3的作用不可忽略)。

具体地，如图3所示，当像素驱动电路处于保持状态时，第二控制开关HOLD使能，晶体管P1的源端电压切换到较低的电压VBC_L上，由于电容管(也即晶体管P4)的作用使得晶体管P1的栅端电压保持在Vg，栅源电压变小，根据下述晶体管电流公式(忽略沟道长度调制效应)，栅源电压变小会使漏电流减小，实现不同电压梯度的电流缩放，经发光元件(也即图中的发光二极管)使其正常点亮：

图1还示出了另一种具体实施方式中的像素驱动单元电路的结构示意图，如图1所示，在具有上述结构的基础上，像素驱动单元电路还可以包括第五晶体管P5和第六晶体管P6，第五晶体管P5的源极接入像素驱动电流，栅极连接于第一晶体管P1的栅极和第三晶体管P3的源极之间；第六晶体管P6的漏极连接于第三晶体管P3的漏极和发光元件之间，栅极和源极均接地。

具体地，晶体管P5作为开关管使用，晶体管P5将晶体管P4的漏端钳位，防止其超过阈值电压。

实施例2

本实施例提供了另一种像素驱动电路，其在具有上述实施例1的像素驱动单元电路的基础上，还包括电流采样电路和列驱动单元电路。其中，电流采样电路用于将视频数据流转化成的模拟电流量缓冲成电压量；列驱动单元电路，与电流采样电路相连接，并与第一控制端和第二控制端相连接，其被配置为当像素驱动电路处于采样状态时，响应于第一控制端输入的第一控制信号以及第二控制端输入的第二控制信号，将电压量转换为像素驱动电流。

图4示出了一种具体实施方式中的电流采样电路的结构示意图，如图4所示，电流采样电路包括第十四晶体管N14和放大器，其中，第十四晶体管N14的漏极接入模拟电流量DAC_I，栅极与放大器的正相输入端，源极接地；第十四晶体管N14的栅极还连接至其自身的漏极；放大器的输出端反馈至其反相输入端，且放大器的输出端输出电压量COL_S。

具体地，视频数据流仅数模转化器将转量化成对应的模拟电流量，晶体管N14采用二极管接法形成电流镜结构，并将栅极接到同向单位增益放大器的正向输入端，放大器输出电压COL_S钳位成晶体管N14的栅极电压。

图5示出了一种具体实施方式中的列驱动单元电路的结构示意图，如图5所示，列驱动单元电路包括第七晶体管N7、第八晶体管N8、第九晶体管N9和第十晶体管N10。其中，第七晶体管N7的栅极接入第一控制端COL_EN，第八晶体管N8的栅极接入第二控制端COL_SEL，源极接入电压量COL_S；第七晶体管N7的源极与第九晶体管N9的漏极相连接，第九晶体管N9的栅极与第八晶体管N8的漏极相连接，第九晶体管N9的源极与第十晶体管N10的漏极相连接，第十晶体管N10的源极接地。

具体地，列驱动单元电路被配置为当像素驱动电路处于采样状态时，在第一控制端COL_EN和第二控制端COL_SEL的使能控制下，将电压量转换为第七晶体管N7的漏极所输出的像素驱动电流COL_I。

具体地，晶体管N7和N8作为开关晶体管使用且具有很小的导通电阻，当列驱动单元电路开始采样电流时，COL_SEL、COL_EN使能晶体管N7和N8导通，由于晶体管N8的导通电阻很小，晶体管N9和N10的栅极电压基本等于电压COL_S。

图5还示出了另一种具体实施方式中的列驱动单元电路的结构示意图，如图5所示，在具有上述结构的基础上，列驱动单元电路还包括第十一晶体管N11，第十一晶体管N11的栅极接入第三控制端COL_SELN，第十一晶体管N11的源极和漏极均连接于第八晶体管N8的漏极和第九晶体管N9的栅极之间。列驱动单元电路被配置为当第二控制端COL_SEL不使能时，第三控制端COL_SELN使能控制第十一晶体管N11导通，阻断电荷注入第八晶体管N8的漏极的路径。

具体地，第三控制端COL_SELN和第二控制端COL_SEL的控制信号为一对差分信号，第十一晶体管N11作为开关晶体管使用且具有很小的导通电阻。

图5还示出了另一种具体实施方式中的列驱动单元电路的结构示意图，如图5所示，在具有上述结构的基础上，列驱动单元电路还包括第十二晶体管N12，第十二晶体管N12的栅极与第九晶体管N9的栅极相连接，源极和漏极均接地。具体地，晶体管N12作为电容管使用，可以缓存COL_S电压。

图5还示出了另一种具体实施方式中的列驱动单元电路的结构示意图，如图5所示，在具有上述结构的基础上，列驱动单元电路还包括第十三晶体管N13，其栅极接入第四控制端READ_SEL，源极与第九晶体管N9的栅极相连接，漏极与第九晶体管N9的漏极相连接。具体地，列驱动单元电路被配置为当第二控制端COL_SEL不使能时，第四控制端READ_SEL使能控制第十三晶体管N13导通，第九晶体管N9形成电流镜。具体地，晶体管N13导通，使得晶体管N9的栅极和漏极短接实现二极管接法，可以通过电流镜结构将电流信息复制到芯片IOPAD上用于观察采样过程电流的变化。

显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明的保护范围之中。

Claims (8)

1.一种像素驱动电路，其特征在于，包括：

像素驱动单元电路，包括第一晶体管、第一控制开关、第二控制开关、第二晶体管、第三晶体管、第四晶体管和发光元件；所述第一晶体管的源极分别通过所述第一控制开关和所述第二控制开关与第一控制电压和第二控制电压相连接，栅极与所述第二晶体管的漏极以及所述第四晶体管的栅极相连接，漏极与所述第三晶体管的源极相连接；所述第二晶体管的源极接入像素驱动电流；所述第四晶体管的源极和漏极均连接至驱动电源；所述第三晶体管的漏极与所述发光元件相连接；

所述像素驱动单元电路被配置为当所述像素驱动电路处于采样状态时，所述第一控制开关闭合，所述第一晶体管的栅端电压被所述第四晶体管固定，当所述像素驱动电路处于保持状态时，所述第二控制开关闭合，所述发光元件在所述第二控制电压和所述栅端电压的驱动下发光。

2.根据权利要求1所述的像素驱动电路，其特征在于，所述像素驱动单元电路还包括：

第五晶体管和第六晶体管，所述第五晶体管的源极接入所述像素驱动电流，栅极连接于所述第一晶体管的栅极和所述第三晶体管的源极之间；所述第六晶体管的漏极连接于所述第三晶体管的漏极和所述发光元件之间，栅极和源极均接地。

3.根据权利要求1或2所述的像素驱动电路，其特征在于，还包括：

电流采样电路，用于将视频数据流转化成的模拟电流量缓冲成电压量；

列驱动单元电路，与所述电流采样电路相连接，并与第一控制端和第二控制端相连接，其被配置为当所述像素驱动电路处于采样状态时，响应于所述第一控制端输入的第一控制信号以及所述第二控制端输入的第二控制信号，将所述电压量转换为所述像素驱动电流。

4.根据权利要求3所述的像素驱动电路，其特征在于，所述列驱动单元电路包括：

第七晶体管、第八晶体管、第九晶体管和第十晶体管，所述第七晶体管的栅极接入所述第一控制端，所述第八晶体管的栅极接入所述第二控制端，源极接入所述电压量；所述第七晶体管的源极与所述第九晶体管的漏极相连接，所述第九晶体管的栅极与所述第八晶体管的漏极相连接，所述第九晶体管的源极与所述第十晶体管的漏极相连接，所述第十晶体管的源极接地；

所述列驱动单元电路被配置为当所述像素驱动电路处于采样状态时，在所述第一控制端和所述第二控制端的使能控制下，将所述电压量转换为所述第七晶体管的漏极所输出的所述像素驱动电流。

5.根据权利要求4所述的像素驱动电路，其特征在于，所述列驱动单元电路还包括：

第十一晶体管，所述第十一晶体管的栅极接入第三控制端，所述第十一晶体管的源极和漏极均连接于所述第八晶体管的漏极和所述第九晶体管的栅极之间；

所述列驱动单元电路被配置为当所述第二控制端不使能时，所述第三控制端使能控制所述第十一晶体管导通，阻断电荷注入所述第八晶体管的漏极的路径。

6.根据权利要求5所述的像素驱动电路，其特征在于，所述列驱动单元电路还包括：

第十二晶体管，所述第十二晶体管的栅极与所述第九晶体管的栅极相连接，源极和漏极均接地。

7.根据权利要求6所述的像素驱动电路，其特征在于，所述列驱动单元电路还包括：

第十三晶体管，栅极接入第四控制端，源极与所述第九晶体管的栅极相连接，漏极与所述第九晶体管的漏极相连接；

所述列驱动单元电路被配置为当所述第二控制端不使能时，所述第四控制端使能控制所述第十三晶体管导通，所述第九晶体管形成电流镜。

8.根据权利要求3所述的像素驱动电路，其特征在于，所述电流采样电路包括第十四晶体管和放大器，所述第十四晶体管的漏极接入所述模拟电流量，栅极与所述放大器的正相输入端，源极接地；所述第十四晶体管的栅极还连接至其自身的漏极；所述放大器的输出端反馈至其反相输入端，且所述放大器的输出端输出所述电压量。

Images