CN116049050B - 具有存储体分配的多端口非易失性存储器设备以及相关系统和方法 - Google Patents

具有存储体分配的多端口非易失性存储器设备以及相关系统和方法 Download PDF

Info

Publication number
CN116049050B
CN116049050B CN202310109524.3A CN202310109524A CN116049050B CN 116049050 B CN116049050 B CN 116049050B CN 202310109524 A CN202310109524 A CN 202310109524A CN 116049050 B CN116049050 B CN 116049050B
Authority
CN
China
Prior art keywords
port
access
memory
bank
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310109524.3A
Other languages
English (en)
Other versions
CN116049050A (zh
Inventor
Y·贝瑟尔
C·济特劳
S·罗斯纳
K·达农
A·罗尚曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cypress Semiconductor Corp
Original Assignee
Cypress Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cypress Semiconductor Corp filed Critical Cypress Semiconductor Corp
Priority to CN202310109524.3A priority Critical patent/CN116049050B/zh
Publication of CN116049050A publication Critical patent/CN116049050A/zh
Application granted granted Critical
Publication of CN116049050B publication Critical patent/CN116049050B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0002—Serial port, e.g. RS232C
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0004—Parallel ports, e.g. centronics
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Memory System (AREA)
  • Static Random-Access Memory (AREA)

Abstract

一种非易失性存储器设备可以包括：串行端口，其包括：至少一个串行时钟输入；以及至少一个串行数据输入/输出(I/O)，其被配置为与至少一个串行时钟输入同步地接收命令、地址和写入数据。至少一个并行端口可以包括：多个命令地址输入，其被配置为以并行位的组接收命令和地址数据；以及多个单向数据输出，其被配置为在数据时钟信号的上升沿和下降沿并行地输出读取数据。多个存储体中的每一个可以包括非易失性存储器单元，并且能够被配置用于由串行端口或并行端口访问。当存储体被配置用于由串行端口访问时，存储体不能由至少一个并行端口访问。还公开了相关方法和系统。

Description

具有存储体分配的多端口非易失性存储器设备以及相关系统 和方法
本申请是2020年7月20日提交的申请号为202080055226.5的同名专利申请的分案申请。
相关申请
本申请是于2019年12月18日提交的序列号为16/719,493的美国非临时专利申请的国际申请，该美国非临时专利申请要求享有于2019年8月5日提交的序列号为62/882,932的美国临时专利申请的权益，所有上述申请通过引用以其整体并入本文。
技术领域
本公开总体上涉及非易失性存储器设备，并且更具体地涉及具有可以由多个异构端口访问的多个存储体(bank)的非易失性存储器设备。
背景技术
非易失性存储器(NVM)设备可以在断电时有利地存储数据。因此，NVM设备在便携式和工业设备中享有广泛的应用。一种这样的应用可以作为汽车或其他运输设备中的存储器。
常规的NVM设备的缺点可能是访问速度，尤其是读取数据速率。常规的NVM设备典型地制造有串行数据接口，这可能限制可以从NVM设备读取数据的总体速率。
附图说明
图1A至图1C是示出根据实施例的非易失性存储器(NVM)设备和数据访问操作的图。
图2是示出根据实施例的具有多个管芯(dice)的NVM设备的图。
图3A至图3C是示出根据实施例的具有可以经由串行和并行端口同时访问的多个存储体的NVM设备的框图。
图3D至图3F是示出具有各种端口配置以及存储体访问控制操作的NVM设备的框图。
图4是根据实施例的NVM设备的框图，该NVM设备具有LPDDR4兼容端口、串行外围接口(SPI)兼容端口和可单独访问的存储体。
图5是示出常规LPDDR4命令的表。
图6A是示出根据实施例的可以由NVM设备通过LPDDR4接口接收和处理的自定义读取命令的表。图6B是示出根据实施例的可以由NVM设备接收和处理的常规LPDDR4命令的表。
图7是示出根据实施例的存储体访问寄存器的表。
图8是示出常规LPDDR4读取操作的时序图。
图9A是示出根据实施例的通过NVM设备的LPDDR4端口的快速读取操作的时序图。图9B示出了根据实施例的针对不中断的数据突发对NVM设备的不同存储体的连续读取操作。
图10A至图10C是根据实施例的通过NVM设备的SPI端口的各种操作的时序图。
图11是示出根据实施例的通过NVM设备的并行和串行端口的存储体访问操作的状态图。
图12是示出根据实施例的通过NVM设备的LPDDR4和SPI端口的存储体访问操作的流程图。
图13是可以被包括在实施例中的NVM单元阵列的示意图。
图14是可以被包括在实施例中的NVM单元的图。
图15是根据实施例的系统的框图。
图16是根据实施例的汽车控制系统的框图。
图17是根据实施例的集成电路设备的图。
图18是根据实施例的汽车系统的图。
具体实施方式
根据实施例，非易失性存储器(NVM)设备可以包括可以通过异构端口或接口(I/F)访问的非易失性存储器单元的多个存储体。第一端口可以相对于第二端口以相对较高的数据速率提供数据吞吐量。在一些实施例中，第一端口可以是只读端口，而第二端口可以是读取-写入(例如，程序)端口。在一些实施例中，当经由一个端口访问一个存储体时，可以通过不同的端口访问另一存储体。
根据实施例，NVM设备的第一端口可以是能够处理与标准接口兼容的命令的双倍数据速率(DDR)接口。此外，DDR接口可以处理能够提供快速NVM存储体访问的自定义命令。在一些实施例中，DDR接口可以与JEDEC颁布的低功率DDR接口(LPDDR)标准兼容，而且还经由不是LPDDR标准的一部分的自定义命令提供访问。
在下面的各种实施例中，相同的项目由相同的附图标记表示，但前导数字对应于附图编号。
图1A是根据实施例的NVM设备100的框图。NVM设备100可以包括NVM单元102、第一端口104和第二端口106。NVM存储器单元102可以是以非易失性方式存储数据的任何合适类型的非易失性存储器单元。在一些实施例中，NVM存储器单元可以是具有NOR类型架构的“闪存”类型的存储器单元。
第一端口104可以是可以响应于命令和地址数据而以并行方式输出数据的并行端口。第一端口104可以包括命令地址(CA)输入、并行数据(DQ)输出和数据时钟(DQS)输出。CA输入可以包括用于接收命令和地址数据作为并行位值序列的多个输入。DQS输出可以提供数据时钟。DQ输出包括多个单向数据输出，这些单向数据输出可以并行提供输出数据(例如，字节、字、双字等)。
在一些实施例中，第一端口104可以与现有双倍数据速率(DDR)标准的一些操作兼容，但能够处理或执行写入操作。在一些实施例中，第一端口104可以与JEDEC颁布的LPDDR4标准的一些操作兼容，但不一定与所有操作兼容。例如，在一些实施例中，不支持写入操作。然而，在替代实施例中，第一端口104可以是读取/写入端口，并且可以支持写入操作和/或寄存器设置操作。另外地，第一端口104可以与不是LPDDR4标准的一部分的自定义读取命令兼容。
第二端口106可以是能够在一个或多个串行数据输入和/或输出(I/O)上以串行方式发送命令、地址和数据的串行端口。串行端口106可以包括串行时钟(S_CK)输入和一个或多个串行数据I/O(S_DQ)。在一些实施例中，第二端口106可以与串行外围接口(SPI)标准兼容。
第一端口104可以提供比第二端口106更高的数据吞吐量。因此，可以经由第二端口以相对高的数据速率从NVM单元102读取数据，同时可以经由第二端口106对数据进行读取和写入(例如，编程、擦除)。
在一些实施例中，NVM设备100可以形成在单个集成电路封装中。在更具体的实施例中，NVM设备可以是具有由单个集成电路基板形成的电路的单个集成电路设备。
图1B是示出在图1A中示出的NVM设备100的第一端口104处的访问操作的时序图。命令和地址数据(CMD/ADD)可以在CA输入处作为并行位序列被接收。在一些实施例中，第一端口104不服务于写入操作，并且DQ是单向端口(即，输出读取数据但不接收写入数据)。在读取命令和地址数据之后，DQS输出可以提供数据时钟信号。DQ可以在DQS数据时钟信号的连续上升和下降转换(transition)上并行提供数据。
图1C是示出在图1A中示出的NVM设备100的第二端口106处的访问操作的时序图。可以在串行数据I/O(S_DQ)上接收命令和地址数据(CMD/ADD)。随后，可以在相同或不同的串行数据I/O上输出读取数据或驱动写入数据。在串行数据I/O上，位值与串行时钟S_CK同步提供。虽然图1C示出了一个串行I/O，但替代实施例可以包括多于一个串行I/O。
虽然实施例示出了DDR类型的并行端口，但替代实施例可以包括单数据速率类型的并行端口。此外，NVM设备的任一个或两个端口可以与任何合适的DRAM接口兼容，合适的DRAM接口包括但不限于SDRAM、DDR1、DDR2、DDR3以及DDR4的其他实现方式。
图2是根据另一实施例的NVM设备200的框图。NVM设备200可以包括类似于图1A中示出的那些项目。NVM设备200可以是图1A中示出的NVM设备的一种实现方式。图2与图1A的不同之处在于NVM设备200被示为包括多个管芯(其中的两个示为208-0和208-1。然而，其他实施例可以包括更少或更多数量的管芯)。每个管芯208-0/1可以由第一端口204和第二端口206访问。
第一端口204可以是并行端口，并且第二端口206可以是串行端口。访问可以发生在图1A至图1C的情况下，其中通过芯片选择输入的操作来选择特定管芯。特别地，对于经由第一端口204进行的访问，芯片选择信号CS_A可以选择管芯208-0用于可能的访问，并且芯片选择信号CS_B可以选择管芯208-1用于可能的访问。另外地，可以与输入时钟CK同步键入CA输入。对于经由第二端口206进行的访问，芯片选择信号S_CSA和S_CSB可以在管芯208-0与208-1之间进行选择用于可能的访问。
图3A是根据另一实施例的NVM设备300的框图。NVM设备300可以是图1A中示出的NVM设备的一种实现方式。NVM设备300可以包括第一端口304、第二端口306、第一接口(I/F)310、第二I/F 312和多个可单独寻址的存储器314-0至314-3。第一I/F 310可以是并行DDRI/F，其可以与数据时钟DQS的上升沿和下降沿同步地在数据输出DQ上提供并行输出数据。在一些实施例中，第一I/F 310不能够处理写入请求。第一I/F 310可以与LPDDR4标准兼容(但可能不处理LPDDR4写入请求)。第一I/F 310还可以处理不是LPDDR4标准的一部分的自定义读取命令。
第二I/F 312可以是串行I/F，其可以与串行时钟S_CK同步地在一个或多个串行数据I/O(S_DQ)上实现串行数据事务。在一些实施例中，第二I/F 312可以与SPI标准兼容，包括处理串行读取和写入(例如，编程、擦除)命令。
存储体(314-0至314-3)可以各自包括多个NVM单元。在每个存储体(314-0至314-3)内，NVM单元可以被布置为一个或多个阵列，并可通过行和列地址访问。NVM单元可以采用任何合适的形式，并且在一些实施例中，NVM单元可以是“闪存”类型的NVM单元。存储体(314-0至314-3)可以单独寻址。即，设备300的物理寻址对于每个存储体(314-0至314-3)可以具有单独的存储体地址。所有存储体(314-0至314-3)可以连接到第一总线系统316和第二总线系统318。第一总线系统316可以将存储体(314-0至314-3)连接到第一I/F 310。第二总线系统318可以将存储体(314-0至314-3)连接到第二I/F 312。虽然图3A示出了具有四个存储体的设备，但实施例可以包括更多或更少数量的存储体。
图3B和图3C是示出不同端口可以如何同时访问可单独寻址的存储体(314-0至314-3)的框图。图3B示出了与第二端口事务322-0同时发生的第一端口事务320-0。第一端口事务320-0可以是从存储体314-3读取数据以在第一端口304上并行地输出数据。第二端口事务322-0可以是经由第二端口306从存储体314-1读取数据或将数据写入存储体314-1。图3C示出了被定向到不同存储体并因此可以同时发生的第一端口事务320-1和第二端口事务322-1的另一示例。
在一些实施例中，不允许两个端口304/306同时访问同一存储体(314-0至314-3)。在一些实施例中，每个存储体(314-0至314-3)可以被动态地指定给一个端口(304或306)。如果存储体(314-0至314-3)被指定给一个端口，则该存储体不能由其他端口访问。
虽然实施例已经示出了具有特定端口类型(即，串行和并行)的NVM设备，但替代实施例可以包括任何其他合适类型的端口。作为许多可能的替代实施例中的一个，图3D示出了NVM设备300，其中第一端口304’也可以是写入端口。在图3D中，类似于图3A的那些项目的项目以相同的附图标记示出。第一接口311可以包括写入(包括程序)电路以实现来自第一端口304’的写入操作。第一端口事务320-0’可以是在存储体314-3处的读取或写入。第二端口事务322-0可以是经由第二端口306在存储体314-1处的读取或写入。图3D示出了被定向到不同存储体并因此可以同时发生的第一端口事务320-0’和第二端口事务322-1的另一示例。仍然参考图3D，第二端口306可以是只读端口或者还可以是读取-写入端口。虽然图3D将第一端口304示为并行的，但在替代实施例中，第一端口304可以是不同类型的端口，包括串行端口，仅作为一个示例。
图3E示出了根据实施例的存储体访问配置操作。在图3E中，类似于图3D的那些项目的项目以相同的附图标记示出。图3E还示出了存储体访问电路328。存储体访问电路328可以控制哪个端口(304’或306)具有对特定存储体(314-0至314-3)的访问权。根据实施例，可以通过经由第二端口306进行的存储体访问设置操作323来设置对存储体(314-0至314-3)的访问。另外地或可替代地，可以通过经由第一端口304进行的存储体访问设置操作321来设置对存储体(314-0至314-3)的访问。在一些实施例中，第一I/F 310和/或第二I/F 311可以处理与现有标准兼容的寄存器写入命令以设置存储体访问。另外地或可替代地，第一I/F 310和/或第二I/F 311可以处理不是任何标准的一部分的自定义存储体配置命令。
图3F示出了根据各种其他实施例的NVM设备300。在图3F中，类似于图3F的那些项目的项目以相同的附图标记示出。在所示实施例中，第一端口304’和第二端口304”两者可以是并行端口。第一端口304’可以是读取端口或读取-写入端口。第二端口304”可以是读取端口或读取-写入端口。
图4是根据另一实施例的NVM设备400的框图。NVM设备400可以是图1A中示出的NVM设备的一种实现方式。NVM设备400可以包括LPDDR4兼容端口404、四路SPI(QSPI)兼容端口406、LPDDR4兼容物理层接口(PHY)(称为LPDDR4 PHY)410、QSPI兼容PHY(称为QSPI PHY)412、多个存储体414-0至414-7、用于每个存储体的第一访问路径424-0至424-7(424-0至424-7)、用于每个存储体的第二访问路径426-0至426-7(426-0至426-7)、存储体访问寄存器428和嵌入式操作部分430。
LPDDR4兼容端口404可以包括：芯片选择CS、时钟输入CK_t、命令地址CA输入、具有对应的数据时钟输出DQS0_t的第一数据输出DQ[7:0]、以及具有对应的数据时钟输出DQS1_t的第二数据输出DQ[15:8]。
LPDDR4 PHY 410可以处理通过端口404接收到的命令，包括LPDDR4兼容命令。在一些实施例中，LPDDR4 PHY 410可以处理一些LPDDR4兼容命令，但不处理LPDDR4写入命令。LPDDR4 PHY 410可以经由第一总线系统418连接到存储体(414-0至414-7)。经由LPDDR4PHY 410的读取数据传送速率可以比QSPI PHY 412的读取数据传送速率更快。在一些实施例中，LPDDR4 PHY 410可以与嵌入式操作部分430通信，以向/从LPDDR4端口404用信号通知访问请求。
QSPI兼容端口406可以包括串行芯片选择SPI_CS、串行时钟输入SPI_CK和四个串行数据I/O SPI_DQ。QSPI PHY 412可以处理通过端口406接收到的命令，包括QSPI兼容命令。这样的命令可以包括读取和写入(例如，程序)命令两者。
存储体访问寄存器428可以存储针对每个存储体(414-0至414-7)的存储体访问数据，该存储体访问数据可以控制对存储体的端口访问。在一些实施例中，如果针对存储体(414-0至414-7)的存储体访问数据具有一个值，则存储体可以由QSPI端口406访问而不能由LPDDR4端口404访问。如果存储体访问数据具有另一值，则存储体可以由LPDDR4端口404访问而不能由QSPI端口406访问。
每个存储体(414-0至414-7)可以包括布置为行和列的NVM单元，并且可以经由唯一的存储体地址单独访问。在一些实施例中，NVM单元可以是组可擦除的(例如，闪存类型的单元)。读取路径(424-0至424-7)可以实现从LPDDR4端口404经由第一总线系统416对其对应的存储体(414-0至414-7)的读取访问。R/W路径(426-0至426-7)可以实现从QSPI端口406经由第二总线系统418对其对应的存储体(414-0至414-7)的读取或写入访问。在一些实施例中，读取路径(424-0至424-7)和R/W路径(426-0至426-7)可以根据存储体访问值被启用或禁用。
如图3A至图3C的情况一样，可以从不同的端口404/406同时访问不同的存储体(414-0至414-7)。然而，可能不能同时从两个端口404/406访问同一存储体(414-0至414-7)。
嵌入式操作部分430可以包括写入缓冲器430-0、命令处理器430-1和处理器部分430-2。写入缓冲器430-0可以接收和存储来自QSPI端口406的写入数据，用于随后编程到寻址的存储体(414-0至414-7)中。命令处理器430-1可以解码在QSPI端口406上接收到的命令数据，并且生成适当的控制信号来执行命令。处理器部分430-2可以包括一个或多个中央处理单元(CPU)来执行用于NVM设备400各种功能。这样的功能可以包括响应于在第一端口404和第二端口406处接收到的命令来设置存储体访问值。此外，处理器部分430-2可以形成以下各项中的任一个：维护NVM单元(例如，磨损均衡)、扇区访问控制(引导扇区)、加密/解密，仅作为一些示例。
图5是示出用于从存储器设备读取数据的常规LPDDR4命令的表550。表550包括：识别命令的类型的列命令、识别芯片选择值的CS、命令/地址总线值(CA0至CA5)以及时钟值CK。如所示的，每个命令包括应用于第一时钟转换(CK＝1)和紧随其后的相同类型(例如，上升沿)的下一时钟转换(CK＝2)的一组位值。常规的LPDDR4读取操作涉及以垂直次序示出的四个命令(即，Activate-1-Activate-2-Read-1-CAS-2)。即，常规的LPDDR4读取访问包括四个命令，其中每个命令占用两个时钟周期。
根据实施例，NVM设备可以采用与现有标准兼容的DDR接口。然而，该接口可以处理更快的命令序列以实现读取访问。即，如果DDR标准规定了N个命令用于读取访问，则根据实施例的NVM设备可以在M个命令中实现读取访问，其中M<N。
这种实施例的一个特定示例在图6A中示出。图6A是示出访问NVM单元(例如，存储体)的命令序列的表650，该命令序列仅包括两个命令：NVR-1和NVR-2。表650包括与图5中示出的相同的列。这种命令可以在LPDDR4兼容端口上接收，并采用LPDDR4命令的一般形式。然而，NVR-1和NVR-2不是LPDDR4标准的一部分。这种读取访问与图5中示出的常规读取访问相反，常规读取访问要求四个命令。
在所示的特定实施例中，第一命令NVR-1可以包括较高阶地址值(例如，存储体和行值)，而第二命令NVR-2可以包括较低阶地址值(例如，行和列值)。然而，命令的特定位格式不应被解释为限制。
根据实施例，虽然NVM设备可以处理自定义命令(即，不是标准的一部分的命令)，但NVM设备也可以处理与现有标准的那些命令相同或相似的命令。图6B示出了这样的命令的示例。
图6B是示出可以由NVM设备处理的附加命令的表652。表652包括与图5相同的列。图6B的命令包括多用途命令，以及模式寄存器写入和读取命令。在一些实施例中，并行端口(例如，图4中的410)可以是读取-写入端口，并且可以使用模式寄存器命令来设置对存储体(例如，图4中的414-0至414-7)的端口访问。另外地或可替代地，类似于图6A那些命令的一个或多个自定义命令可以用于经由并行端口建立存储体访问。
图7是示出根据实施例的存储体访问值寄存器的表728。存储体访问寄存器可以控制对NVM设备中的存储体的访问，如图4中示出的。表728包括识别存储体的字段列；指示访问的类型的类型列；指示默认值的默认列；以及指示存储体访问值的含义的定义列。如所示的，存储体访问值可以具有默认值“0”，这使得能够经由串行接口(例如，SPI)而不是并行接口(例如，LPDDR4)进行访问。这种访问可以包括读取和写入两者(R/W)。
当存储体访问值为“1”时，这使得能够经由并行接口而不是串行接口进行访问。此外，访问的类型可能仅限于读取(R而不是R/W)。
图8是示出常规LPDDR4读取访问的时序图。图8包括输入时钟(CK_t)、芯片选择CS、命令地址值(CA)、对应命令(命令)(其由CA值生成)、数据时钟DQ_t和数据值DQ的波形，这些可以理解为是并行数据值的组(例如，字节、字、双字等)。
如所示的，在时间t_CMD内，可以在LPDDR4接口处接收四个命令(Activate1-Activate2-Read-1-CAS-2)。因此，常规的LPDDR4命令序列可以占用七个CK_t周期。
在读取时延和时钟偏移时间段(RL+tskw)之后，数据(DQ)可以与数据时钟(DQS)同步以双倍数据速率输出。数据可以以十六个突发序列输出。
根据实施例，可以仅利用两个命令通过DDR接口进行对NVM单元的存储体的读取访问。图9A示出了这样的实施例的示例。
图9A是示出根据实施例的通过LPDDR4接口的读取访问的时序图。图9A包括与图8中示出的相同类型的波形。然而，自定义读取命令可以使访问比标准LPDDR4序列更快。如所示的，在CK_t的三个周期内，可以在LPDDR4接口处接收到两个命令(NVR-1-NVR-2)。在读取时延和时钟偏移时间段(RL+tskw)之后，数据(DQ)可以与数据时钟(DQS)同步以双倍数据速率输出。在所示实施例中，数据可以以八个或更多个(例如，16个)突发序列输出。
在一些实施例中，访问NVM单元的读取时延(RL)可以以非常高的速度以小于20ns或大约17.5ns实现。tskw值可以小于4ns，或大约为2.5ns。因此，对于800MHz的时钟(CK_t)速度，从第一命令部分的锁存到数据的输出可以只有19个时钟周期(t_CMD＝3个周期，RL＝14个周期，tskw＝2个周期)。
快速命令序列(如图9A中示出的)可以使快速访问能够一个接一个地执行。根据一些实施例，对不同存储体的连续读取操作可以实现输出数据值的不中断序列。这样的实施例在图9B中示出。
图9B是示出根据实施例的连续读取访问的时序图。可以利用两个命令序列(NVR-1-NVR2)对一个存储体(Bank0)进行第一读取访问。可以利用另外两个命令序列对不同的存储体(Bank1)进行第二读取访问。响应于这样的读取命令序列，可以在两个连续的突发932-0和932-1中输出数据。与常规的NVM设备相比，这种突发可以没有中断，从而实现从NVM设备极快地读取数据。
根据实施例，虽然可以通过并行接口进行对NVM存储体的高吞吐量访问，但也可以通过串行接口进行NVM访问。此外，可以从两个这种接口同时进行对不同的存储体的访问。
图10A至图10C是示出可以被包括在实施例中的串行端口访问的时序图。图10A包括串行时钟(SPI_CK)、芯片选择(SPI_CS)、第一串行I/O(SPI_DQ0)和第二串行I/O(SPI_DQ1)的波形。图10A示出了串行数据读取操作的一个示例。响应于SPI_CS变为活动的(在该示例中为低)，可以在SPI_DQ0上接收命令值(命令)作为与SPI_CK同步的位值序列。命令可以指示读取操作。地址位值(Amax至Amin)可以跟随在其后并且可以指示NVM存储体和NVM存储体内的位置。可以在SP_DQ1上与SPI_CK同步地提供输出数据(D7-D0)。
图10A示出了无时延读取操作的示例。在最后一个地址位值(Amin)之后的下一时钟周期，读取数据可以在SPI_DQ1上输出。然而，替代实施例可以包括较长的读取时延。此外，虽然图10A示出了八位读取数据输出，但替代实施例可以具有长得多的读取数据序列。
图10B示出了串行数据读取操作的另一示例。图10B可以包括类似于图10A的那些操作的操作，然而，数据可以以四倍串行速率输出。响应于如图10A中示出的命令和地址值，在读取时延之后，串行数据可以在四个串行I/O(SPI_DQ0至SPI_DQ3)上输出。
图10C示出了串行数据写入操作的示例。可以在串行I/O SPI_DQ0上依次接收命令、地址和写入数据值。
如本文指出的，图10A至图10C中的访问中的任一个(和等效访问)可以与LPDDR4访问(如图9A和图9B中示出的)同时发生，只要它们针对不同的NVM存储体。
虽然实施例可以包括如在上述实施例中明确且固有地公开的方法，但现在将描述附加方法。
图11是用于控制来自两个不同接口的对NVM设备的存储体访问的方法1140的状态图。方法1140可以包括在NVM设备处接收访问请求1140-0。访问类型可以是并行访问(例如，在并行端口或接口处接收到的访问)(访问＝并行)，或者访问类型可以是串行访问(例如，在串行端口或接口处接收到的访问)(访问＝串行)。可以将访问定向到NVM设备上的多个不同存储体中的一个。在一些实施例中，并行访问可以是只读，而串行访问可以是读取或写入(例如，程序)。
不管访问请求的类型如何，都可以确定NVM存储体的状态1140-1。在所示的实施例中，如果访问是并行访问并且存储体状态为空闲(访问＝并行&存储体状态＝空闲)，则存储体的存储体状态可以被设置为并行1140-2。经由并行端口/接口的访问可以发生1140-3。一旦经由并行端口的访问完成，就可以将访问存储体的状态设置为空闲1140-4。
如果访问是串行访问并且存储体状态为空闲(访问＝串行&存储体状态＝空闲)，则存储体的存储体状态可以被设置为串行1140-5。经由串行端口/接口的访问可以发生1140-6。一旦经由并行端口的访问完成，就可以将访问存储体的状态设置为空闲1140-4。
如果访问是串行访问并且存储体状态为并行(访问＝串行&存储体状态＝并行)或者访问是并行访问并且存储体状态为串行(访问＝并行&存储体状态＝串行)，则存储体为未被访问1140-7。
图12是用于控制对具有SPI端口和LPPDR4端口的NVM设备的存储体的访问的方法1240的流程图。假设NVM设备设置存储体访问值以实现或阻止对每个存储体的访问。
方法1240可以包括确定NVM设备的通电或重置条件(POR)1240-0。在POR的情况下，NVM设备可以将所有存储体访问值设置为默认值1240-1。在所示的实施例中，默认值可以是SPI访问。然而，在替代实施例中，默认值可以是某种其他值。此外，所有存储体的默认存储体访问值不需要是相同的。
可以接收到对存储体的访问1240-2。如果访问是经由LPDDR4端口(来自1240-2的LPDDR4)，则可以确定寻址的存储体1240-3。这样的动作可以包括对在多个命令-地址输入上利用访问请求接收到的地址进行解码。在一些实施例中，LPDDR4端口可以是只读端口，并且可以忽略写入访问。可以确定寻址的存储体的状态1240-4。特别地，可以确定是否经由SPI端口访问寻址的存储体(或以其他方式不可用)。如果存储体被指示为可用(来自1240-4的否)，则针对存储体的存储体访问值可以被设置为LPDDR41240-5，从而指示该存储体正在由LPDDR4端口访问(或预定要由LPDDR4端口访问)。在一些实施例中，这样的动作可以包括在存储体访问寄存器中设置寄存器值。
然后可以经由LPDDR4端口访问寻址的存储体1240-6。当此类访问继续(来自1240-7的否)时，存储体访问值可以保持被设置为LPDDR4。然而，一旦访问完成(来自1240-7的是)，针对寻址的存储体的存储体访问值就可以返回到SPI 1240-8。
如果存在LPDDR4端口访问请求，并且存储体访问值指示存储体不可用(例如，SPI访问发生或将要发生)(来自1240-4的是)，则可能不访问该存储体1240-9。在一些实施例中，这样的动作可以包括响应于请求而返回无效数据(例如，所有位为零)、生成中断和/或写入状态寄存器。然而，可以生成任何其他合适的响应，包括生成无响应(例如，忽略请求)。
如果访问经由SPI端口(来自1240-2的SPI)，则可以确定寻址的存储体1240-10。这样的动作可以包括将在一个或多个串行I/O线上利用访问请求接收到的地址解码为位的序列。SPI端口可以是读取-写入端口，从而允许从地址块读取数据或将数据写入(例如，编程到)地址块。然后可以确定寻址的存储体的状态1240-11。如果存储体被指示为具有SPI访问(来自1240-11的是)，则可以经由SPI端口访问寻址的存储体1240-12。如果存储体访问值指示没有SPI访问(例如，存储体访问值被设置为LPDDR4)(来自1240-11的否)，则不访问存储体1240-13。这样的动作可以包括上面针对1240-9指出的生成各种响应，包括忽略该请求。
实施例可以包括以任何合适类型和/或布置的NVM单元的存储体。图13示出了可以被包括在实施例中的存储体中的NVM单元的布置。这种布置不应被解释为限制性的。图13示出了NVM阵列1302，其具有被布置为行(一行示为1344)和列(一列示为1346)的NVM单元1342。相同行1344的NVM单元1342可以共同连接到相同字线WL(一个WL示为1348)。相同列1346的NVM单元1342可以共同连接到相同位线BL(一个BL示为1354)。
实施例可以包括被布置为较大的组的NVM阵列1302。仅作为一个示例，不同阵列的WL可以与全局WL连接在一起和/或不同阵列的BL可以与全局BL连接在一起。
实施例可以包括任何合适类型的NVM单元。图14示出了可以被包括在实施例中的NVM单元的示例。这样的示例不应被解释为限制性的。图14示出了具有连接到字线1448的栅极、连接到BL 1454的漏极以及连接到源极线1456的源极的单晶体管(1T)NVM单元1442。NVM单元1442可以储存电荷以控制其对应晶体管的阈值电压。在一些实施例中，NVM单元1442可以包括在控制栅极与沟道之间的电荷存储层。这种电荷存储层可以采用任何合适的形式，包括但不限于电介质、电介质界面或浮动导体。
虽然实施例可以包括各种设备和方法，但实施例还可以包括其中处理设备访问NMV设备的系统。图15是根据实施例的系统1560的框图。系统1560可以包括处理设备1562和NVM设备1500。处理设备1562可以包括处理电路1564，并且可以通过并行端口1504和串行端口1506访问NVM设备1500。处理电路可以包括任何合适的处理电路，包括但不限于一个或多个处理器核心、固定逻辑、可编程逻辑及其组合。
NVM设备1500可以包括多个NVM存储体1514-0至1514-i、连接到并行端口1504的并行I/F 1510以及连接到串行端口1512的串行I/F 1512。NVM设备1500可以采用与本文描述的NVM设备中的任一个及其等效物相同的形式和/或以与其相同的方式操作。
图16是根据实施例的汽车控制系统1660的框图。系统1660可以是图15中示出的系统的一个示例。系统1660可以包括处理核心1660-0至1660-3、存储器控制器1670和系统I/O1672。核心(1666-0至1666-3)可以包括处理器和关联电路(例如，高速缓冲存储器、总线等)。在一些实施例中，一些核心(1666-1至1666-3)可以专用于处理汽车的一个或多个系统的任务(1668-1至1668-3)，而一个或多个其他核心可以执行监督功能1668-0来监督和/或监视系统1660的各种操作。
存储器控制器1670可以包括连接到SPI端口1606的SPI I/F 1674和连接到单向(例如，只读)LPDDR4端口1604的控制器侧LPDDR4 I/F 1676。
系统I/O 1672可以连接到各种汽车系统以从这些其他汽车系统接收数据和/或将数据发送到这些其他汽车系统。系统I/O可以包括用于任何合适的总线系统的接口，包括但不限于控制器局域网(CAN)类型的总线。
NVM设备1600可以包括SPI I/F 1612、LPDDR4 I/F 1610、控制电路1630、多个可单独访问的NVM存储体1614-0至1614-7以及存储体访问寄存器1628。NVM设备1500可以采用与本文描述的NVM设备中的任一个及其等效物相同的形式和/或以与其相同的方式操作。
虽然实施例可以包括具有各种互连组件的系统，但实施例还可以包括单一设备，该单一设备可以通过并行端口提供具有快速双倍数据速率读取访问的非易失性存储，同时经由串行端口提供读取和写入访问。这种单一设备可以有利地是紧凑的单一集成电路设备。图17示出了封装的NVM设备1700的一个特定示例。这样的NVM设备1700可以包括本文公开的其他NVM设备或其等效物的特征中的任一个。然而，应当理解，根据实施例的NVM设备可以包括任何其他合适的集成电路封装类型，以及将NVM设备芯片直接绑定到电路板或基板上。
图18示出了根据实施例的汽车系统1860。汽车1860可以具有许多子系统，包括但不限于主控制子系统1878-0、发动机-传动系控制系统1878-1、悬架-轮胎控制系统1878-2、车身控制系统1878-3。主控制子系统1878-0可以包括根据本文公开的实施例的NVM设备1800或等效物。主控制子系统1878-0可以控制信息娱乐功能(导航、通信、娱乐设备、数据存储、数字音频广播)以及对所有其他系统的监督监控。在一些实施例中，主控制子系统1878-0可以是图16中示出的系统的一种实现方式。在这样的布置中，处理设备可以具有经由DDR接口对存储在NVM设备1800上的数据的高吞吐量访问，同时提供通过较慢的数据吞吐量串行接口的数据写入和读取功能。
应当理解，贯穿本说明书对“一个实施例”或“实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。因此，需要强调并应当认识到的是，在本说明书的各种部分中对“实施例”或“一个实施例”或“替代实施例”的两次或更多次引用不一定全部指代同一实施例。此外，特定特征、结构或特性可以在本发明的一个或多个实施例中适当地组合。
类似地，应当认识到的是，在本发明的示例性实施例的前述描述中，有时将本发明的各种特征组合在单个实施例、图或其描述中，用以简化公开内容以帮助理解各种发明方面中的一个或多个。然而，这种公开方法不应被解释为反映权利要求要求比每个权利要求中明确引述的特征更多的特征的意图。而是，创造性方面在于少于单个前述公开的实施例的所有特征。因此，具体实施方式之后的权利要求特此明确地合并到该具体实施方式中，其中每个权利要求独立地作为本发明的单独实施例。

Claims (20)

1.一种存储器设备，包括：
第一类型的第一端口，其包括：
第一时钟输入；
至少一个第一命令地址输入，其被配置为接收命令和地址信息；以及
至少一个数据输入或输出，其被配置为传送与所述存储器设备相关的数据；
第二类型的第二端口，其包括：
第二时钟输入；
至少一个命令、地址和数据输入/输出(I/O)，其被配置为从所述存储器设备接收命令和地址信息并且传送与所述存储器设备相关的数据；
存储器，其包括多个存储体，其中，每个存储体能够被配置用于由所述第一端口或所述第二端口基于访问值来访问，并且其中，所述多个存储体中的第一存储体和第二存储体能够分别由所述第一端口和所述第二端口基于其相应的访问值来至少部分地同时访问；以及
存储体访问寄存器，其被配置为存储所述存储器的每个存储体的访问值。
2.根据权利要求1所述的存储器设备，其中，所述第一端口包括至少一个并行端口，并且所述至少一个数据输入或输出包括：并行数据输入/输出(I/O)，其被配置为在写入操作期间发送数据以写入所述多个存储体，并且在所述存储器设备的读取操作期间从所述多个存储体接收读取数据。
3.根据权利要求1所述的存储器设备，其中，所述第一端口包括至少一个并行端口，并且所述至少一个数据输入或输出包括：单向数据输出，其被配置为从所述存储器设备并行输出读取数据。
4.根据权利要求1所述的存储器设备，其中，所述第一端口与低功率DDR接口(LPDDR)标准的至少一部分兼容。
5.根据权利要求1所述的存储器设备，其中，当所述多个存储体中的存储体被配置用于由所述第一端口访问时，所述存储体不能由所述第二端口访问。
6.根据权利要求1所述的存储器设备，其中，所述第二端口包括至少一个串行端口，并且所述至少一个命令、地址和数据I/O包括：串行数据输入/输出(I/O)，其被配置为在写入操作期间发送数据以写入所述多个存储体，并且在所述存储器设备的读取操作期间从所述多个存储体接收读取数据。
7.根据权利要求3所述的存储器设备，其中，所述第二端口包括至少一个串行端口，并且所述至少一个命令、地址和数据I/O包括：串行数据输入/输出(I/O)，其被配置为在写入操作期间发送数据以写入所述多个存储体，并且在所述存储器设备的读取操作期间从所述多个存储体接收读取数据。
8.根据权利要求1所述的存储器设备，其中，所述第二端口与串行外围互连(SPI)标准兼容。
9.根据权利要求1所述的存储器设备，其中，所述存储器包括非易失性存储器单元。
10.一种系统，包括：
处理设备；以及
存储器设备，其耦合到所述处理设备，所述存储器设备包括：
第一端口，其耦合到第一接口，所述第一接口被配置为：从所述处理设备接收命令、地址和写入数据，并且将读取数据发送到所述处理设备；
读取/写入并行端口，其耦合到并行双倍数据速率(DDR)接口，所述并行DDR接口被配置为：从所述处理设备接收命令、地址和写入数据，并且将读取数据发送到所述处理设备；
非易失性存储器(NVM)阵列，其包括多个存储体，其中，每个存储体被配置用于基于对应的访问值来访问，并且其中，所述多个存储体中的两个不同的存储体被配置为使得能够分别由所述第一端口和所述读取/写入并行端口同时访问；以及
存储体访问寄存器，其被配置为存储针对所述多个存储体中的每个存储体的所述对应的访问值。
11.根据权利要求10所述的系统，其中，所述多个存储体中的每个存储体被配置为使得能够在相同的时间段内仅由所述第一接口或所述并行DDR接口中的一个访问。
12.根据权利要求10所述的系统，其中，所述第一端口包括串行读取/写入端口，所述第一接口是与串行外围互连(SPI)标准兼容的SPI接口。
13.根据权利要求10所述的系统，其中，所述第一端口包括只读并行端口，并且所述第一接口是单向并行DDR接口。
14.根据权利要求10所述的系统，其中，所述并行DDR接口与低功率DDR接口(LPDDR)标准的至少一部分兼容。
15.根据权利要求10所述的系统，其中，所述处理设备包括：一个或多个核心，其被配置为控制汽车的不同部分。
16.根据权利要求10所述的系统，其中，所述存储器设备还包括：逻辑元件，其被配置为响应于经由所述第一接口和所述并行DDR接口从所述处理设备接收到的命令和地址信息，而设置针对至少一个存储体的访问值。
17.一种用于操作非易失性存储器(NVM)设备的方法，包括：
通过所述NVM设备的第一端口接收去往第一存储器存储体的第一访问命令和地址信息；
由所述NVM设备中的逻辑元件至少部分地基于所述第一访问命令和地址信息来设置存储在存储体访问寄存器中的针对所述第一存储器存储体的第一访问值；
使得能够至少部分地基于所述第一访问值，经由所述第一端口对所述第一存储器存储体进行访问；
通过所述NVM设备的第二端口接收去往第二存储器存储体的第二访问命令和地址信息；
由所述逻辑元件至少部分地基于所述第二访问命令和地址信息来设置存储在所述存储体访问寄存器中的针对所述第二存储器存储体的第二访问值；以及
当所述第一存储器存储体正在经由所述第一端口被访问时，使得能够至少部分地基于所述第二访问值，经由所述第二端口对所述第二存储器存储体进行同时访问，其中，所述第一存储器存储体不同于所述第二存储器存储体。
18.根据权利要求17所述的方法，其中，所述第一端口是并行端口并且所述第二端口是串行端口。
19.根据权利要求17所述的方法，其中，所述第一端口是被配置用于从所述NVM设备输出的数据的单向并行端口，并且所述第二端口是并行端口。
20.根据权利要求17所述的方法，还包括：
当所述第一存储器存储体正在经由所述第一端口被访问时，禁止经由所述第二端口对所述第一存储器存储体进行访问；以及
当所述第二存储器存储体正在经由所述第二端口被访问时，禁止经由所述第一端口对所述第二存储器存储体进行访问。
CN202310109524.3A 2019-08-05 2020-07-20 具有存储体分配的多端口非易失性存储器设备以及相关系统和方法 Active CN116049050B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310109524.3A CN116049050B (zh) 2019-08-05 2020-07-20 具有存储体分配的多端口非易失性存储器设备以及相关系统和方法

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201962882932P 2019-08-05 2019-08-05
US62/882,932 2019-08-05
US16/719,493 US11030128B2 (en) 2019-08-05 2019-12-18 Multi-ported nonvolatile memory device with bank allocation and related systems and methods
US16/719,493 2019-12-18
CN202080055226.5A CN114207720B (zh) 2019-08-05 2020-07-20 具有存储体分配的多端口非易失性存储器设备以及相关系统和方法
PCT/US2020/042808 WO2021025853A1 (en) 2019-08-05 2020-07-20 Multi-ported nonvolatile memory device with bank allocation and related systems and methods
CN202310109524.3A CN116049050B (zh) 2019-08-05 2020-07-20 具有存储体分配的多端口非易失性存储器设备以及相关系统和方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN202080055226.5A Division CN114207720B (zh) 2019-08-05 2020-07-20 具有存储体分配的多端口非易失性存储器设备以及相关系统和方法

Publications (2)

Publication Number Publication Date
CN116049050A CN116049050A (zh) 2023-05-02
CN116049050B true CN116049050B (zh) 2023-10-31

Family

ID=74498561

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202310109524.3A Active CN116049050B (zh) 2019-08-05 2020-07-20 具有存储体分配的多端口非易失性存储器设备以及相关系统和方法
CN202080055226.5A Active CN114207720B (zh) 2019-08-05 2020-07-20 具有存储体分配的多端口非易失性存储器设备以及相关系统和方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202080055226.5A Active CN114207720B (zh) 2019-08-05 2020-07-20 具有存储体分配的多端口非易失性存储器设备以及相关系统和方法

Country Status (5)

Country Link
US (2) US11030128B2 (zh)
JP (2) JP7185804B2 (zh)
CN (2) CN116049050B (zh)
DE (1) DE112020003736B4 (zh)
WO (1) WO2021025853A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10521387B2 (en) * 2014-02-07 2019-12-31 Toshiba Memory Corporation NAND switch
US11030128B2 (en) * 2019-08-05 2021-06-08 Cypress Semiconductor Corporation Multi-ported nonvolatile memory device with bank allocation and related systems and methods
US11789893B2 (en) * 2020-08-05 2023-10-17 Etron Technology, Inc. Memory system, memory controller and memory chip
US11971832B2 (en) * 2020-10-07 2024-04-30 Infineon Technologies LLC Methods, devices and systems for high speed transactions with nonvolatile memory on a double data rate memory bus
US20230266909A1 (en) * 2022-02-24 2023-08-24 Micron Technology, Inc. Operating memory die based on temperature data

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4937781A (en) * 1988-05-13 1990-06-26 Dallas Semiconductor Corporation Dual port ram with arbitration status register
US9489326B1 (en) * 2009-03-09 2016-11-08 Cypress Semiconductor Corporation Multi-port integrated circuit devices and methods
CN108074593A (zh) * 2016-11-11 2018-05-25 桑迪士克科技有限责任公司 用于非易失性存储器的接口

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4718039A (en) 1984-06-29 1988-01-05 International Business Machines Intermediate memory array with a parallel port and a buffered serial port
US5291584A (en) 1991-07-23 1994-03-01 Nexcom Technology, Inc. Methods and apparatus for hard disk emulation
JP2947664B2 (ja) * 1992-03-30 1999-09-13 株式会社東芝 画像専用半導体記憶装置
TW269038B (zh) 1993-02-05 1996-01-21 Micron Technology Inc
JP3566429B2 (ja) 1995-12-19 2004-09-15 株式会社ルネサステクノロジ 同期型半導体記憶装置
US6795911B1 (en) 2000-01-28 2004-09-21 Oki Electric Industry Co., Ltd. Computing device having instructions which access either a permanently fixed default memory bank or a memory bank specified by an immediately preceding bank selection instruction
US20020108011A1 (en) 2000-12-11 2002-08-08 Reza Tanha Dual interface serial bus
US20040098545A1 (en) * 2002-11-15 2004-05-20 Pline Steven L. Transferring data in selectable transfer modes
JP4565966B2 (ja) 2004-10-29 2010-10-20 三洋電機株式会社 メモリ素子
US7401179B2 (en) * 2005-01-21 2008-07-15 Infineon Technologies Ag Integrated circuit including a memory having low initial latency
US7209405B2 (en) 2005-02-23 2007-04-24 Micron Technology, Inc. Memory device and method having multiple internal data buses and memory bank interleaving
US10102350B1 (en) * 2005-08-03 2018-10-16 Entropic Communications, Llc System and method for protecting data stored in the control registers of an integrated circuit
EP1764803A1 (en) * 2005-09-09 2007-03-21 STMicroelectronics S.r.l. Memory architecture with serial peripheral interface
WO2008002581A2 (en) * 2006-06-26 2008-01-03 Cypress Semiconductor Corporation Multi-port memory device and method
US7529149B2 (en) * 2006-12-12 2009-05-05 Mosaid Technologies Incorporated Memory system and method with serial and parallel modes
KR100888261B1 (ko) * 2007-02-22 2009-03-11 삼성전자주식회사 뱅크 ｉｄ를 이용할 수 있는 메모리 서브 시스템과 그 방법
JP5274864B2 (ja) 2007-04-06 2013-08-28 株式会社東芝 磁気共鳴イメージング装置、ｒｆコイルシステムおよび磁気共鳴イメージング方法
KR100870734B1 (ko) * 2007-04-18 2008-11-27 삼성전자주식회사 복수의 프로세서에 직렬 인터페이스 모드 및 병렬인터페이스 모드로 통신을 하는 멀티 포트 메모리 장치,이를 구비한 통신 시스템, 및 통신 방법
US8001334B2 (en) * 2007-12-06 2011-08-16 Silicon Image, Inc. Bank sharing and refresh in a shared multi-port memory device
KR20100041309A (ko) * 2008-10-14 2010-04-22 삼성전자주식회사 각 프로세서들의 어플리케이션 기능을 모두 활용 가능한 멀티 프로세서 시스템
US8209521B2 (en) 2008-10-18 2012-06-26 Micron Technology, Inc. Methods of indirect register access including automatic modification of a directly accessible address register
US9576630B2 (en) * 2010-07-09 2017-02-21 Cypress Semiconductor Corporation Memory devices and methods having multiple address accesses in same cycle
US20120017035A1 (en) * 2010-07-16 2012-01-19 Plx Technology, Inc. Runtime reprogramming of a processor code space memory area
US9640237B1 (en) * 2012-08-24 2017-05-02 Cypress Semiconductor Corporation Access methods and circuits for memory devices having multiple channels and multiple banks
US10108220B2 (en) * 2014-05-01 2018-10-23 Wisconsin Alumni Research Foundation Computer architecture having selectable, parallel and serial communication channels between processors and memory
JP6393628B2 (ja) * 2015-01-21 2018-09-19 日立オートモティブシステムズ株式会社 車両制御装置
US10268382B2 (en) 2015-06-18 2019-04-23 Mediatek Inc. Processor memory architecture
US9720604B2 (en) 2015-08-06 2017-08-01 Sandisk Technologies Llc Block storage protocol to RAM bypass
US9747038B2 (en) * 2015-12-02 2017-08-29 Qualcomm Incorporated Systems and methods for a hybrid parallel-serial memory access
US10146711B2 (en) 2016-01-11 2018-12-04 Intel Corporation Techniques to access or operate a dual in-line memory module via multiple data channels
US20180059933A1 (en) * 2016-08-26 2018-03-01 Sandisk Technologies Llc Electrically-Buffered NV-DIMM and Method for Use Therewith
US10216685B1 (en) * 2017-07-19 2019-02-26 Agiga Tech Inc. Memory modules with nonvolatile storage and rapid, sustained transfer rates
US10932358B2 (en) * 2017-09-27 2021-02-23 Mediatek Inc. Semiconductor devices and methods for enhancing signal integrity of an interface provided by a semiconductor device
US11385829B2 (en) * 2019-08-05 2022-07-12 Cypress Semiconductor Corporation Memory controller for non-interfering accesses to nonvolatile memory by different masters, and related systems and methods
US11030128B2 (en) * 2019-08-05 2021-06-08 Cypress Semiconductor Corporation Multi-ported nonvolatile memory device with bank allocation and related systems and methods

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4937781A (en) * 1988-05-13 1990-06-26 Dallas Semiconductor Corporation Dual port ram with arbitration status register
US9489326B1 (en) * 2009-03-09 2016-11-08 Cypress Semiconductor Corporation Multi-port integrated circuit devices and methods
CN108074593A (zh) * 2016-11-11 2018-05-25 桑迪士克科技有限责任公司 用于非易失性存储器的接口

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
并口NOR FLASH擦写控制器的功能及其验证改进设计;赵少兴;中国优秀硕士学位论文全文数据库 (信息科技辑);全文 *

Also Published As

Publication number Publication date
CN114207720B (zh) 2023-03-14
CN114207720A (zh) 2022-03-18
DE112020003736B4 (de) 2024-03-28
CN116049050A (zh) 2023-05-02
US11449441B2 (en) 2022-09-20
JP7216247B1 (ja) 2023-01-31
WO2021025853A1 (en) 2021-02-11
DE112020003736T5 (de) 2022-04-28
US20210349839A1 (en) 2021-11-11
US20210042245A1 (en) 2021-02-11
JP2023018104A (ja) 2023-02-07
JP7185804B2 (ja) 2022-12-07
US11030128B2 (en) 2021-06-08
JP2022534451A (ja) 2022-07-29

Similar Documents

Publication Publication Date Title
CN116049050B (zh) 具有存储体分配的多端口非易失性存储器设备以及相关系统和方法
US11768603B2 (en) Apparatuses and methods for concurrently accessing multiple partitions of a non-volatile memory
US10025737B2 (en) Interface for storage device access over memory bus
US11416426B2 (en) Memory device and method of operating the same
KR100745369B1 (ko) 포트상태 시그날링 기능을 갖는 멀티패쓰 억세스블 반도체메모리 장치
US10614871B2 (en) Semiconductor devices and semiconductor systems including the semiconductor devices
US7782703B2 (en) Semiconductor memory having a bank with sub-banks
US11698748B2 (en) Memory comprising memory controller configured to determine a logical address of a target zone system and method of operating the memory controller
KR102649213B1 (ko) 메모리 칩을 선택하는데 사용되는 인터페이스 칩 그리고 메모리 칩과 인터페이스 칩을 포함하는 스토리지 장치
US9728234B1 (en) Operating method of semiconductor memory device
CN113454720B (zh) 存储设备及其控制方法
US12124733B2 (en) Memory comprising memory controller configured to determine a logical address of a target zone system and method of operating the memory controller
US12079491B2 (en) Memory system including memory device and memory controller, and operating method thereof
US20240331758A1 (en) Memory module, memory device and memory system
CN117789785A (zh) 存储器件及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant