CN116033749A - 半导体结构的制备方法、半导体结构 - Google Patents

Abstract

本公开实施例提供一种半导体结构的制备方法、半导体结构，其中，制备方法包括：提供基底，所述基底内包括多个间隔设置的字线；形成多个上窄下宽的牺牲柱于所述基底上，每一所述牺牲柱分别位于对应的一条所述字线上；对所述牺牲柱之间的所述基底进行刻蚀，以暴露出所述基底内的有源区；在所述牺牲柱之间形成导电层，所述导电层接触所述有源区；移除所述牺牲柱；在所述导电层之间形成第一隔离层，以隔绝所述导电层。根据本公开实施例，可以至少减少形成接触插塞过程产生缝隙的现象。

Description

半导体结构的制备方法、半导体结构

技术领域

本公开涉及半导体技术领域，本公开涉及但不限于一种半导体结构的制备方法、半导体结构。

背景技术

在存储器中，有源区位于基底中，有源区和基底外的存储电容之间通常采用接触插塞（Node Contact，NC）进行连接。

然而，相关技术中，在形成接触插塞的过程中，易产生缝隙。此外，对基底表层刻蚀凹槽暴露有源区时，存在暴露的有源区不均匀的问题。这样，影响了有源区和存储电容之间的导电性，进而影响了存储器的电学性能。

发明内容

有鉴于此，本公开实施例提供一种半导体结构的制备方法、半导体结构，以至少减少形成接触插塞过程产生缝隙的现象。

本公开实施例提供一种半导体结构的制备方法，所述方法包括：

提供基底，所述基底内包括多个间隔设置的字线；形成多个上窄下宽的牺牲柱于所述基底上，每一所述牺牲柱分别位于对应的一条所述字线上；对所述牺牲柱之间的所述基底进行刻蚀，以暴露出所述基底内的有源区；在所述牺牲柱之间形成导电层，所述导电层接触所述有源区；移除所述牺牲柱；在所述导电层之间形成第一隔离层，以隔绝所述导电层。

本公开实施例提供一种半导体结构，采用如上所述的制备方法制备的半导体结构，所述半导体结构包括：

基底，包括多个间隔设置的字线；

多个第一隔离层，位于所述基底上，且每一所述第一隔离层位于每一所述字线上；所述第一隔离层内具有空气间隙；

多个导电层，分别位于所述第一隔离层之间的所述基底上，所述导电层与所述基底内的有源区接触。

本公开实施例中，提供基底，所述基底内包括多个间隔设置的字线；形成多个牺牲柱于所述基底上，每一所述牺牲柱分别位于对应的一条所述字线上；对所述牺牲柱之间的所述基底进行刻蚀，以暴露出所述基底内的有源区；在所述牺牲柱之间形成导电层，所述导电层接触所述有源区；移除所述牺牲柱；在所述导电层之间形成第一隔离层，以隔绝所述导电层。如此，一方面，先形成位于字线上的牺牲柱，可以使得牺牲柱的位置精确且尺寸均匀性好，再刻蚀牺牲柱之间的基底，以暴露基底中的有源区，能够获得均匀的刻蚀凹槽，改善暴露的有源区的均匀性，提高填充凹槽内的导电层与有源区之间的电学性能。另一方面，相较于相关技术中先形成位于有源区上方的牺牲柱、在牺牲柱之间填充第一隔离层后去除第一隔离层之间的牺牲柱、再对第一隔离层之间的基底进行凹槽刻蚀的方案，本公开实施例中先形成位于字线上的牺牲柱后、直接对牺牲柱之间的基底进行凹槽刻蚀，可以减少相关技术中去除第一隔离层之间的牺牲柱时对第一隔离层和第一隔离层之间的基底的破坏，进一步使得后续对基底进行凹槽刻蚀时，暴露的有源区的厚度更加均匀。又一方面，形成的牺牲柱呈上窄下宽的形状，可以使得牺牲柱之间的开口呈上宽下窄的形状。这样，在牺牲柱之间的开口中形成导电层时，可以降低填充的难度，缓解导电层内部存在缝隙的现象，提高有源区和存储电容之间的导电性，改善存储器的电学性能。此外，在形成导电层后，移除牺牲柱，使得去除牺牲柱后的导电层之间的开口呈上窄下宽的形状。这样，在导电层之间的开口中形成的第一隔离层内部存在缝隙，可以提高第一隔离层的绝缘性能。

附图说明

图1为相关技术中的一种接触插塞内部缝隙形成过程的结构示意图；

图2为本公开实施例提供的一种半导体结构的制备方法的实现流程示意图；

图3A为本公开实施例提供的一种基底的俯视结构示意图；

图3B为本公开实施例提供的一种半导体结构的制备方法中形成牺牲柱后的半导体结构沿aa’方向的剖面结构示意图；

图3C为本公开实施例提供的一种半导体结构的制备方法中形成牺牲层后的半导体结构沿aa’方向的剖面结构示意图；

图3D为本公开实施例提供的一种半导体结构的制备方法中暴露出基底内的有源区后的半导体结构沿aa’方向的剖面结构示意图；

图3E为本公开实施例提供的一种半导体结构的制备方法中沉积导电材料后的半导体结构沿aa’方向的剖面结构示意图；

图3F为本公开实施例提供的一种半导体结构的制备方法中形成导电层后的半导体结构沿aa’方向的剖面结构示意图；

图3G为本公开实施例提供的一种半导体结构的制备方法中形成移除牺牲柱后的半导体结构沿aa’方向的剖面结构示意图；

图3H为本公开实施例提供的一种半导体结构的制备方法中形成第一隔离层后的半导体结构沿aa’方向的剖面结构示意图；

图3I为本公开实施例提供的一种半导体结构的制备方法中去除导电层远离基底的部分后的半导体结构沿aa’方向的剖面结构示意图；

图3J为本公开实施例提供的一种半导体结构的制备方法中形成硬掩膜图案后的半导体结构沿aa’方向的剖面结构示意图；

图4为本公开实施例提供的又一种半导体结构的制备方法的实现流程示意图；

图5A为本公开实施例提供的一种半导体结构的制备方法中形成位线后的半导体结构的俯视结构示意图；

图5B为本公开实施例提供的一种半导体结构的制备方法中在第三隔离层之间形成牺牲层后的半导体结构沿bb’方向的剖面结构示意图；

图5C为本公开实施例提供的一种半导体结构的制备方法中形成牺牲柱后的半导体结构沿bb’方向的剖面结构示意图；

图5D为本公开实施例提供的一种半导体结构的制备方法中暴露出基底内的有源区后的半导体结构沿bb’方向的剖面结构示意图；

图5E为本公开实施例提供的一种半导体结构的制备方法中形成导电层后的半导体结构沿bb’方向的剖面结构示意图；

图5F为本公开实施例提供的一种半导体结构的制备方法中形成第一隔离层后的半导体结构沿bb’方向的剖面结构示意图；

图6为本公开实施例提供的又一种半导体结构的制备方法中去除导电层远离基底的部分后的半导体结构沿aa’方向的剖面结构示意图。

附图标记说明：

10：基底；11：字线；12：有源区；21：牺牲层；22：牺牲柱；31：硬掩膜图案；23：第一开口；24：导电层；25：导电材料；26：第一隔离层；13：第二隔离层；14：第一凹槽；121：第一接触区；27：位线；122：第二接触区；28：第三隔离层；15：浅沟槽隔离结构；261：空气间隙；29：第二开口。

具体实施方式

下面将参照附图更详细地描述本公开公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开公开的范围完整的传达给本领域的技术人员。

在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在……上”，其可以直接地在其它元件或层上或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”。

在此使用的术语的目的仅在于描述具体实施例并且不作为本公开的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

本文中术语“连接”应做广义理解。例如，可以是固定连接，也可以是可拆卸连接，或一体地连接。可以是直接相连，也可以通过中间媒介间接相连。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本公开中的具体含义。

相关技术中，在形成接触插塞的过程中，易产生缝隙。此外，对基底表层刻蚀凹槽暴露有源区时，存在暴露的有源区不均匀的问题。这样，影响了有源区和存储电容之间的导电性，进而影响了存储器的电学性能。

发明人在实施本公开实施例的过程中发现，出现接触插塞易产生缝隙的原因是：形成的牺牲柱是位于基底中的有源区上且呈上窄下宽的形状，在牺牲柱之间填充隔离层，在形成隔离层后移除牺牲柱，使得移除牺牲柱后的隔离层之间呈现为上窄下宽的形状。这样，增加了接触插塞的填充难度，使得在隔离层之间形成的接触插塞内部易产生缝隙，影响了有源区和存储电容之间的导电性，进而影响了存储器的电学性能。参照图1，图1为相关技术中的一种接触插塞内部缝隙形成过程的结构示意图，其中（a）为形成牺牲柱的结构示意图，（b）为形成隔离层的结构示意图，（c）为移除牺牲柱形成凹槽的结构示意图，（d）为形成导电层的结构示意图。由图1可知，相关技术中形成导电层的过程是：形成位于基底中的有源区（图中未示出）上的牺牲柱1，牺牲柱1之间的开口位于字线2上方；在字线2上方填充隔离层3；形成隔离层3后移除牺牲柱1。这里，因为先形成的牺牲柱通常是呈上窄下宽的形状，则牺牲柱之间的开口的形状呈上宽下窄，使得在牺牲柱之间的开口中形成的隔离层的形状是呈上宽下窄的，相应的，在形成隔离层3后移除牺牲柱1，形成的隔离层3之间的开口4的形状呈上窄下宽。这样，增加了在隔离层3之间的开口中填充形成接触插塞的难度，使得在隔离层3之间的开口中形成的接触插塞5内部易产生缝隙，影响了有源区和存储电容之间的导电性，进而影响了存储器的电学性能。

此外，相关技术中，对基底表层刻蚀凹槽暴露有源区的过程包括：先形成位于有源区上方的牺牲柱，在牺牲柱之间填充隔离层，去除隔离层之间的牺牲柱，再对隔离层之间的基底进行凹槽刻蚀以暴露有源区。一方面，因为填充的隔离层存在失衡，隔离层的尺寸精度差、均匀性差，隔离层之间的开口均匀性差，故通过隔离层之间的开口对基底进行凹槽刻蚀时，刻蚀的凹槽均匀度较难控制，使得暴露的有源区不均匀。又一方面，在去除隔离层之间的牺牲柱时，例如，会使用湿法刻蚀液移除牺牲柱，湿法刻蚀液可能会对基底表面的材料（例如，位于在基底中表面的第二隔离层）进行刻蚀，后续对隔离层之间的基底进行刻蚀、以暴露有源区时，则可能导致暴露有源区的深度过厚，造成暴露的有源区的厚度不均匀的现象。

在此基础上，本公开实施例提供了一种半导体结构的制备方法，先形成位于字线上、且呈上窄下宽的牺牲柱，对牺牲柱之间的基底进行刻蚀，以暴露基底内的有源区，以及在牺牲柱之间形成导电层（对应上述接触插塞），以使导电层接触有源区。一方面，形成的牺牲柱呈上窄下宽的形状，则牺牲柱之间的开口的形状呈上宽下窄，这样在牺牲柱之间的开口中形成导电层时，可以降低填充导电层的难度，缓解导电层内部易产生缝隙的现象。另一方面，先形成位于每一字线上的牺牲柱，可以使得牺牲柱的位置精确且尺寸均匀性好，再刻蚀牺牲柱之间的基底，以暴露基底中的有源区，能够获得均匀的刻蚀凹槽，改善暴露的有源区的均匀性，提高填充凹槽内的导电层与有源区之间的电学性能。这样，提高了有源区和存储电容之间的导电性，改善了存储器的电学性能。又一方面，因为先形成位于字线上的牺牲柱后、直接对牺牲柱之间的基底进行凹槽刻蚀，无需如相关技术中，先形成位于有源区上方的牺牲柱、在牺牲柱之间填充第一隔离层后去除第一隔离层之间的牺牲柱、在对第一隔离层之间的基底进行凹槽刻蚀，本公开实施例可以避免相关技术中去除第一隔离层之间的牺牲柱时对有源区的破坏，进一步使得后续对基底进行凹槽刻蚀时，暴露的有源区的厚度更加均匀。

图2为本公开实施例提供一种半导体结构的制备方法的实现流程示意图。如图2所示，所述方法包括如下步骤S11至步骤S16，其中：

步骤S11：提供基底，所述基底内包括多个间隔设置的字线。

这里，基底内包括多个间隔设置的字线，字线的延伸方向以及排列方向均可以是根据实际应用场景确定的，例如，字线可以沿第一方向延伸、沿第二方向间隔设置，第一方向与第二方向可以垂直。本公开实施例对字线的延伸方向和间隔设置的方向不做限定。

基底内还包括有源区，有源区的数量可以是一个，也可以是多个。在有源区的数量为多个的情况下，多个有源区在基底内间隔设置。本公开实施例对有源区的数量、分布方式均不做限定。例如，多个有源区呈阵列排布。

在一些实施方式中，基底的组成结构可以如图3A所示，基底10可以包括字线11和有源区12。

在一些实施方式中，基底可以包括衬底，衬底可以是硅、硅锗、绝缘体上硅等等。在一些实施方式中，衬底可以是单层或多层，例如单晶硅单层衬底、多晶硅单层衬底、多晶硅和金属多层衬底等。在一些实施方式中，衬底还可以包括其他半导体元素或包括半导体化合物，例如：碳化硅（SiC）、砷化镓（GaAs）、磷化镓（GaP）、磷化铟（InP）、砷化铟（InAs）或锑化铟（InSb），或包括其他半导体合金，例如：磷化砷镓（GaAsP）、砷化铟铝（AlInAs）、砷化镓铝（AlGaAs）、砷化铟镓（GaInAs）、磷化铟镓（GaInP）、和/或磷砷化铟镓（GaInAsP）或其组合。在一些实施方式中，可以对衬底的不同区域进行N型掺杂或P型掺杂以形成有源区。

在一些实施方式中，有源区可以包括第一接触区，第一接触区为晶体管的源区或漏区。每个有源区可以形成单个晶体管，也可以形成多个晶体管。在一些实施方式中，每个有源区形成单个晶体管，第一接触区为该晶体管中的源区或漏区中的一者。在一些实施方式中，每个有源区可以形成共极的两个晶体管，每个有源区包括两个第一接触区，该两个第一接触区分别为两个晶体管的源区或漏区中单独接出的一端。在一些实施方式中，第一接触区可以用于与存储电容连接。如图3A所示，有源区12可以包括第一接触区121，第一接触区121位于有源区12的两端。

在一些实施方式中，有源区还可以包括第二接触区，第二接触区为晶体管的源区或漏区中不同于第一接触区的一者。在一些实施方式中，每个有源区可以形成单个晶体管，第一接触区和第二接触区分别为该晶体管的源区和漏区中的一者。在一些实施方式中，每个有源区可以形成共极的两个晶体管，有源区包括两个第一接触区、一个第二接触区，该两个第一接触区分别为两个晶体管的源区或漏区中单独接出的一端，该第二接触区为两个晶体管共用的接触区。如图3A所示，有源区12还可以包括第二接触区122。

在一些实施方式中，基底中还可以包括设置于多个有源区之间的浅沟槽隔离（Shallow Trench Isolation，STI）结构，通过浅沟槽隔离结构使各有源区之间彼此绝缘。还要说明的是，间隔设置的字线之间也可以分布有绝缘材料。如图3A所示，基底中还可以包括设置于多个有源区之间的浅沟槽隔离结构15。

在一些实施方式中，字线与形成的晶体管中的栅极相连，栅极与有源区中形成的沟道连接。字线与晶体管中栅极的连接方式，可以是与该字线延伸方向上的一列栅极连接，也可以是与该字线延伸方向上的两列栅极连接。字线可以为埋入式字线，还可以为非埋入式字线。如图3A所示，字线11与形成的晶体管中的栅极相连，栅极与有源区12的沟道（图中未示出）连接。

步骤S12：形成多个上窄下宽的牺牲柱于所述基底上，每一所述牺牲柱分别位于对应的一条所述字线上。

这里，实施时，形成多个牺牲柱的方式可以包括但不限于先形成牺牲层、然后对牺牲层进行干法刻蚀的方式，或者图案化沉积的方式。在一些实施方式中，通过形成牺牲层、然后对牺牲层进行干法刻蚀的方式，形成呈上窄下宽的牺牲柱，每一牺牲柱分别位于对应的一条字线上。可以理解的是，干法刻蚀具有高各向异性，即在垂直于基底方向上刻蚀牺牲层，形成的牺牲柱具有良好的尺寸精确度。在实施中，因为牺牲层在垂直于基底方向上受到高能粒子的作用不同，在牺牲层的表面累计受到高能粒子作用的时长多、牺牲层的底部累计受到高能粒子作用的时长相对较少，故通过干法刻蚀可以形成上窄下宽的牺牲柱。需要说明的是，上窄下宽的牺牲柱呈即牺牲柱在远离基底一侧呈正梯形，亦即牺牲柱在远离基底一侧的尺寸小于牺牲柱在靠近基底一侧的尺寸。图3B为本公开实施例提供的一种半导体结构的制备方法中形成牺牲柱后的半导体结构沿aa’方向的剖面结构示意图，如图3B所示，形成多个上窄下宽的牺牲柱22于基底10上，每一牺牲柱22分别位于对应的一条字线11上。牺牲柱22在远离基底一侧的尺寸L1小于牺牲柱22在靠近基底一侧的尺寸L2。需要说明的是，过aa’方向的截面是垂直于字线延伸方向且不过有源区的。

在一些实施方式中，每一牺牲柱分别位于对应的一条字线上，可以是一个牺牲柱位于一条字线上，且每条牺牲柱的延伸方向与相应的字线延伸方向相同。在另一些实施方式中，每一牺牲柱分别位于对应的一条字线的部分区域之上，多个牺牲柱沿字线延伸方向间隔设置并位于一条字线上，在本公开实施例中多个牺牲柱呈阵列排布，即多个牺牲柱在字线延伸方向和字线间隔设置方向呈阵列分布。

在一些实施例中，上述步骤S12包括步骤S121至步骤S122：

步骤S121：在所述基底上形成牺牲层；

步骤S122：对所述牺牲层进行干法刻蚀，形成位于每一所述字线上的牺牲柱和多个上宽下窄的第一开口。

这里，可以在基底上采用沉积的方式形成牺牲层。实施时，沉积方式可以采用物理气相沉积（Physical Vapor Deposition，PVD）工艺、化学气相沉积（ChemicalVaporDeposition，CVD）工艺或原子层沉积（Atomic Layer Deposition，ALD）工艺等任意合适的沉积工艺，这里并不限定。牺牲层的材料可以是氧化物、氮化物等绝缘材料。例如氧化硅、氮化硅等。

形成的牺牲层可以位于整个基底上，也可以位于部分基底上，即牺牲层沿字线延伸方向间隔分布于基底上。在一些实施方式中，牺牲层位于整个基底上，对牺牲层进行刻蚀，形成的多个牺牲柱在垂直于字线延伸方向间隔设置、每一牺牲柱分别位于对应的一条字线上（即对应上述一个牺牲柱位于一条字线上）。在另一些实施方式中，牺牲层沿字线延伸方向间隔分布于基底上，对牺牲层进行刻蚀，形成的多个牺牲柱在垂直于字线延伸方向间隔设置、且每一牺牲柱分别位于对应的一条字线上，在沿字线延伸方向间隔设置并位于一条字线上（即对应上述一个牺牲柱位于一条字线上的部分区域）。图3C为本公开实施例提供的一种半导体结构的制备方法中形成牺牲层后的半导体结构沿aa’方向的剖面结构示意图，如图3C所示，在基底10上形成牺牲层21。

对牺牲层进行干法刻蚀，实施时，干法刻蚀可以为物理刻蚀，例如溅射刻蚀，还可以是化学性刻蚀，例如等离子体刻蚀，还可以是物理化学结合的刻蚀方式，例如离子刻蚀、高密度等离子体刻蚀。可以理解的是，本公开实施例中采用的是干法刻蚀，形成位于每一字线上的牺牲柱是上窄下宽的，相应的，牺牲柱之间的第一开口是上宽下窄的。第一开口呈上宽下窄即每个第一开口在远离基底一侧呈倒梯形，亦即第一开口在远离基底一侧的尺寸大于第一开口在靠近基底一侧的尺寸。对牺牲层进行干法刻蚀，如图3B所示，形成位于每一字线11上的牺牲柱22和多个上宽下窄的第一开口23，第一开口23在远离基底一侧的尺寸L3大于第一开口23在靠近基底一侧的尺寸L4。

步骤S13：对所述牺牲柱之间的所述基底进行刻蚀，以暴露出所述基底内的有源区。

这里，基底中还包括有源区以及覆盖有源区上方的绝缘材料，绝缘材料可以减少有源区与基底上的导电材料之间的短路。对牺牲柱之间的基底进行刻蚀，可以采用干法刻蚀，还可以采用湿法刻蚀。采用干法刻蚀直接通过牺牲柱之间的开口形成的图案，对基底进行刻蚀。在一些实施方式中，干法刻蚀的刻蚀功率大于预设功率，即采用高刻蚀功率的方式对牺牲柱之间的基底进行刻蚀，以暴露出基底内的有源区。采用湿法刻蚀可以采用对基底表层具有高刻蚀选择比的方式，对基底进行刻蚀。暴露出基底内的有源区，可以是有源区中的源区或漏区。

图3D为本公开实施例提供的一种半导体结构的制备方法中暴露出基底内的有源区后的半导体结构沿aa’方向的剖面结构示意图，如图3A和图3D所示，对所述牺牲柱23之间的所述基底10进行刻蚀，以暴露出所述基底内的有源区12。

步骤S14：在所述牺牲柱之间形成导电层，所述导电层接触所述有源区。

这里，在牺牲柱之间形成导电层，即在牺牲柱之间的开口中形成导电层。实施时，可以通过在牺牲柱之间的开口中沉积导电材料形成导电层。沉积方式可以采用PVD、CVD、ALD等任意合适的沉积工艺，这里并不限定。形成导电层的导电材料可以是多晶硅、钛、铜、钨、石墨中的至少一种。

导电层接触有源区，即导电层与有源区电连接。在一些实施方式中，这里的有源区为源区或漏区中的一者。例如在存储器中，导电层在靠近基底的一端与有源区的漏区相连，导电层远离基底的一端用于连接存储电容，以实现读取存储电容中的数据信息，或将数据信息写入到存储电容中。

图3F为本公开实施例提供的一种半导体结构的制备方法中形成导电层后的半导体结构沿aa’方向的剖面结构示意图，如图3F和3A所示，在所牺牲柱之间形成导电层24，导电层24接触有源区12。

在一些实施方式中，通过沉积的方式在牺牲柱之间形成导电层时，还会形成覆盖牺牲柱的上表面的导电材料。在沉积形成在牺牲柱之间和覆盖牺牲柱的上表面的导电材料之后，去除覆盖牺牲柱的上表面的导电材料，形成位于牺牲柱之间的导电层，所述导电层接触所述有源区。图3E为本公开实施例提供的一种半导体结构的制备方法中沉积导电材料后的半导体结构沿aa’方向的剖面结构示意图。如图3E所示，沉积形成在牺牲柱22之间和覆盖牺牲柱22的上表面的导电材料25。去除覆盖牺牲柱22的上表面的导电材料25，如图3F所示，形成位于牺牲柱之间的导电层24。

需要说明的是，因牺牲柱之间的开口呈上宽下窄，故形成于牺牲柱之间的开口中的导电层呈上宽下窄，即导电层在远离基底一侧呈倒梯形，亦即导电层在远离基底一侧的尺寸大于导电层在靠近基底一侧的尺寸。如图3F所示，导电层24在远离基底一侧的尺寸L5大于导电层24在靠近基底一侧的尺寸L6。

本公开实施例中，因形成于字线上的牺牲柱呈上窄下宽的形状，相应的，牺牲柱之间的开口呈上宽下窄的形状。在牺牲柱之间的开口中沉积导电材料时，牺牲柱之间的开口呈上宽下窄的形状，有利于导电材料从基底表面向上依次沉积，降低在牺牲柱之间形成导电层的工艺难度。这样，可以缓解导电层内部存在缝隙的现象，为改善有源区和存储电容之间的导电性提供支持，提升存储器的电学性能。

步骤S15：移除所述牺牲柱。

这里，可以通过刻蚀的方式移除牺牲柱。可以是湿法刻蚀，也可以是干法刻蚀。在一些实施方式中，通过牺牲柱/导电层为高刻蚀选择比的湿法蚀刻方式，移除牺牲柱。在一些实施方式中，牺牲柱的材料为氧化硅，导电层的材料为多晶硅，采用氧化物/多晶硅为高刻蚀选择比的方式进行湿法刻蚀。可以理解的是，因牺牲柱/导电层是高刻蚀选择比，湿法刻蚀移除牺牲柱的过程中，刻蚀液对高刻蚀速率的牺牲柱进行刻蚀、对低刻蚀速率的导电层进行保护，故不会对导电层的形状产生影响。又因形成于牺牲柱之间的开口中的导电层呈上宽下窄的形状，故通过湿法刻蚀移除牺牲柱后，形成于导电层之间的开口是上窄下宽的形状。

在一些实施方式中，移除牺牲柱，相邻的导电层之间形成第二开口。可以理解的是，第二开口是上窄下宽的形状，即第二开口在远离基底一侧呈正梯形，亦即第二开口在远离基底一侧的尺寸小于第二开口在靠近基底一侧的尺寸。图3G为本公开实施例提供的一种半导体结构的制备方法中形成移除牺牲柱后的半导体结构沿aa’方向的剖面结构示意图，如图3G所示，移除牺牲柱后，相邻的导电层之间形成第二开口29，第二开口29在远离基底一侧的尺寸L7小于第二开口29在靠近基底一侧的尺寸L8。

步骤S16：在所述导电层之间形成第一隔离层，以隔绝所述导电层。

这里，在导电层之间形成第一隔离层，即在牺牲柱之间的开口中形成第一隔离层。实施时，可以在导电层之间的开口中沉积形成第一隔离层，沉积方式可以采用PVD、CVD、ALD等任意合适的沉积工艺，这里并不限定。第一隔离层的材料可以是氮化物，例如氮化硅。

图3H为本公开实施例提供的一种半导体结构的制备方法中形成第一隔离层后的半导体结构沿aa’方向的剖面结构示意图，如图3H所示，在导电层24之间形成第一隔离层26，以隔绝导电层24。

需要说明的是，因导电层之间的第二开口呈上窄下宽的形状，在沉积第一隔离层时，在第二开口上部沉积的隔离材料会提前结合，从而会在隔离层内形成空气间隙。空气间隙的介电常数小，从而可以提高第一隔离层的绝缘性，改善导电层和导电层之间的绝缘性能。

在一些实施例中，上述步骤S15包括步骤S151：

步骤S151：对所述牺牲柱进行刻蚀，形成上窄下宽的第二开口；

上述步骤S16包括步骤S161：

步骤S161：在所述第二开口中填充绝缘材料，形成具有空气间隙的第一隔离层。

这里，对牺牲柱进行湿法刻蚀，采用牺牲柱与导电层之间为高刻蚀选择比的蚀刻方式，对牺牲柱进行刻蚀。因为刻蚀过程是对高刻蚀速率的牺牲柱进行刻蚀、对低刻蚀速率的导电层进行保护，故不会对导电层的形状产生影响。又因为牺牲柱呈上窄下宽的形状，相应地，形成于牺牲柱之间的开口中的导电层呈上宽下窄的形状，故通过湿法刻蚀移除牺牲柱后，可以形成位于导电层之间、上窄下宽的第二开口。

这里，空气间隙指含有气体的间隙。气体可以是空气也可以是工艺制备过程的设备氛围，例如氩气、氮气等，本公开实施例对气体的类型不作限定。

参照图3G和图3H，在所述第二开口29中填充绝缘材料，形成具有空气间隙261的第一隔离层26。

在一些实施例中，上述步骤S161包括步骤S162：

步骤S162：采用第三刻蚀工艺对所述牺牲柱进行湿法刻蚀，形成上窄下宽的第二开口；在所述第三刻蚀工艺中，所述牺牲柱的刻蚀速率大于所述导电层的刻蚀速率。

这里，牺牲柱的刻蚀速率大于导电层的刻蚀速率，在对牺牲柱进行刻蚀的过程中，可以保护导电层不被刻蚀。

在一些实施例中，所述在所述导电层之间填充形成第一隔离层之后，所述方法还包括：

去除所述导电层远离所述基底的部分。

这里，采用导电层与第一隔离层之间具有高刻蚀选择比的方式对导电层进行刻蚀，即在去除导电层远离基底的部分的工艺中，导电层的刻蚀速率大于第一隔离层的刻蚀速率。去除导电层远离基底的部分，形成的导电层用于连接存储电容，导电层靠近基底的一端连接有源区，导电层远离基底的一端用于连接存储电容。在一些实施方式中，导电层还通过电容接触垫与存储电容电连接，如此，实现了有源区和存储电容之间的电连接。

可以理解的是，在导电层内部存在缝隙的情况下，去除导电层远离基底的部分，剩余的导电层表面可能存在缝隙剩余形成的沟槽，导致剩余导电层的表面不平坦。本公开实施例中，形成的牺牲柱呈上窄下宽的形状，相应的，牺牲柱之间的开口的形状呈上宽下窄，故在牺牲柱之间的开口中沉积导电材料形成导电层时，导电材料可以从基底表面向上依次沉积，减少了导电层存在缝隙的现象，在去除导电层远离基底的部分后，缓解了剩余的导电层表面存在缝隙剩余形成的沟槽的问题，使得剩余导电层可以形成平坦的表面。这样，可以改善存储电容与导电层之间的导电性，从而改善存储器的电学性能。

图3I为本公开实施例提供的一种半导体结构的制备方法中去除导电层远离基底的部分后的半导体结构沿aa’方向的剖面结构示意图，如图3I和图3A所示，去除导电层远离基底的部分，形成的导电层24用于连接存储电容，导电层24靠近基底10的一端连接有源区12，导电层24远离基底10的一端用于连接存储电容（图中未示出）。

本公开实施例提供了一种半导体结构的制备方法，先形成位于字线上的牺牲柱，且牺牲柱呈上窄下宽的形状，对牺牲柱之间的基底进行刻蚀，以暴露基底内的有源区，以及在牺牲柱之间形成导电层，以使导电层接触有源区，再移除牺牲柱，在导电层之间形成第一隔离层，以隔绝导电层。一方面，先形成位于字线上的牺牲柱，可以使得牺牲柱的位置精确且尺寸均匀性好，再刻蚀牺牲柱之间的基底，以暴露基底中的有源区，能够获得均匀的刻蚀凹槽，改善暴露的有源区的均匀性，提高填充凹槽内的导电层与有源区之间的电学性能。另一方面，相较于相关技术中先形成位于有源区上方的牺牲柱、在牺牲柱之间填充第一隔离层后去除第一隔离层之间的牺牲柱、再对第一隔离层之间的基底进行凹槽刻蚀的方案，本公开实施例中先形成位于字线上的牺牲柱后、直接对牺牲柱之间的基底进行凹槽刻蚀，可以减少相关技术中去除第一隔离层之间的牺牲柱时对第一隔离层和第一隔离层之间的基底的破坏，进一步使得后续对基底进行凹槽刻蚀时，暴露的有源区的厚度更加均匀。又一方面，形成的牺牲柱呈上窄下宽的形状，相应的，牺牲柱之间的开口呈上宽下窄的形状。这样，在牺牲柱之间的开口中形成导电层时，可以降低填充的难度，缓解导电层内部存在缝隙的现象，提高有源区和存储电容之间的导电性，改善存储器的电学性能。此外，在形成导电层后，移除牺牲柱，使得去除牺牲柱后的导电层之间的开口呈上窄下宽的形状。这样，在导电层之间的开口中形成的第一隔离层内部存在缝隙，可以提高第一隔离层的绝缘性能。

在一些实施例中，所述基底还包括覆盖各所述字线和所述有源区的第二隔离层；上述步骤S13包括步骤S131：

步骤S131：对位于所述第一开口下方的所述第二隔离层进行刻蚀，形成多个第一凹槽，每一所述第一凹槽分别暴露一个所述有源区的第一接触区。

这里，参照图3B，基底10还包括覆盖各字线11和有源区（图中未示出）的第二隔离层13。第二隔离层可以是氮化物、氧化物等绝缘材料。第二隔离层覆盖各字线和有源区，可以减少各字线和与基底上的其他导电材料之间的短路，例如，在动态随机存取存储器（Dynamic Random Access Memory，DRAM）中，第二隔离层可以减少字线与位线之间的短路；第二隔离层还可以减少各字线与第一接触区之间的短路。

实施时，可以通过刻蚀的方式形成第一凹槽。刻蚀方式可以是干法刻蚀，也可以是湿法刻蚀。在一些实施方式中，采用高刻蚀能量的干法刻蚀方式，以牺牲柱作为掩膜图案，对第一开口下方的第二隔离层进行刻蚀。在一些实施方式中，采用第二隔离层/导电层高刻蚀选择比的方式，对第一开口下方的第二隔离层进行刻蚀。

如图3A、图3B和图3D所示，对位于所述第一开口23下方的所述第二隔离层13进行刻蚀，形成多个第一凹槽14，每一所述第一凹槽14分别暴露一个所述有源区12的第一接触区121。

在一些实施例中，上述步骤S122包括步骤S123：

步骤S123：采用第一刻蚀工艺，对所述牺牲层进行干法刻蚀，形成位于每一所述字线上的牺牲柱和多个上宽下窄的第一开口；在所述第一刻蚀工艺中，所述牺牲层的刻蚀速率大于所述第二隔离层的刻蚀速率。

这里，在形成牺牲柱和第一开口的过程中，牺牲层的刻蚀速率大于第二隔离层的刻蚀速率，第二隔离层为刻蚀停止层，即在刻蚀过程中对牺牲层进行刻蚀、对第二隔离层进行保护。

在一些实施例中，上述步骤S131包括步骤S132：

步骤S132：采用第二刻蚀工艺，对位于所述第一开口下方的所述第二隔离层进行刻蚀，形成多个第一凹槽；在所述第二刻蚀工艺中，所述第二隔离层的刻蚀速率大于所述牺牲柱的刻蚀速率。

这里，在形成多个第一凹槽的过程中，第二隔离层的刻蚀速率大于牺牲柱的刻蚀速率，即在刻蚀的过程中对第一开口下方的第二隔离层进行刻蚀、对牺牲柱进行保护。在一些实施方式中，第二刻蚀工艺的刻蚀功率大于预设功率，即采用高能量刻蚀的方式，以提高第一凹槽的均匀性。

还需要说明的是，相关技术中，形成位于有源区上的牺牲柱之后形成第一隔离层，然后移除牺牲柱、对牺牲柱之间的第二隔离层进行刻蚀，以暴露有源区。由于牺牲柱较厚，会使用湿法刻蚀液移除牺牲柱，该湿法刻蚀液也会对第一隔离层进行刻蚀，从而导致第一隔离层的形状发生变化，例如形成上窄下宽的形状的开口，由此不利于后续形成导电层。同时，该湿法刻蚀液还有可能会对第二隔离层进行刻蚀，由此在后续刻蚀第二隔离层，暴露有源区时，则导致暴露有源区的深度过厚，由此会引发栅极诱导漏极漏电（GateInduce DrainLeakage，GIDL）问题。

本公开实施例中，在形成位于字线上的牺牲柱之后形成导电层，对采用高选择比、高蚀刻能量的刻蚀气体对第二隔离层进行刻蚀，从而暴露出有源区。先形成位于字线上的牺牲柱，一方面，由于先形成的牺牲柱的位置精确且尺寸均匀性好，在刻蚀牺牲柱之间的基底时，有利于获得均匀的刻蚀凹槽。另一方面，先形成位于字线上的牺牲柱，再刻蚀凹槽以暴露有源区，由于没有像相关技术中先对有源区上的牺牲柱进行刻蚀，使得第二隔离层的厚度是均匀的，由此暴露的有源区的厚度也是均匀的，从而能够改善GIDL问题，提高产品性能。同时，本公开在暴露出有源区之后，即形成导电层，由于牺牲柱的形状是上窄下宽的，导电层内不会形成空气间隙，从而能够提高导电性能。

在一些实施例中，上述步骤S14包括步骤S141：

步骤S141：在所述第一开口和所述第一凹槽中沉积导电材料，形成与所述第一接触区连接的导电层。

这里，第一接触区为有源区中的源区或漏区中的一者。如图3A、图3D和图3F所示，在所述第一开口23和所述第一凹槽14中沉积导电材料，形成与所述第一接触区121连接的导电层24。

在一些实施例中，上述步骤S122包括步骤S124至步骤S126：

步骤S124：在所述牺牲层表面形成硬掩膜结构；

步骤S125：对所述硬掩膜结构中对应于各所述第一接触区的区域进行刻蚀，形成硬掩膜图案；

步骤S126：基于所述硬掩膜图案对所述牺牲层进行刻蚀，形成位于每一所述字线上的牺牲柱和多个上宽下窄的第一开口。

这里，硬掩膜结构的材料可以是氮氧化硅层（SION）、氮化硅层（SIN）旋涂式硬掩膜（Spin-On Hard-Mask，SOH）、旋涂碳（Spin-On carbon ，SOC）、非晶碳层（Amorphous carbonlayer，ACL）等中的至少一种。例如，形成的硬掩膜结构可以是包括ACL、SION、SOH、多晶硅形成的堆叠结构。可以理解的是，对硬掩膜结构中对应于各第一接触区的区域进行刻蚀形成的硬掩膜图案，位于每一字线对应的牺牲层上方。基于硬掩膜图案对牺牲层进行刻蚀，将硬掩膜图案转移至牺牲层中，形成位于每一字线上的牺牲柱以及位于牺牲柱之间的第一开口，牺牲柱呈上窄下宽的形状，第一开口呈上宽下窄的形状。

图3J为本公开实施例提供的一种半导体结构的制备方法中形成硬掩膜图案后的半导体结构沿aa’方向的剖面结构示意图。如图3A和图3J所示，对所述硬掩膜结构中对应于各所述第一接触区121的区域进行刻蚀，形成硬掩膜图案31。硬掩膜图案31位于每一字线11对应的牺牲层21上方。对牺牲层进行干法刻蚀，如图3B所示，形成位于每一字线11上的牺牲柱22和多个上宽下窄的第一开口23。

在一些实施例中，所述字线沿第一方向延伸且沿第二方向间隔设置，本公开实施例提供一种半导体结构的制备方法，如图4所示，该方法包括步骤S21至步骤S28：

步骤S21：提供基底，所述基底内包括多个间隔设置的字线；

步骤S22：在所述基底上形成沿所述第二方向延伸且沿所述第一方向间隔设置的位线和覆盖所述位线的第三隔离层；

步骤S23：在相邻两个所述第三隔离层之间形成沿所述第二方向延伸的牺牲层；

步骤S24：对所述牺牲层进行干法刻蚀，形成位于每一所述字线上的牺牲柱和多个上宽下窄的第一开口；

步骤S25：对所述牺牲柱之间的所述基底进行刻蚀，以暴露出所述基底内的有源区；

步骤S26：在所述牺牲柱之间形成导电层，所述导电层接触所述有源区；

步骤S27：移除所述牺牲柱；

步骤S28：在所述导电层之间形成第一隔离层，以隔绝所述导电层。

这里，位线可以是单层导电材料，也可以是多层导电材料。在一些实施方式中，有源区还可以包括第二接触区，基底上形成与第二接触区连接的位线。位线可以直接与第二接触区连接，也可以通过接触结构与第二接触区连接。可以理解的是，存储电容与第一接触区连接，位线与第二接触区连接，以使位线能够读取存储电容中的数据信息，或者将数据信息写入到存储电容中，从而使得存储器可以正常工作。

图5A为本公开实施例提供的一种半导体结构的制备方法中形成位线后的半导体结构的俯视结构示意图，如图5A所示，有源区12还可以包括第二接触区122，基底10上形成与第二接触区122连接的位线27。

第三隔离层可以是氮化物等绝缘材料，例如第三隔离层为氮化硅。第三隔离层用于减少位线之间的短路。图5B为本公开实施例提供的一种半导体结构的制备方法中在第三隔离层之间形成牺牲层后的半导体结构沿bb’方向的剖面结构示意图，如图5B和图5A所示，在所述基底10上形成沿所述第二方向X延伸且沿所述第一方向Y间隔设置的位线27和覆盖所述位线27的第三隔离层28。需要说明的是，图5A中，沿bb’方向的剖面垂直于位线延伸方向且不过字线。

牺牲层形成于相邻两个第三隔离层之间且沿第二方向延伸，即对应上述牺牲层沿字线延伸方向间隔分布于基底上。如图5A和5B所示，在相邻两个所述第三隔离层之间形成沿所述第二方向X延伸的牺牲层21。

在实施上述步骤S24时，一方面，在垂直于字线延伸方向且不过位线（包含覆盖位线的第三隔离层）的剖面内（即在两个第三隔离层之间平行于位线的剖面内），对所述牺牲层进行干法刻蚀，形成的牺牲柱和第一开口在位线延伸方向上依次排列。这里，可以参照图3B，对所述牺牲层进行干法刻蚀，形成的牺牲柱22和第一开口23在位线延伸方向（第二方向X）上依次排列。另一方面，在垂直于位线延伸方向且不过字线的剖面内，对所述牺牲层进行干法刻蚀，形成的是间隔设置的第一开口，即第一开口和第三隔离层在字线延伸方向上，依次排列。图5C为本公开实施例提供的一种半导体结构的制备方法中形成牺牲柱后的半导体结构沿bb’方向的剖面结构示意图，如图5C中所示，对所述牺牲层进行干法刻蚀，在字线延伸方向（第一方向Y）上，形成的是间隔设置的第一开口23，即在字线延伸方向（第一方向Y）上，第一开口23和第三隔离层28依次排列。需要说明的是，如图5C所示，沿第一方向Y上第一开口23也是上宽下窄的形状，这是因为形成的第三隔离层是上窄下宽的形状。

在实施上述步骤S25时，如图5C和图5D所示，对位于所述第一开口23下方的所述第二隔离层13进行刻蚀，形成多个第一凹槽14，每一第一凹槽14分别暴露一个有源区12的第一接触区121。

在实施上述步骤S26时，在所述牺牲柱之间形成导电层，所述导电层接触所述有源区，即在第一开口和第一凹槽中沉积导电材料，形成接触有源区的第一接触区的导电层。在垂直于位线且不过字线的剖面内，在牺牲柱之间形成的是间隔设置的导电层，即导电层和第三隔离层在字线延伸方向上依次排列。图5E为本公开实施例提供的一种半导体结构的制备方法中形成导电层后的半导体结构沿bb’方向的剖面结构示意图，如图5E所示，形成与所述第一接触区121连接的导电层24，导电层24和第三隔离层28在字线延伸方向（第一方向Y）上依次排列。

在实施上述步骤S28时，在所述导电层之间形成第一隔离层，即沿位线延伸方向上相邻导电层之间形成第一隔离层。可以理解的是，在导电层之间形成的第一隔离层位于字线上方。如图5F所示，在导电层24之间形成第一隔离层26。（图中仅示出过程中覆盖导电层和第三隔离层上方的第一隔离层）。需要说明的是，第一隔离层可以减少沿位线延伸方向上相邻的导电层之间的短路。

需要说明的是，上述步骤S21对应上述步骤S11、步骤S24对应上述步骤S122、步骤S25至步骤S28分别对应上述步骤S13至步骤S16，在实施时还可以参照上述步骤S11、步骤S122、步骤S13至步骤S16的具体实施方式。

在一些实施例中，所述第一隔离层的材料和所述第三隔离层的材料相同。

这里，第一隔离层的材料和第三隔离层的材料均可以是氮化物，例如氮化硅。沿第二方向相邻的两个第一隔离层和沿第二方向相邻的两个第三隔离层构成导电层的侧墙，第一隔离层和第三隔离层的材料相同，第一隔离层和第三隔离层对导电层的支撑作用相同、电隔离的作用亦相同。

本公开实施例提供一种半导体结构，该半导体结构是采用如上所述的制备方法制备的，参照图3A和图3H，该半导体结构包括基底10、多个第一隔离层26和多个导电层24，其中：

基底10，包括多个间隔设置的字线11；

多个第一隔离层26，位于所述基底10上，且每一所述第一隔离层26位于每一所述字线11上；所述第一隔离层26内具有空气间隙261；

多个导电层24，分别位于所述第一隔离层26之间的所述基底10上，所述导电层24与所述基底内的有源区12接触。

这里的空气间隙指含有气体的间隙。气体可以是空气也可以是工艺制备过程的设备氛围，例如氩气、氮气等。

本公开实施例中，半导体结构具有基底、多个第一隔离层和多个导电层，第一隔离层内具有空气间隙，空气间隙的介电常数小，可以提高第一隔离层的绝缘性，改善导电层和导电层之间的绝缘性能。

在一些实施例中，所述基底10还包括覆盖各所述字线11和所述有源区12的第二隔离层13；

所述第二隔离层13具有多个第一凹槽（图中未示出），结合图5D，每一所述第一凹槽分别暴露一个所述有源区12的第一接触区121，每一所述导电层24分别贯穿一个所述第一凹槽并与一个所述有源区的第一接触区相连。

这里，第二隔离层可以是氮化物、氧化物等绝缘材料。第二隔离层覆盖各字线和有源区，可以减少各字线和与基底上的其他导电材料之间的短路。

在一些实施例中，结合图5A和图5B，所述字线11沿第一方向Y延伸且沿第二方向间隔设置，所述半导体结构还包括位于所述基底表面的位线27和覆盖所述位线的第三隔离层28，所述位线27沿所述第二方向X延伸且沿所述第一方向Y间隔设置；

所述多个第一隔离层26和所述多个导电层24沿第二方向X交替设置且位于相邻两个所述第三隔离层28之间。需要说明的是，第一方向对应上述字线延伸方向，第二方向为位线延伸方向。

在一些实施例中，如图3H和图5A所示，在所述半导体结构的第一截面（沿aa’方向的剖面垂直于字线21延伸方向且不过位线27）内，所述导电层24呈上宽下窄的形状，所述第一隔离层26呈上窄下宽的形状；所述第一截面垂直于所述第一方向Y，且所述位线27在所述第一截面之外。

在一些实施例中，所述导电层24的顶端低于所述第一隔离层26的顶端。

这里，因导电层和第一隔离层在靠近基底侧的端面是相同的，导电层的顶端低于第一隔离层的顶端，即在垂直于基底的方向上，第一隔离层的长度大于导电层的长度。这样，第一隔离层可以有效减少导电层之间的短路现象。

在一些实施例中，所述空气间隙与所述导电层部分重叠，即所述空气间隙的底端位于所述导电层的顶端之下。

这里，空气间隙与导电层部分重叠是指，空气间隙沿第二方向上的投影与导电层沿第二方向上的投影是部分重叠的。如图3I所示，空气间隙沿第二方向X方向上的投影与导电层沿第二方向X方向上的投影是部分重叠的。

在一些实施方式中，导电层的顶端可以是与第一隔离层的顶端对齐，空气间隙形成于第一隔离层内，故空气间隙的底端位于导电层的顶端之下，这样，空气间隙与导电层之间存在重叠，可以降低寄生电容，提高第一隔离层的绝缘性能。

在一些实施方式中，导电层的顶端位于第一隔离层的顶端之下，空气间隙的底端位于导电层的顶端之下，能够使得空气间隙与导电层之间部分重叠，可以提高第一隔离层的绝缘性，减少导电层之间的短路现象。如图3I所示，空气间隙261的底端位于导电层24的顶端之下。这样，空气间隙与导电层部分重叠，从而降低寄生电容，提高绝缘性能。

在一些其他实施方式中，导电层的顶端低于第一隔离层的顶端，空气间隙的顶端位于导电层的顶端之上，如此，空气间隙与导电层重叠，改善绝缘性能。

在一些实施例中，所述空气间隙的底端位于所述导电层的顶端之上。图6为本公开实施例提供的又一种半导体结构的制备方法中去除导电层远离基底的部分后的半导体结构沿aa’方向的剖面结构示意图，如图6所示，空气间隙261的底端位于导电层24的顶端之上。可以理解的是，本公开实施例中形成的第一隔离层具有空气间隙，且通过实验的方式可以确定空气间隙在第一隔离层中的分布高度。基于空气间隙在第一隔离层中的分布高度，相应地去除沉积的导电材料层远离所述基底的部分，以使所述导电层的顶端位于所述空气间隙的底端。这样，导电层的长度较短，导电层的电阻会降低，提高产品性能。

上述半导体结构与上述半导体结构的制备方法具有相似的有益效果。对于本公开半导体结构实施例中未披露的技术细节，请参照本公开半导体结构的制备方法实施例的描述而理解。

本公开实施例还提供一种存储器，所述存储器包括如上所述的半导体结构。存储器可以但不限于DRAM。

应理解，说明书通篇中提到的“一个实施例”、“一实施例”或“一些实施例”意味着与实施例有关的特定特征、结构或特性包括在本公开的至少一个实施例中。因此，在整个说明书各处出现的“在一个实施例中”、“在一实施例中”或“在一些实施例中”未必一定指相同的实施例。此外，这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。应理解，在本公开的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本公开实施例的实施过程构成任何限定。上述本公开实施例序号仅仅为了描述，不代表实施例的优劣。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。

上述作为分离部件说明的单元可以是、或也可以不是物理上分开的，作为单元显示的部件可以是、或也可以不是物理单元；既可以位于一个地方，也可以分布到多个网络单元上；可以根据实际的需要选择其中的部分或全部单元来实现本实施例方案的目的。

以上所述，仅为本公开实施例的一些实施方式，但本公开实施例的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开实施例揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开实施例的保护范围之内。

Claims (15)

1.一种半导体结构的制备方法，其特征在于，包括：

提供基底，所述基底内包括多个间隔设置的字线；

形成多个上窄下宽的牺牲柱于所述基底上，每一所述牺牲柱分别位于对应的一条所述字线上；

对所述牺牲柱之间的所述基底进行刻蚀，以暴露出所述基底内的有源区；

在所述牺牲柱之间形成导电层，所述导电层接触所述有源区；

移除所述牺牲柱；

在所述导电层之间形成第一隔离层，以隔绝所述导电层。

2.根据权利要求1所述的制备方法，其特征在于，所述形成多个上窄下宽的牺牲柱于所述基底上，每一所述牺牲柱位于每一所述字线上，包括：

在所述基底上形成牺牲层；

对所述牺牲层进行干法刻蚀，形成位于每一所述字线上的牺牲柱和多个上宽下窄的第一开口。

3.根据权利要求2所述的制备方法，其特征在于，所述基底还包括覆盖各所述字线和所述有源区的第二隔离层；

所述对所述牺牲柱之间的所述基底进行刻蚀，以暴露出所述基底内的有源区，包括：

对位于所述第一开口下方的所述第二隔离层进行刻蚀，形成多个第一凹槽，每一所述第一凹槽分别暴露一个所述有源区的第一接触区。

4.根据权利要求3所述的制备方法，其特征在于，

所述对所述牺牲层进行干法刻蚀，形成位于每一所述字线上的牺牲柱和多个上宽下窄的第一开口，包括：

采用第一刻蚀工艺，对所述牺牲层进行干法刻蚀，形成位于每一所述字线上的牺牲柱和多个上宽下窄的第一开口；在所述第一刻蚀工艺中，所述牺牲层的刻蚀速率大于所述第二隔离层的刻蚀速率。

5.根据权利要求3所述的制备方法，其特征在于，

所述对位于所述第一开口下方的所述第二隔离层进行刻蚀，形成多个第一凹槽，包括：

采用第二刻蚀工艺，对位于所述第一开口下方的所述第二隔离层进行刻蚀，形成多个第一凹槽；在所述第二刻蚀工艺中，所述第二隔离层的刻蚀速率大于所述牺牲柱的刻蚀速率。

6.根据权利要求3所述的制备方法，其特征在于，所述在所述牺牲柱之间填充形成导电层，包括：

在所述第一开口和所述第一凹槽中沉积导电材料，形成与所述第一接触区连接的导电层。

7.根据权利要求3至6任一项所述的制备方法，其特征在于，所述对所述牺牲层进行干法刻蚀，形成位于每一所述字线上的牺牲柱和多个上宽下窄的第一开口，包括：

在所述牺牲层表面形成硬掩膜结构；

对所述硬掩膜结构中对应于各所述第一接触区的区域进行刻蚀，形成硬掩膜图案；

基于所述硬掩膜图案对所述牺牲层进行刻蚀，形成位于每一所述字线上的牺牲柱和多个上宽下窄的第一开口。

8.根据权利要求2至6任一项所述的制备方法，其特征在于，所述字线沿第一方向延伸且沿第二方向间隔设置，所述方法还包括：

在所述基底上形成沿所述第二方向延伸且沿所述第一方向间隔设置的位线和覆盖所述位线的第三隔离层；

所述在所述基底上形成牺牲层，包括：

在相邻两个所述第三隔离层之间形成沿所述第二方向延伸的牺牲层。

9.根据权利要求1至6任一项所述的制备方法，其特征在于，所述移除所述牺牲柱，包括：

采用第三刻蚀工艺对所述牺牲柱进行湿法刻蚀，形成上窄下宽的第二开口；在所述第三刻蚀工艺中，所述牺牲柱的刻蚀速率大于所述导电层的刻蚀速率；

所述在所述导电层之间填充形成第一隔离层，包括：

在所述第二开口中填充绝缘材料，形成具有空气间隙的第一隔离层。

10.一种半导体结构，其特征在于，采用如权利要求9所述的制备方法制备的半导体结构，所述半导体结构包括：

基底，包括多个间隔设置的字线；

多个第一隔离层，位于所述基底上，且每一所述第一隔离层位于每一所述字线上；所述第一隔离层内具有空气间隙；

多个导电层，分别位于所述第一隔离层之间的所述基底上，所述导电层与所述基底内的有源区接触。

11.根据权利要求10所述的半导体结构，其特征在于，所述基底还包括覆盖各所述字线和所述有源区的第二隔离层；

所述第二隔离层具有多个第一凹槽，每一所述第一凹槽分别暴露一个所述有源区的第一接触区，每一所述导电层分别贯穿一个所述第一凹槽并与一个所述有源区的第一接触区相连。

12.根据权利要求10或11所述的半导体结构，其特征在于，所述字线沿第一方向延伸，所述半导体结构还包括位于所述基底表面的位线；

在所述半导体结构的第一截面内，所述导电层呈上宽下窄的形状，所述第一隔离层呈上窄下宽的形状；所述第一截面垂直于所述第一方向，且所述位线在所述第一截面之外。

13.根据权利要求10或11所述的半导体结构，其特征在于，所述导电层的顶端低于所述第一隔离层的顶端。

14.根据权利要求13所述的半导体结构，其特征在于，所述空气间隙的底端位于所述导电层的顶端之上。

15.根据权利要求13所述的半导体结构，其特征在于，所述空气间隙与所述导电层部分重叠。

Images