CN116031139A - 一种具有镀膜层的半导体 - Google Patents
一种具有镀膜层的半导体 Download PDFInfo
- Publication number
- CN116031139A CN116031139A CN202111245403.9A CN202111245403A CN116031139A CN 116031139 A CN116031139 A CN 116031139A CN 202111245403 A CN202111245403 A CN 202111245403A CN 116031139 A CN116031139 A CN 116031139A
- Authority
- CN
- China
- Prior art keywords
- coating layer
- semiconductor
- etching
- carbon coating
- target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
本发明公开了一种具有镀膜层的半导体，包括：半导体基底，所述半导体基底经过预清洗处理；位于所述半导体基底表面的碳涂层，其中，所述碳涂层通过采用甲烷或乙烯作为反应气体，采用石墨靶作为靶标，在半导体基底上沉积形成，并且在沉积形成后经过蚀刻处理；以及，位于蚀刻后的碳涂层表面的DLC涂层，其中，所述DLC涂层通过采用甲烷或乙烯作为反应气体，采用石墨靶作为靶标，在蚀刻后的碳涂层表面上沉积形成。采用本发明的技术方案能够在保证半导体表面具有较薄的镀膜层的同时，保证镀膜层具有良好的附着力。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种具有镀膜层的半导体。
背景技术
随着半导体的体积越来越小，对其表面的膜的厚度要求越来越薄。半导体表面常用的镀膜层为DLC涂层，然而，在镀DLC涂层之前，往往需要在半导体的表面上先涂覆一层粘着层，厚度一般为1nm～2nm。这两种不同材料的涂层相叠加，很难使得半导体表面镀膜的总厚度低于2nm，因为低于1nm的单膜是网状的不连续的。虽然直接在半导体表面涂覆一层DLC涂层可以进一步减少总覆膜厚度，但是，其附着力变小，这种方式镀的DLC涂层在经过一段时间的试验后很容易脱落，因为DLC涂层在半导体表面上的附着力，特别是在极尖(金属材料)上的附着力很弱。
发明内容
本发明实施例所要解决的技术问题在于，提供一种具有镀膜层的半导体，能够在保证半导体表面具有较薄的镀膜层的同时，保证镀膜层具有良好的附着力。
为了解决上述技术问题，本发明实施例提供了一种具有镀膜层的半导体，包括：
半导体基底，所述半导体基底经过预清洗处理；
位于所述半导体基底表面的碳涂层，其中，所述碳涂层通过采用甲烷或乙烯作为反应气体，采用石墨靶作为靶标，在半导体基底上沉积形成，并且在沉积形成后经过蚀刻处理；以及，
位于蚀刻后的碳涂层表面的DLC涂层，其中，所述DLC涂层通过采用甲烷或乙烯作为反应气体，采用石墨靶作为靶标，在蚀刻后的碳涂层表面上沉积形成。
进一步地，所述碳涂层的厚度为1nm～3nm。
进一步地，所述蚀刻处理的蚀刻气体为惰性气体，离子能量为450eV，蚀刻角度为50deg～80deg，蚀刻深度为0.3nm～1nm。
进一步地，所述DLC涂层的厚度为1.5nm。
与现有技术相比，本发明实施例提供了一种具有镀膜层的半导体，包括半导体基底，所述半导体基底经过预清洗处理；位于所述半导体基底表面的碳涂层，其中，所述碳涂层通过采用甲烷或乙烯作为反应气体，采用石墨靶作为靶标，在半导体基底上沉积形成，并且在沉积形成后经过蚀刻处理；以及，位于蚀刻后的碳涂层表面的DLC涂层，其中，所述DLC涂层通过采用甲烷或乙烯作为反应气体，采用石墨靶作为靶标，在蚀刻后的碳涂层表面上沉积形成；本发明实施例能够在保证半导体表面具有较薄的镀膜层的同时，保证镀膜层具有良好的附着力。
具体实施方式
下面将结合本发明实施例，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本技术领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供了一种具有镀膜层的半导体，所述半导体包括：
半导体基底，所述半导体基底经过预清洗处理；
位于所述半导体基底表面的碳涂层，其中，所述碳涂层通过采用甲烷或乙烯作为反应气体，采用石墨靶作为靶标，在半导体基底上沉积形成，并且在沉积形成后经过蚀刻处理；以及，
位于蚀刻后的碳涂层表面的DLC涂层，其中，所述DLC涂层通过采用甲烷或乙烯作为反应气体，采用石墨靶作为靶标，在蚀刻后的碳涂层表面上沉积形成。
作为上述方案的改进，所述碳涂层的厚度为1nm～3nm。
作为上述方案的改进，所述蚀刻处理的蚀刻气体为惰性气体，离子能量为 450eV，蚀刻角度为50deg～80deg，蚀刻深度为0.3nm～1nm。
作为上述方案的改进，所述DLC涂层的厚度为1.5nm。
具体的，本发明实施例中的具有镀膜层的半导体由半导体基底、位于半导体基底表面的碳涂层和位于碳涂层表面的DLC涂层组成；其中，半导体基底经过预清洗处理之后，通过采用甲烷或乙烯气体作为反应气体，采用石墨靶作为靶标，在半导体基底上沉积形成了厚度为1nm～3nm的碳涂层，并且在沉积形成碳涂层后，通过采用惰性气体作为蚀刻气体，控制离子能量为450eV，控制蚀刻角度为50deg～80deg，控制蚀刻深度为0.3nm～1nm，对沉积形成的碳涂层进一步进行蚀刻处理，在蚀刻处理之后，通过采用甲烷或乙烯气体作为反应气体，采用石墨靶作为靶标，在蚀刻后的碳涂层表面上沉积形成了厚度为1.5nm的DLC 涂层，从而获得上述具有镀膜层的半导体。
需要说明的是，实际制造上述具有镀膜层的半导体的工艺流程具体如下：首先，对待镀膜的半导体的表面进行预清洗处理，以去除半导体表面的污染物；其次，将预清洗处理后的半导体放置于真空室内，并将真空室内的真空度和温度稳定在一定范围内，之后向真空室内通入甲烷或乙烯气体，以纯石墨圆柱体作为靶标，启动石墨靶，在半导体的表面上沉积碳涂层，其中，石墨靶被电弧电离后会形成不同大小的颗粒，可以对这些颗粒进行过滤，例如，通过磁管进行限制，磁管具有过滤大颗粒的功能，使得较细小的碳离子沉积在半导体的表面上，相应形成厚度为1nm～3nm的碳涂层；接着，根据预先设定的蚀刻气体、离子能量、蚀刻角度和蚀刻深度，对半导体表面的碳涂层进行蚀刻，其中，可以采用等离子溅射或离子束刻蚀等方法对碳涂层进行蚀刻，所选择的蚀刻气体一般为惰性气体(例如，氖气、氩气、氪气或氙气等)，蚀刻角度可以在 50deg～80deg范围内，蚀刻深度(即蚀刻厚度或蚀刻去除体积)一般为0.3nm～1nm，并且在蚀刻过程中，需要控制蚀刻离子能量，离子能量可以通过离子束刻蚀系统来进行控制，一般控制在450eV；最后，再次向真空室内通入甲烷或乙烯气体，并启动石墨靶，在蚀刻后的碳涂层的表面上沉积DLC涂层，DLC涂层的厚度优选为1.5nm。
碳涂层和DLC涂层可以采用化学气相沉积(CVD)、离子束沉积(IBD)或过滤阴极弧(FCA)等方法形成，薄膜主要含有碳，也可以含有氢、氧、氮、磷、氩等作为工艺添加物或产物。
在对待镀膜的半导体进行预清洗处理时，可以将待镀膜的半导体放置在真空室内，并对真空室进行抽真空处理，以蒸发掉内部的水分和二氧化碳，甚至一些有机溶剂；预清洗可以采用等离子体刻蚀法或离子束刻蚀法，通常，这些方法使用惰性气体(氩气是首选)。预清洗的目的只是为了去除半导体表面的污染物，因此对半导体基底或外壳的物理去除非常小(通常在一纳米左右)。
为了更好的确认上述具有镀膜层的半导体的技术效果，可以对上述具有镀膜层的半导体进行实验，其中，半导体的材料为：碳化钛(TiC)作为半导体凸起部分，氧化铝(Al2O3)作为半导体基底。
实验步骤如下：
(1)将滑块(即上述具有镀膜层的半导体)浸入指定的酸(PH＝1.8)中，保持较短时间；
(2)用显微镜(1500X)检查滑块对金属屏蔽的腐蚀；
(3)将滑块浸入指定的酸(PH＝1.8)中，保持较长时间；
(4)用显微镜(1500X)检查滑块对金属屏蔽的腐蚀；
(5)重复上述步骤(1)～(4)的腐蚀增量，并绘制图表。
上述实验中总共进行六组，其中5组采用本发明实施例提供的具有镀膜层的半导体，DLC涂层厚度分别为2nm、1.5nm、1.2nm、1.0nm、0.8nm，另一组采用硅和DLC共3nm厚度的旧工艺生成的半导体。根据实验数据进行分析可以看到覆盖性能的提高，本发明实施例提供的具有镀膜层的半导体，1.5nm厚的 DLC涂层具有与现有旧工艺生成的3nm膜相同的性能。
综上，本发明实施例所提供的一种具有镀膜层的半导体，包括半导体基底，所述半导体基底经过预清洗处理；位于所述半导体基底表面的碳涂层，其中，所述碳涂层通过采用甲烷或乙烯作为反应气体，采用石墨靶作为靶标，在半导体基底上沉积形成，并且在沉积形成后经过蚀刻处理；以及，位于蚀刻后的碳涂层表面的DLC涂层，其中，所述DLC涂层通过采用甲烷或乙烯作为反应气体，采用石墨靶作为靶标，在蚀刻后的碳涂层表面上沉积形成；上述具有镀膜层的半导体采用三个步骤对应生成，依次为“沉积”、“蚀刻”和“沉积”，而不仅是一步涂层，并且通过沉积和蚀刻反结合过程形成过渡层，由于存在混合边界，这三步沉积具有良好的附着力，可以通过刻蚀离子能量来调节，从而能够在保证半导体表面具有较薄的镀膜层的同时，保证镀膜层具有良好的附着力。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。
Claims (4)
1.一种具有镀膜层的半导体，其特征在于，包括：
半导体基底，所述半导体基底经过预清洗处理；
位于所述半导体基底表面的碳涂层，其中，所述碳涂层通过采用甲烷或乙烯作为反应气体，采用石墨靶作为靶标，在半导体基底上沉积形成，并且在沉积形成后经过蚀刻处理；以及，
位于蚀刻后的碳涂层表面的DLC涂层，其中，所述DLC涂层通过采用甲烷或乙烯作为反应气体，采用石墨靶作为靶标，在蚀刻后的碳涂层表面上沉积形成。
2.如权利要求1所述的具有镀膜层的半导体，其特征在于，所述碳涂层的厚度为1nm～3nm。
3.如权利要求1所述的具有镀膜层的半导体，其特征在于，所述蚀刻处理的蚀刻气体为惰性气体，离子能量为450eV，蚀刻角度为50deg～80deg，蚀刻深度为0.3nm～1nm。
4.如权利要求1所述的具有镀膜层的半导体，其特征在于，所述DLC涂层的厚度为1.5nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111245403.9A CN116031139A (zh) | 2021-10-26 | 2021-10-26 | 一种具有镀膜层的半导体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111245403.9A CN116031139A (zh) | 2021-10-26 | 2021-10-26 | 一种具有镀膜层的半导体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116031139A true CN116031139A (zh) | 2023-04-28 |
Family
ID=86078116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111245403.9A Pending CN116031139A (zh) | 2021-10-26 | 2021-10-26 | 一种具有镀膜层的半导体 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116031139A (zh) |
-
2021
- 2021-10-26 CN CN202111245403.9A patent/CN116031139A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060165994A1 (en) | Protective coating on a substrate and method of making thereof | |
| EP2383366B1 (en) | Method for producing diamond-like carbon membrane | |
| US20080107825A1 (en) | Film-Forming Method and Recording Medium | |
| WO2013061398A1 (ja) | ＣｘＮｙＨｚ膜、成膜方法、磁気記録媒体およびその製造方法 | |
| JP2003147508A (ja) | 炭素膜、炭素膜の成膜方法、および炭素膜被覆部材 | |
| US20210355577A1 (en) | Process for coating a conductive component and conductive component coating | |
| CN115044867A (zh) | 一种TiAlWN涂层及其制备方法与应用 | |
| JP3603112B2 (ja) | アルミナ結晶質薄膜の低温製法 | |
| KR100773486B1 (ko) | 표면이 코팅된 폴리쉬 캐리어 및 이의 코팅 방법 | |
| CN116031139A (zh) | 一种具有镀膜层的半导体 | |
| JP2003082458A (ja) | 非晶質炭素被膜の形成装置及び形成方法 | |
| JP3971336B2 (ja) | α型結晶構造主体のアルミナ皮膜の製造方法およびα型結晶構造主体のアルミナ皮膜で被覆された部材の製造方法 | |
| CN116024546A (zh) | 一种半导体表面的镀膜方法 | |
| TWI411023B (zh) | 整修加工反應室組件的方法 | |
| KR20190122601A (ko) | 자장여과 아크 소스를 이용하여 도핑된 박막을 코팅하는 장치 및 방법 | |
| TWM630158U (zh) | 抗電漿腐蝕薄膜結構 | |
| US20210340662A1 (en) | Low friction wear film and method for producing the same | |
| CN115125478A (zh) | 半导体表面镀膜的方法 | |
| CN115132830A (zh) | 带有镀膜结构的半导体 | |
| JP3016748B2 (ja) | 電子ビーム励起プラズマｃｖｄによる炭素系高機能材料薄膜の成膜方法 | |
| JPH07252657A (ja) | 成膜方法 | |
| GB2227755A (en) | Improving the wear resistance of metallic components by coating and diffusion treatment | |
| JPH07300665A (ja) | 金属基材のホウ素拡散浸透層・ホウ素膜形成方法 | |
| CN217499408U (zh) | 抗电浆腐蚀薄膜结构 | |
| JP3438977B2 (ja) | プラズマｃｖｄ装置を用いた被膜形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication |