CN115132830A - 带有镀膜结构的半导体 - Google Patents

带有镀膜结构的半导体 Download PDF

Info

Publication number
CN115132830A
CN115132830A CN202110313809.XA CN202110313809A CN115132830A CN 115132830 A CN115132830 A CN 115132830A CN 202110313809 A CN202110313809 A CN 202110313809A CN 115132830 A CN115132830 A CN 115132830A
Authority
CN
China
Prior art keywords
semiconductor
layer
semiconductor body
etching
dlc layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110313809.XA
Other languages
English (en)
Inventor
宿志影
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SAE Technologies Development Dongguan Co Ltd
Original Assignee
SAE Technologies Development Dongguan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SAE Technologies Development Dongguan Co Ltd filed Critical SAE Technologies Development Dongguan Co Ltd
Priority to CN202110313809.XA priority Critical patent/CN115132830A/zh
Publication of CN115132830A publication Critical patent/CN115132830A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明涉及半导体技术领域,公开了一种带有镀膜结构的半导体,包括半导体本体和过渡层,过渡层设于半导体本体上,形成过渡层的步骤包括:在半导体本体上沉积第一DLC层,并以惰性气体作为蚀刻气体,对沉积第一DLC层后的半导体本体进行离子束刻蚀,以使半导体本体的表面形成过渡层;带有镀膜结构的半导体还包括第二DLC层,第二DLC层设于过渡层上。本发明实施例的镀膜结构的形成包括“沉积”、“蚀刻”和“沉积”,而不是一步涂层,由于存在混合边界,这三步沉积具有良好的附着力,可以通过刻蚀离子能量来调节,通过沉积和蚀刻反结合过程形成过渡层,过渡层实际上是碳亚植入到衬底上,以使涂层碳层在混合层上具有良好的附着力,从而获得良好的镀膜效果。

Description

带有镀膜结构的半导体
技术领域
本发明涉及半导体技术领域,特别是涉及一种带有镀膜结构的半导体。
背景技术
目前,为了保护半导体,通常需要对半导体的表面进行镀膜。随着半导体的体积越来越小,因而对其表面的膜厚度要求也要越来越薄。目前,类金刚石薄膜(DLC层)广泛采用滤波阴极电弧(FCA)代替离子束沉积(IBD)和化学气相沉积(CVD)。由于无氢,FCA膜非常致密,而IBD或CVD约有10%~30%的氢。因此,FCA薄膜厚度明显比其他薄膜薄,可以达到2~3nm的厚度,因而被证明是有效的保护。然而,在DLC涂层之前,往往需要涂覆一层粘着层,这一层通常是硅,厚度为1~2nm。但是,由于低于1nm的单膜是不连续的,而DLC涂层和粘着层采用两种不同的材料,因此很难进一步降低总厚度。如果直接在滑块表面涂覆一层DLC可以进一步减少总覆膜厚度,但实际上是不可行的,这种涂层的DLC膜在经过一段试验后很容易脱层,因为DLC在半导体上的附着力,特别是在极尖(金属材料)上的附着力很弱。因此,现有的半导体表面镀膜结构的性能比较差。
发明内容
本发明实施例的目的是提供一种带有镀膜结构的半导体,其表面的镀膜结构性能良好。
为了解决上述技术问题,本发明实施例提供一种带有镀膜结构的半导体,包括半导体本体和过渡层,所述过渡层设于所述半导体本体上,形成所述过渡层的步骤包括:在半导体本体上沉积第一DLC层,并以惰性气体作为蚀刻气体,对沉积第一DLC层后的半导体本体进行离子束刻蚀,以使半导体本体的表面形成所述过渡层;
所述带有镀膜结构的半导体还包括第二DLC层,所述第二DLC层设于所述过渡层上。
作为优选方案,所述在半导体本体上沉积第一DLC层,并以惰性气体作为蚀刻气体,对沉积第一DLC层后的半导体本体进行离子束刻蚀,以使半导体本体的表面形成所述过渡层,具体包括:
在半导体本体上沉积第一DLC层,并通过离子束刻蚀系统,以惰性气体作为蚀刻气体,蚀刻能量为150-500eV,蚀刻角为0-80deg,对沉积第一DLC层后的半导体本体进行离子束刻蚀,以使半导体本体的表面形成所述过渡层。
作为优选方案,所述惰性气体为氖气、氩气、氪气或氙气。
作为优选方案,所述第二DLC层的厚度为1-3nm。
作为优选方案,形成所述第二DLC层的步骤包括:
以甲烷或乙烯作为前驱体,采用化学气相沉积工艺或离子束沉积工艺在所述过渡层上沉积第二DLC层。
作为优选方案,形成所述第二DLC层的步骤包括:
以石墨作为靶材,采用滤波阴极电弧工艺在所述过渡层上沉积第二DLC层。
作为优选方案,所述半导体本体包括基体和凸起部分,所述凸起部分设于所述基体上。
作为优选方案,所述基体的材料包括氧化铝,所述半导体本体包括所述凸起部分的材料包括碳化钛。
相比于现有技术,本发明实施例的有益效果在于:本发明实施例提供了一种带有镀膜结构的半导体,包括半导体本体和过渡层,所述过渡层设于所述半导体本体上,形成所述过渡层的步骤包括:在半导体本体上沉积第一DLC层,并以惰性气体作为蚀刻气体,对沉积第一DLC层后的半导体本体进行离子束刻蚀,以使半导体本体的表面形成所述过渡层;所述带有镀膜结构的半导体还包括第二DLC层,所述第二DLC层设于所述过渡层上。本发明实施例的镀膜结构的形成包括“沉积”、“蚀刻”和“沉积”,而不是一步涂层,由于存在混合边界,这三步沉积具有良好的附着力,可以通过刻蚀离子能量来调节,通过沉积和蚀刻反结合过程形成过渡层,过渡层实际上是碳亚植入到衬底上,以使涂层碳层在混合层上具有良好的附着力,从而获得良好的镀膜效果。
附图说明
图1是本发明实施例中的半导体表面镀膜的方法的流程图;
图2是本发明实施例中的带有镀膜结构的半导体的结构示意图;
其中,1、半导体本体;2、过渡层;3、第二DLC层。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
请参阅图1所示,其是本发明实施例中的半导体表面镀膜的方法的流程图。
本发明实施例的半导体表面镀膜的方法包括:
步骤S101,在半导体上沉积第一DLC层;
步骤S102,以惰性气体作为蚀刻气体,对沉积第一DLC层后的半导体进行离子束刻蚀,以使半导体的表面形成过渡层2;
步骤S103,在形成过渡层2后的半导体上沉积第二DLC层3。
相比于现有技术,本发明实施例的有益效果在于:本发明实施例提供了一种半导体表面镀膜的方法,其包括:在半导体上沉积第一DLC层;以惰性气体作为蚀刻气体,对沉积第一DLC层后的半导体进行离子束刻蚀,以使半导体的表面形成过渡层2;在形成过渡层2后的半导体上沉积第二DLC层3,本发明实施例采用的这三个步骤,由“沉积”、“蚀刻”和“沉积”组成,而不是一步涂层,由于存在混合边界,这三步沉积具有良好的附着力,可以通过刻蚀离子能量来调节,通过沉积和蚀刻反结合过程形成过渡层2,过渡层2实际上是碳亚植入到衬底上,以使涂层碳层在混合层上具有良好的附着力,从而获得良好的镀膜效果。
在一种可选的实施方式中,在所述步骤S101“在半导体上沉积第一DLC层”之前,还包括:
将半导体放入真空室,并进行抽真空;
采用等离子体刻蚀法或离子束刻蚀法对半导体的表面进行清洗。
在半导体正式镀膜之前,可以先对半导体进行预清洗,具体地,先半导体被装入真空室,然后该室抽真空,蒸发掉内部的水分、二氧化碳,甚至一些有机溶剂。预清洗法可采用等离子体刻蚀法或离子束刻蚀法。通常,这些方法使用惰性气体(氩是首选)。因为预清洁的目的只是为了消除表面污染,所以对基板(或外壳)的物理去除非常小(通常在一个纳米米左右)。
在一种可选的实施方式中,所述步骤S101“在半导体上沉积第一DLC层”,具体包括:
以石墨作为靶材,采用滤波阴极电弧工艺在半导体上沉积第一DLC层;或者,
以甲烷或乙烯作为前驱体,采用化学气相沉积工艺或离子束沉积工艺在半导体上沉积第一DLC层。
具体地,所述第一DLC层的厚度为1-2nm,例如是1nm、1.5nm、2nm等。在具体实施当中,DLC薄膜可由化学气相沉积(CVD)、离子束沉积(IBD)、过滤阴极弧(FCA)形成。甲烷或乙烯作为CVD和IBD工艺的前驱体,而纯石墨圆柱体作为FCA目标。石墨靶被电弧电离,然后被磁管限制。磁管具有过滤大颗粒的功能,并将细碳离子沉积在半导体上,形成一至两纳米厚膜。DLC薄膜主要含有碳,也可含有氢、氧、氮、磷、氩作为工艺添加物或产物。
在一种可选的实施方式中,所述步骤S102“以惰性气体作为蚀刻气体,对沉积第一DLC层后的半导体进行离子束刻蚀,以使半导体的表面形成过渡层2”,具体包括:
通过离子束刻蚀系统,以惰性气体作为蚀刻气体,蚀刻能量为150-500eV,蚀刻角为0-80deg,对沉积第一DLC层后的半导体进行离子束刻蚀,以使半导体的表面形成过渡层2。
在一种可选的实施方式中,所述步骤S102“以惰性气体作为蚀刻气体,对沉积第一DLC层后的半导体进行离子束刻蚀,以使半导体的表面形成过渡层2”,还包括:
采用质谱法实时检测半导体的材料;
当发现半导体的材料被溅射时,停止离子束刻蚀。
蚀刻第一DLC层这一过程需要控制离子能量,而离子能量可以通过离子束刻蚀(IBE)系统来控制。半导体材料为:碳化钛(TiC)为半导体凸起部分;氧化铝(Al2O3)相作为基体。刻蚀后处理有一个端点检测系统,该系统使用质谱来确定衬底材料(在芯片中,通常包含钛和氧化铝,以及核心部分的镍铁)。一旦发现基板材料被溅射,蚀刻的过程停止。
在一种可选的实施方式中,对沉积第一DLC层后的半导体进行离子束刻蚀中采用的惰性气体为氖气、氩气、氪气或氙气。
在一种可选的实施方式中,形成第二DLC层3的工艺与形成第一DLC层的工艺相同,即所述步骤S103“所述在形成过渡层2后的半导体上沉积第二DLC层3”,具体包括:
以甲烷或乙烯作为前驱体,采用化学气相沉积工艺或离子束沉积工艺在形成过渡层2后的半导体上沉积第二DLC层3;或者,
以石墨作为靶材,采用滤波阴极电弧工艺在形成过渡层2后的半导体上沉积第二DLC层3。
具体地,所述第二DLC层3的厚度为1-3nm,例如是1nm、2nm、3nm等。在具体实施当中,DLC薄膜可由化学气相沉积(CVD)、离子束沉积(IBD)、过滤阴极弧(FCA)形成。甲烷或乙烯作为CVD和IBD工艺的前驱体,而纯石墨圆柱体作为FCA目标。石墨靶被电弧电离,然后被磁管限制。磁管具有过滤大颗粒的功能,并将细碳离子沉积在半导体上。DLC薄膜主要含有碳,也可含有氢、氧、氮、磷、氩作为工艺添加物或产物。碳层厚度为1-3nm,例如是1nm、2nm、3nm等。
在一种可选的实施方式中,经过对沉积第一DLC层后的半导体进行离子束刻蚀,使沉积第一DLC层后的半导体总厚度减少0.5nm~5nm。半导体总厚度包括半导体镀膜前本身的厚度加上第一DLC层的厚度。在具体实施当中,经过等离子溅射和离子束刻蚀,去除体积为0.5nm~5nm,例如是0.5nm、1nm、1.5nm、2nm、2.5nm、3nm、3.5nm、4nm、4.5nm、5nm等。
为了验证本发明实施例提供的半导体表面镀膜的方法的镀膜效果,可采用上述半导体表面镀膜的方法,分别制作5组镀膜后的半导体,镀膜厚度分别为:1nm、1.5nm、2nm、2.5nm、3nm,并对5组镀膜后的半导体进行实验。另外,增加一组采用以硅作为粘着层的DLC镀膜方式进行半导体镀膜的对比组,该对比组的粘着层和DLC的总厚度为3nm。通过实验来测试半导体镀膜的效果的具体步骤为:
a.将镀膜后的半导体浸入指定的酸(PH=1.8)中,保持短时间;
b.用显微镜(1500X)检查半导体对金属屏蔽的腐蚀;
c.将半导体浸入指定的酸(PH=1.8)中,保持较长时间;
d用显微镜(1500X)检查半导体对金属屏蔽的腐蚀;
e.重复上述步骤的腐蚀增量,并绘制图表。
通过实验发现,采用本发明实施例提供的半导体表面镀膜的方法进行半导体表面镀膜比现有工艺的镀膜效果好,另外,采用本发明实施例提供的半导体表面镀膜的方法镀膜2nm与采用现有工艺镀膜3nm具有相同的性能,可知,本发明实施例提供的半导体表面镀膜的方法有利于制作更薄的镀膜。
相应地,请参阅图2所示,本发明实施例还提供一种带有镀膜结构的半导体,包括半导体本体1和过渡层2,所述过渡层2设于所述半导体本体1上,形成所述过渡层2的步骤包括:在半导体本体1上沉积第一DLC层,并以惰性气体作为蚀刻气体,对沉积第一DLC层后的半导体本体1进行离子束刻蚀,以使半导体本体1的表面形成所述过渡层2;
所述带有镀膜结构的半导体还包括第二DLC层3,所述第二DLC层3设于所述过渡层2上。
在本发明实施例中,带有镀膜结构的半导体包括半导体本体1和过渡层2,所述过渡层2设于所述半导体本体1上,形成所述过渡层2的步骤包括:在半导体本体1上沉积第一DLC层,并以惰性气体作为蚀刻气体,对沉积第一DLC层后的半导体本体1进行离子束刻蚀,以使半导体本体1的表面形成所述过渡层2;所述带有镀膜结构的半导体还包括第二DLC层3,所述第二DLC层3设于所述过渡层2上。本发明实施例的镀膜结构的形成包括“沉积”、“蚀刻”和“沉积”,而不是一步涂层,由于存在混合边界,这三步沉积具有良好的附着力,可以通过刻蚀离子能量来调节,通过沉积和蚀刻反结合过程形成过渡层2,过渡层2实际上是碳亚植入到衬底上,以使涂层碳层在混合层上具有良好的附着力,从而获得良好的镀膜效果。
在一种可选的实施方式中,所述在半导体本体1上沉积第一DLC层,并以惰性气体作为蚀刻气体,对沉积第一DLC层后的半导体本体1进行离子束刻蚀,以使半导体本体1的表面形成所述过渡层2,具体包括:
在半导体本体1上沉积第一DLC层,并通过离子束刻蚀系统,以惰性气体作为蚀刻气体,蚀刻能量为150-500eV,蚀刻角为0-80deg,对沉积第一DLC层后的半导体本体1进行离子束刻蚀,以使半导体本体1的表面形成所述过渡层2。
在一种可选的实施方式中,所述惰性气体为氖气、氩气、氪气或氙气。
在一种可选的实施方式中,所述第二DLC层3的厚度为1-3nm。
在一种可选的实施方式中,形成所述第二DLC层3的步骤包括:
以甲烷或乙烯作为前驱体,采用化学气相沉积工艺或离子束沉积工艺在所述过渡层2上沉积第二DLC层3。
在一种可选的实施方式中,形成所述第二DLC层3的步骤包括:
以石墨作为靶材,采用滤波阴极电弧工艺在所述过渡层2上沉积第二DLC层3。
在一种可选的实施方式中,所述半导体本体1包括基体和凸起部分,所述凸起部分设于所述基体上。
在一种可选的实施方式中,所述基体的材料包括氧化铝,所述半导体本体1包括所述凸起部分的材料包括碳化钛。
相比于现有技术,本发明实施例的有益效果在于:本发明实施例提供了一种带有镀膜结构的半导体,包括半导体本体1和过渡层2,所述过渡层2设于所述半导体本体1上,形成所述过渡层2的步骤包括:在半导体本体1上沉积第一DLC层,并以惰性气体作为蚀刻气体,对沉积第一DLC层后的半导体本体1进行离子束刻蚀,以使半导体本体1的表面形成所述过渡层2;所述带有镀膜结构的半导体还包括第二DLC层3,所述第二DLC层3设于所述过渡层2上。本发明实施例的镀膜结构的形成包括“沉积”、“蚀刻”和“沉积”,而不是一步涂层,由于存在混合边界,这三步沉积具有良好的附着力,可以通过刻蚀离子能量来调节,通过沉积和蚀刻反结合过程形成过渡层2,过渡层2实际上是碳亚植入到衬底上,以使涂层碳层在混合层上具有良好的附着力,从而获得良好的镀膜效果。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明技术原理的前提下,还可以作出若干改进和替换,这些改进和替换也应视为本发明的保护范围。

Claims (8)

1.一种带有镀膜结构的半导体,其特征在于,包括半导体本体和过渡层,所述过渡层设于所述半导体本体上,形成所述过渡层的步骤包括:在半导体本体上沉积第一DLC层,并以惰性气体作为蚀刻气体,对沉积第一DLC层后的半导体本体进行离子束刻蚀,以使半导体本体的表面形成所述过渡层;
所述带有镀膜结构的半导体还包括第二DLC层,所述第二DLC层设于所述过渡层上。
2.如权利要求1所述的带有镀膜结构的半导体,其特征在于,所述在半导体本体上沉积第一DLC层,并以惰性气体作为蚀刻气体,对沉积第一DLC层后的半导体本体进行离子束刻蚀,以使半导体本体的表面形成所述过渡层,具体包括:
在半导体本体上沉积第一DLC层,并通过离子束刻蚀系统,以惰性气体作为蚀刻气体,蚀刻能量为150-500eV,蚀刻角为0-80deg,对沉积第一DLC层后的半导体本体进行离子束刻蚀,以使半导体本体的表面形成所述过渡层。
3.如权利要求1所述的带有镀膜结构的半导体,其特征在于,所述惰性气体为氖气、氩气、氪气或氙气。
4.如权利要求1所述的带有镀膜结构的半导体,其特征在于,所述第二DLC层的厚度为1-3nm。
5.如权利要求1所述的带有镀膜结构的半导体,其特征在于,形成所述第二DLC层的步骤包括:
以甲烷或乙烯作为前驱体,采用化学气相沉积工艺或离子束沉积工艺在所述过渡层上沉积第二DLC层。
6.如权利要求1所述的带有镀膜结构的半导体,其特征在于,形成所述第二DLC层的步骤包括:
以石墨作为靶材,采用滤波阴极电弧工艺在所述过渡层上沉积第二DLC层。
7.如权利要求1所述的带有镀膜结构的半导体,其特征在于,所述半导体本体包括基体和凸起部分,所述凸起部分设于所述基体上。
8.如权利要求7所述的带有镀膜结构的半导体,其特征在于,所述基体的材料包括氧化铝,所述半导体本体包括所述凸起部分的材料包括碳化钛。
CN202110313809.XA 2021-03-24 2021-03-24 带有镀膜结构的半导体 Pending CN115132830A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110313809.XA CN115132830A (zh) 2021-03-24 2021-03-24 带有镀膜结构的半导体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110313809.XA CN115132830A (zh) 2021-03-24 2021-03-24 带有镀膜结构的半导体

Publications (1)

Publication Number Publication Date
CN115132830A true CN115132830A (zh) 2022-09-30

Family

ID=83374669

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110313809.XA Pending CN115132830A (zh) 2021-03-24 2021-03-24 带有镀膜结构的半导体

Country Status (1)

Country Link
CN (1) CN115132830A (zh)

Similar Documents

Publication Publication Date Title
JP7507766B2 (ja) 耐食性カーボンコーティング
US9633884B2 (en) Performance enhancement of coating packaged ESC for semiconductor apparatus
US20140120312A1 (en) Coating packaged chamber parts for semiconductor plasma apparatus
CN111183269B (zh) 具有耐蚀滑动面的涂覆阀门部件
US20140117120A1 (en) Coating packaged showerhead performance enhancement for semiconductor apparatus
US8293345B1 (en) Device housing and method for making the same
JP6797816B2 (ja) 成膜装置の洗浄方法
US20120231292A1 (en) Coated article and method for making the same
US8747998B2 (en) Coated article and method for making the same
CN115044867A (zh) 一种TiAlWN涂层及其制备方法与应用
JPH0456111B2 (zh)
KR100773486B1 (ko) 표면이 코팅된 폴리쉬 캐리어 및 이의 코팅 방법
JP7265081B1 (ja) アルミニウム材、アルミニウム材用表面特性調整皮膜及びアルミニウム材の表面処理方法
CN115132830A (zh) 带有镀膜结构的半导体
CN115125478A (zh) 半导体表面镀膜的方法
US20120276406A1 (en) Anti-corrosion treatment process for aluminum or aluminum alloy and aluminum or aluminum alloy article thereof
US20120121895A1 (en) Anti-corrosion treatment process for aluminum or aluminum alloy and aluminum or aluminum alloy article thereof
TWI411023B (zh) 整修加工反應室組件的方法
US20120276349A1 (en) Anti-corrosion treatment process for aluminum or aluminum alloy and aluminum or aluminum alloy article thereof
US11905586B2 (en) Low friction wear film and method for producing the same
JP2004269951A (ja) 耐ハロゲンガス皮膜被覆部材およびその製造方法
CN116024546A (zh) 一种半导体表面的镀膜方法
CN116031139A (zh) 一种具有镀膜层的半导体
GB2227755A (en) Improving the wear resistance of metallic components by coating and diffusion treatment
CN118366873A (zh) 芯片的处理方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination