CN116024546A - 一种半导体表面的镀膜方法 - Google Patents
一种半导体表面的镀膜方法 Download PDFInfo
- Publication number
- CN116024546A CN116024546A CN202111245397.7A CN202111245397A CN116024546A CN 116024546 A CN116024546 A CN 116024546A CN 202111245397 A CN202111245397 A CN 202111245397A CN 116024546 A CN116024546 A CN 116024546A
- Authority
- CN
- China
- Prior art keywords
- semiconductor
- etching
- coating
- vacuum chamber
- carbon coating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Physical Vapour Deposition (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明公开了一种半导体表面的镀膜方法,包括:对待镀膜的半导体进行预清洗处理;将清洗后的半导体置于真空室内,向真空室内通入甲烷或乙烯,启动石墨靶,在半导体表面沉积碳涂层;根据预设的蚀刻气体、离子能量、蚀刻角度和蚀刻深度,对碳涂层进行蚀刻;向真空室内通入甲烷或乙烯,启动石墨靶,在蚀刻后的碳涂层表面沉积DLC涂层。采用本发明的技术方案能够在保证半导体表面具有较薄的镀膜层的同时,保证镀膜层具有良好的附着力。
Description
技术领域
本发明涉及半导体制造技术领域,尤其涉及一种半导体表面的镀膜方法。
背景技术
随着半导体的体积越来越小,对其表面的膜的厚度要求越来越薄。半导体表面常用的镀膜层为DLC涂层,然而,在镀DLC涂层之前,往往需要在半导体的表面上先涂覆一层粘着层,厚度一般为1nm~2nm。这两种不同材料的涂层相叠加,很难使得半导体表面镀膜的总厚度低于2nm,因为低于1nm的单膜是网状的不连续的。虽然直接在半导体表面涂覆一层DLC涂层可以进一步减少总覆膜厚度,但是,其附着力变小,这种方式镀的DLC涂层在经过一段时间的试验后很容易脱落,因为DLC涂层在半导体表面上的附着力,特别是在极尖(金属材料)上的附着力很弱。
发明内容
本发明实施例所要解决的技术问题在于,提供一种半导体表面的镀膜方法,能够在保证半导体表面具有较薄的镀膜层的同时,保证镀膜层具有良好的附着力。
为了解决上述技术问题,本发明实施例提供了一种半导体表面的镀膜方法,包括:
对待镀膜的半导体进行预清洗处理;
将清洗后的半导体置于真空室内,向真空室内通入甲烷或乙烯,启动石墨靶,在半导体表面沉积碳涂层;
根据预设的蚀刻气体、离子能量、蚀刻角度和蚀刻深度,对碳涂层进行蚀刻;
向真空室内通入甲烷或乙烯,启动石墨靶,在蚀刻后的碳涂层表面沉积DLC涂层。
进一步地,所述对待镀膜的半导体进行预清洗处理,具体包括:
将待镀膜的半导体置于真空室内,对真空室进行抽真空处理;
采用等离子体刻蚀法或离子束刻蚀法,对半导体进行预清洗处理。
进一步地,所述碳涂层的厚度为1nm~3nm。
进一步地,所述蚀刻气体为惰性气体,所述离子能量为450eV,所述蚀刻角度为50deg~80deg,所述蚀刻深度为0.3nm~1nm。
进一步地,所述DLC涂层的厚度为1.5nm。
与现有技术相比,本发明实施例提供了一种半导体表面的镀膜方法,首先,对待镀膜的半导体进行预清洗处理;其次,将清洗后的半导体置于真空室内,向真空室内通入甲烷或乙烯,启动石墨靶,在半导体表面沉积碳涂层;接着,根据预设的蚀刻气体、离子能量、蚀刻角度和蚀刻深度,对碳涂层进行蚀刻;最后,向真空室内通入甲烷或乙烯,启动石墨靶,在蚀刻后的碳涂层表面沉积DLC涂层;本发明实施例能够在保证半导体表面具有较薄的镀膜层的同时,保证镀膜层具有良好的附着力。
附图说明
图1是本发明提供的一种半导体表面的镀膜方法的一个优选实施例的流程图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本技术领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明实施例提供了一种半导体表面的镀膜方法,参见图1所示,是本发明提供的一种半导体表面的镀膜方法的一个优选实施例的流程图,所述方法包括步骤S11至步骤S14:
步骤S11、对待镀膜的半导体进行预清洗处理;
步骤S12、将清洗后的半导体置于真空室内,向真空室内通入甲烷或乙烯,启动石墨靶,在半导体表面沉积碳涂层;
步骤S13、根据预设的蚀刻气体、离子能量、蚀刻角度和蚀刻深度,对碳涂层进行蚀刻;
步骤S14、向真空室内通入甲烷或乙烯,启动石墨靶,在蚀刻后的碳涂层表面沉积DLC涂层。
优选地,所述碳涂层的厚度为1nm~3nm。
优选地,所述蚀刻气体为惰性气体,所述离子能量为450eV,所述蚀刻角度为50deg~80deg,所述蚀刻深度为0.3nm~1nm。
优选地,所述DLC涂层的厚度为1.5nm。
在具体实施时,首先,对待镀膜的半导体的表面进行预清洗处理,以去除半导体表面的污染物;其次,将预清洗处理后的半导体放置于真空室内,并将真空室内的真空度和温度稳定在一定范围内,之后向真空室内通入甲烷或乙烯气体,以纯石墨圆柱体作为靶标,启动石墨靶,在半导体的表面上沉积碳涂层,其中,石墨靶被电弧电离后会形成不同大小的颗粒,可以对这些颗粒进行过滤,例如,通过磁管进行限制,磁管具有过滤大颗粒的功能,使得较细小的碳离子沉积在半导体的表面上,相应形成厚度为1nm~3nm的碳涂层;接着,根据预先设定的蚀刻气体、离子能量、蚀刻角度和蚀刻深度,对半导体表面的碳涂层进行蚀刻,其中,可以采用等离子溅射或离子束刻蚀等方法对碳涂层进行蚀刻,所选择的蚀刻气体一般为惰性气体(例如,氖气、氩气、氪气或氙气等),蚀刻角度可以在50deg~80deg范围内,蚀刻深度(即蚀刻厚度或蚀刻去除体积)一般为0.3nm~1nm,并且在蚀刻过程中,需要控制蚀刻离子能量,离子能量可以通过离子束刻蚀系统来进行控制,一般控制在450eV;最后,再次向真空室内通入甲烷或乙烯气体,并启动石墨靶,在蚀刻后的碳涂层的表面上沉积DLC涂层,DLC涂层的厚度优选为1.5nm。
需要说明的是,碳涂层和DLC涂层可以采用化学气相沉积(CVD)、离子束沉积(IBD)或过滤阴极弧(FCA)等方法形成,薄膜主要含有碳,也可以含有氢、氧、氮、磷、氩等作为工艺添加物或产物。
作为上述方案的改进,所述对待镀膜的半导体进行预清洗处理,具体包括:
将待镀膜的半导体置于真空室内,对真空室进行抽真空处理;
采用等离子体刻蚀法或离子束刻蚀法,对半导体进行预清洗处理。
具体的,结合上述实施例,在对待镀膜的半导体进行预清洗处理时,可以将待镀膜的半导体放置在真空室内,并对真空室进行抽真空处理,以蒸发掉内部的水分和二氧化碳,甚至一些有机溶剂;预清洗可以采用等离子体刻蚀法或离子束刻蚀法,通常,这些方法使用惰性气体(氩气是首选)。
需要说明的是,预清洗的目的只是为了去除半导体表面的污染物,因此对半导体基底或外壳的物理去除非常小(通常在一纳米左右)。
为了更好的确认本发明实施例的技术方案产生的技术效果,可以对镀膜后的半导体进行实验,采用本发明实施例提供的技术方案对半导体进行镀膜,其中,半导体材料为:碳化钛(TiC)作为半导体凸起部分,氧化铝(Al2O3)作为半导体基底。
实验步骤如下:
(1)将滑块(即镀膜后的半导体)浸入指定的酸(PH=1.8)中,保持较短时间;
(2)用显微镜(1500X)检查滑块对金属屏蔽的腐蚀;
(3)将滑块浸入指定的酸(PH=1.8)中,保持较长时间;
(4)用显微镜(1500X)检查滑块对金属屏蔽的腐蚀;
(5)重复上述步骤(1)~(4)的腐蚀增量,并统计实验数据。
上述实验中总共进行六组,其中5组采用本发明实施例提供的镀膜工艺,DLC涂层厚度分别为2nm、1.5nm、1.2nm、1.0nm、0.8nm,另一组采用硅和DLC共3nm厚度的旧工艺。根据实验数据进行分析可以看到覆盖性能的提高,本发明实施例提供的镀膜工艺的1.5nm膜具有与现有旧工艺3nm膜相同的性能。
综上,本发明实施例所提供的一种半导体表面的镀膜方法,首先,对待镀膜的半导体进行预清洗处理;其次,将清洗后的半导体置于真空室内,向真空室内通入甲烷或乙烯,启动石墨靶,在半导体表面沉积碳涂层;接着,根据预设的蚀刻气体、离子能量、蚀刻角度和蚀刻深度,对碳涂层进行蚀刻;最后,向真空室内通入甲烷或乙烯,启动石墨靶,在蚀刻后的碳涂层表面沉积DLC涂层;本发明实施例采用三个步骤,依次为“沉积”、“蚀刻”和“沉积”,而不仅是一步涂层,并且通过沉积和蚀刻反结合过程形成过渡层,由于存在混合边界,这三步沉积具有良好的附着力,可以通过刻蚀离子能量来调节,从而能够在保证半导体表面具有较薄的镀膜层的同时,保证镀膜层具有良好的附着力。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明技术原理的前提下,还可以做出若干改进和变形,这些改进和变形也应视为本发明的保护范围。
Claims (5)
1.一种半导体表面的镀膜方法,其特征在于,包括:
对待镀膜的半导体进行预清洗处理;
将清洗后的半导体置于真空室内,向真空室内通入甲烷或乙烯,启动石墨靶,在半导体表面沉积碳涂层;
根据预设的蚀刻气体、离子能量、蚀刻角度和蚀刻深度,对碳涂层进行蚀刻;
向真空室内通入甲烷或乙烯,启动石墨靶,在蚀刻后的碳涂层表面沉积DLC涂层。
2.如权利要求1所述的半导体表面的镀膜方法,其特征在于,所述对待镀膜的半导体进行预清洗处理,具体包括:
将待镀膜的半导体置于真空室内,对真空室进行抽真空处理;
采用等离子体刻蚀法或离子束刻蚀法,对半导体进行预清洗处理。
3.如权利要求1所述的半导体表面的镀膜方法,其特征在于,所述碳涂层的厚度为1nm~3nm。
4.如权利要求1所述的半导体表面的镀膜方法,其特征在于,所述蚀刻气体为惰性气体,所述离子能量为450eV,所述蚀刻角度为50deg~80deg,所述蚀刻深度为0.3nm~1nm。
5.如权利要求1所述的半导体表面的镀膜方法,其特征在于,所述DLC涂层的厚度为1.5nm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111245397.7A CN116024546A (zh) | 2021-10-26 | 2021-10-26 | 一种半导体表面的镀膜方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111245397.7A CN116024546A (zh) | 2021-10-26 | 2021-10-26 | 一种半导体表面的镀膜方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116024546A true CN116024546A (zh) | 2023-04-28 |
Family
ID=86069384
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111245397.7A Pending CN116024546A (zh) | 2021-10-26 | 2021-10-26 | 一种半导体表面的镀膜方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116024546A (zh) |
-
2021
- 2021-10-26 CN CN202111245397.7A patent/CN116024546A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101083148B1 (ko) | 플라즈마 에칭 방법 및 플라즈마 에칭 장치 및 기억매체 | |
EP2383366B1 (en) | Method for producing diamond-like carbon membrane | |
KR100586803B1 (ko) | 칼날을 다이아몬드성 탄소로 코팅하는 방법 | |
WO2006005067A2 (en) | Protective coating on a substrate and method of making thereof | |
US20080107825A1 (en) | Film-Forming Method and Recording Medium | |
US20230116437A1 (en) | Semiconductor chamber coatings and processes | |
TW201641742A (zh) | 用來清潔沉積設備的方法 | |
JP2003147508A (ja) | 炭素膜、炭素膜の成膜方法、および炭素膜被覆部材 | |
KR100773486B1 (ko) | 표면이 코팅된 폴리쉬 캐리어 및 이의 코팅 방법 | |
CN116024546A (zh) | 一种半导体表面的镀膜方法 | |
JP2003082458A (ja) | 非晶質炭素被膜の形成装置及び形成方法 | |
JP7265081B1 (ja) | アルミニウム材、アルミニウム材用表面特性調整皮膜及びアルミニウム材の表面処理方法 | |
CN116031139A (zh) | 一种具有镀膜层的半导体 | |
TWI411023B (zh) | 整修加工反應室組件的方法 | |
US11072850B2 (en) | Process for coating a conductive component and conductive component coating | |
JP3971336B2 (ja) | α型結晶構造主体のアルミナ皮膜の製造方法およびα型結晶構造主体のアルミナ皮膜で被覆された部材の製造方法 | |
WO2014078124A1 (en) | Pattern fortification for hdd bit patterned media pattern transfer | |
US20210340662A1 (en) | Low friction wear film and method for producing the same | |
CN115125478A (zh) | 半导体表面镀膜的方法 | |
CN115132830A (zh) | 带有镀膜结构的半导体 | |
JP3016748B2 (ja) | 電子ビーム励起プラズマcvdによる炭素系高機能材料薄膜の成膜方法 | |
JPH07252657A (ja) | 成膜方法 | |
GB2227755A (en) | Improving the wear resistance of metallic components by coating and diffusion treatment | |
US7727412B2 (en) | Dry etching method | |
KR20050007953A (ko) | 질화티타늄 코팅방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication |