CN116018754A - 具有焊接互连件和多材料封装物的电子装置 - Google Patents

具有焊接互连件和多材料封装物的电子装置 Download PDF

Info

Publication number
CN116018754A
CN116018754A CN202180055600.6A CN202180055600A CN116018754A CN 116018754 A CN116018754 A CN 116018754A CN 202180055600 A CN202180055600 A CN 202180055600A CN 116018754 A CN116018754 A CN 116018754A
Authority
CN
China
Prior art keywords
die
electronic device
electronic
dielectric material
package substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180055600.6A
Other languages
English (en)
Inventor
C·E·卡潘特
H·T·格拉斯考克
P·斯托克斯
T·S·莫里斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qorvo US Inc
Original Assignee
Qorvo US Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qorvo US Inc filed Critical Qorvo US Inc
Publication of CN116018754A publication Critical patent/CN116018754A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0504—Holders; Supports for bulk acoustic wave devices
    • H03H9/0514—Holders; Supports for bulk acoustic wave devices consisting of mounting pads or bumps
    • H03H9/0523—Holders; Supports for bulk acoustic wave devices consisting of mounting pads or bumps for flip-chip mounting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02007—Details of bulk acoustic wave devices
    • H03H9/02086—Means for compensation or elimination of undesirable effects
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02007—Details of bulk acoustic wave devices
    • H03H9/02086—Means for compensation or elimination of undesirable effects
    • H03H9/02102—Means for compensation or elimination of undesirable effects of temperature influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/08—Holders with means for regulating temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/1014—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/171—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator implemented with thin-film techniques, i.e. of the film bulk acoustic resonator [FBAR] type
    • H03H9/172—Means for mounting on a substrate, i.e. means constituting the material interface confining the waves to a volume
    • H03H9/173—Air-gaps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/54—Filters comprising resonators of piezoelectric or electrostrictive material
    • H03H9/56—Monolithic crystal filters
    • H03H9/564—Monolithic crystal filters implemented with thin-film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1085—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a non-uniform sealing mass covering the non-active sides of the BAW device

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本公开涉及一种具有焊接互连件和多材料封装物的电子装置。所述电子装置包含管芯最后组件，其中所述管芯(14)通过焊接互连件(44)组装到电子封装衬底(12)。第一介电材料(46)和所述管芯的至少一部分被碾磨或研磨，其中第二介电材料(60)施加在所述管芯(14)的暴露部分(52)上。屏蔽罩(80)接着定位于所述管芯上并且与所述管芯电绝缘。因此，此配置减小具有屏蔽和管芯最后组件的电子装置的厚度或高度。

Description

具有焊接互连件和多材料封装物的电子装置
技术领域
本发明涉及集成电路(IC)的封装。特定来说，本发明涉及一种具有焊接互连件和多材料封装物的电子装置。
背景技术
蜂窝电话等移动装置需要越来越小的集成电路(IC)，包含射频(RF)电路。减小电子装置的大小变得具有挑战性，尤其对于某些类型的电子装置和/或对于某些类型的制造工艺。例如，声谐振器，尤其是体声波(BAW)谐振器，用于许多高频通信应用中。虽然需求不断地增加无线装置的复杂性，但始终需要改进BAW谐振器和基于BAW的滤波器的性能，并且减小与其相关联的成本和大小。
发明内容
本公开的实施例涉及一种具有焊接互连件和多材料封装物的电子装置。所述电子装置包含管芯最后组件，其中所述管芯通过焊接互连件组装到电子封装衬底。第一介电材料和所述管芯的至少一部分被碾磨或研磨，其中第二介电材料施加在所述管芯的暴露部分上。屏蔽罩接着定位于所述管芯上并且与所述管芯电绝缘。因此，此配置减小具有屏蔽和管芯最后组件的电子装置的厚度或高度。
本公开的一个实施例涉及一种电子装置。所述电子装置包含具有导体迹线的电子封装衬底。所述电子装置还包含第一管芯，所述第一管芯包含电子部件，以及焊接互连件，所述焊接互连件将所述电子部件电耦合到所述电子封装衬底。所述电子还包含围绕所述第一管芯的封装物。所述封装物包含第一介电材料，所述第一介电材料在所述电子部件的周边处呈第一厚度。所述封装物还包含第二介电材料，所述第二介电材料在所述电子部件的顶部处呈小于所述第一厚度的第二厚度。所述电子装置还包含屏蔽罩，所述屏蔽罩覆盖所述封装物。
本公开的另一实施例涉及一种制造电子装置的方法。所述方法包含将第一管芯组装到电子封装衬底，使得所述第一管芯的焊接互连件将所述第一管芯的电子部件与所述电子封装衬底耦合。所述方法还包含围绕所述第一管芯形成封装物的主体部分。所述主体部分包含第一介电材料。所述方法还包含去除所述封装物和所述第一管芯的至少一部分以形成所述第一管芯的暴露部分。所述方法还包含施加第二介电材料的膜以覆盖所述第一管芯的所述暴露部分。
本领域的技术人员将在结合附图阅读优选实施例的以下详细描述之后了解本公开的范围并且认识到本公开的另外的方面。
附图说明
并入本说明书中并形成本说明书的一部分的附图示出了本公开的若干方面，并且与描述内容一起用以解释本公开的原理。
图1A为电子装置的组件的侧视图，其示出了电子封装衬底和管芯的形成。
图1B为图1A的电子装置的组件的侧视图，其示出了通过焊接互连件连接电子封装衬底与管芯。
图1C为图1A的电子装置的组件的侧视图，其示出了在管芯上形成封装物。
图1D为图1A的电子装置的组件的侧视图，其示出了去除封装物和管芯的至少一部分以形成管芯的暴露部分。
图1E为图1A的电子装置的组件的侧视图，其示出了在管芯的暴露部分上施加薄介电膜。
图1F为图1A的电子装置的组件的侧视图，其示出了将管芯载体施加到薄介电膜。
图1G为图1A的电子装置的组件的侧视图，其示出了将焊接互连件和带施加到电子封装衬底。
图1H为图1A的电子装置的组件的侧视图，其示出了脱粘管芯载体并且在封装物和管芯上施加屏蔽罩。
图2A为在封装物内具有多个管芯的电子装置的组件的侧视图。
图2B为图2A的电子装置的组件的侧视图，其示出了去除封装物和多个管芯中的每一个的至少一部分以形成多个管芯的暴露部分。
图2C是图2A的电子装置的组件的侧视图，其示出了在多个管芯的暴露部分上施加薄介电膜和屏蔽罩。
图3为标识用于制造电子装置的方法的步骤的流程图[[300]]。
图4示出了常规体声波(BAW)谐振器。
具体实施方式
下文阐述的实施例表示使本领域技术人员能够实践实施例并且说明实践实施例的最佳模式所必需的信息。在根据附图阅读以下描述时，本领域技术人员将理解本公开的概念，并且将认识到这些概念在此未特别述及的应用。应理解，这些概念和应用落入本公开和所附权利要求的范围内。
应理解，尽管本文中可以使用术语第一、第二等来描述各种元件，但这些元件不应受这些术语限制。这些术语仅用于区分一个元件与另一个元件。例如，在不脱离本公开的范围的情况下，第一元件可以被称为第二元件，并且类似地，第二元件可以被称为第一元件。如本文所用，术语“和/或”包含相关联所列项目中的一个或多个项目的任何和所有组合。
还应理解，当元件被称为“连接”或“耦合”到另一元件时，其可以直接连接或耦合到另一元件，或者可以存在中间元件。相反，当元件被称为“直接连接”或“直接耦合”到另一元件时，不存在中间元件。
应理解，尽管本文中可使用术语“上部”、“下部”、“底部”、“中间”、“中部”、“顶部”等来描述各个元件，但这些元件不应受这些术语限制。这些术语仅用于区分一个元件与另一个元件。例如，在不脱离本公开的范围的情况下，第一元件可以被称为“上部”元件，并且类似地，第二元件可以被称为“上部”元件，这取决于这些元件的相对定向。
本文所用的术语仅用于描述特定实施例的目的，并且不旨在限制本公开。如本文所用，除非上下文另外明确指示，否则单数形式“一(a/an)”和“所述”也旨在包含复数形式。还应理解，当在本文中使用时，术语“包括(comprises)”“包括(comprising)”和/或“包含(includes)”“包含(including)”指定存在所述特征、整数、步骤、操作、元件和/或部件，但不排除存在或添加一个或多个其它特征、整数、步骤、操作、元件、部件和/或它们的群组。
除非另外定义，否则本文使用的所有术语(包含技术和科学术语)具有与本公开所属领域的普通技术人员通常理解的相同含义。应进一步理解，本文所使用的术语应被解释为具有与其在本说明书和相关领域的上下文中的含义一致的含义，并且除非本文中明确地如此定义，否则将不会在理想化的或过度正式的意义上进行解释。
本公开的实施例涉及一种具有焊接互连件和多材料封装物的电子装置。所述电子装置包含管芯最后组件，其中所述管芯通过焊接互连件组装到电子封装衬底。第一介电材料和所述管芯的至少一部分被碾磨或研磨，其中第二介电材料施加在所述管芯的暴露部分上。屏蔽罩接着定位于所述管芯上并且与所述管芯电绝缘。因此，此配置减小具有屏蔽和管芯最后组件的电子装置的厚度或高度。
图1A-1H示出了电子装置10的组件(所述电子装置在本文还可以称为封装、电路封装、堆叠组件等)。在某些实施例中，电子装置10是子模块(例如，用于射频(RF)系统级封装(SiP))。SiP是包封在可以(例如，使用叠层封装)堆叠的一个或多个芯片载体封装中的若干集成电路。
图1A为电子装置10的组件的侧视图，其示出了电子封装衬底12和管芯14的形成。特定来说，具有电子封装衬底12的衬底子组件16和具有管芯14的管芯子组件18。
电子封装衬底12包含主体部分20以及主体部分20内的导体迹线22。导体迹线22从电子封装衬底12的顶侧24延伸到电子封装衬底12的底侧26，其中顶部导体焊盘28在顶侧24处，并且底部导体焊盘30在电子封装衬底12的底侧26。在某些实施例中，电子封装衬底12包含再分布层(RDL)或层合物。在某些实施例中，RDL是芯片上的额外金属层，其使得集成电路的输入/输出(IO)焊盘在芯片的其它位置可用，以便更好地接入。衬底子组件16包含衬底载体32，其在电子封装衬底12的底侧26处。
管芯子组件18包含管芯14，其包含电子部件34和导电柱36。特定来说，管芯14包含顶侧38和底侧40。电子部件34定位于管芯14的底侧40处。管芯14可以包含Si、GaA和/或GaN。
导电柱36(例如，铜柱(CuP)凸块)从电子部件34的底侧40延伸。在某些实施例中，管芯14包含体声波(BAW)滤波器管芯，并且电子部件34包含BAW滤波器。在某些实施例中，BAW滤波器管芯包含气腔结构42。在某些实施例中，BAW滤波器管芯没有气腔结构42。
在某些实施例中，管芯子组件18形成于晶片上。此外，导电柱36形成于晶片上。接着，将晶片切成单独的芯片，从而形成多个管芯14。换句话说，管芯子组件18制造有芯片最后(即，RDL第一)构造。
图1B为图1A的电子装置的组件的侧视图，其示出了通过焊接互连件44连接电子封装衬底12与管芯14。焊接互连件44定位于导电柱36中的每一个的末端处。焊接互连件44将电子部件34电耦合到电子封装衬底12。特定来说，焊接互连件44将管芯14的导电柱36与电子封装衬底12的顶部导体焊盘28电耦合。
图1C为图1A的电子装置的组件的侧视图，其示出了在管芯14上形成封装物46(也可以称为包覆成型件)。封装物46(例如，EMC(环氧树脂模具化合物))具有第一材料，并且在管芯14上延伸，包含在顶侧24上、在底侧26上以及在导电柱36周围延伸。封装物46包含主要部分49和顶部部分50。特定来说，管芯14具有第一初始厚度t1，并且封装物46的顶部部分50包含第二初始厚度t2。在某些实施例中，封装物46包含环氧树脂模具化合物。在某些实施例中，封装物(例如，EMC)是含有环氧树脂、固化剂、催化剂、填充剂、阻燃剂、粘合促进剂、释放材料(允许成型后从模具腔壁释放)、色素(例如，碳黑)和/或其它专有添加剂的高度调配的材料。在某些实施例中，二氧化硅填充剂是EMC内百分比最高的物品。这种二氧化硅可以被另一种填充剂类型(例如，氧化铝)替代，以帮助热释放。
图1D为图1A的电子装置的组件的侧视图，其示出了去除封装物46和管芯14的至少一部分以形成管芯14的暴露部分52。特定来说，将封装物46的第一材料的顶部部分50去除(例如，碾磨、研磨)到管芯14的顶侧24。还去除(例如，碾磨、研磨)管芯14。在某些实施例中，去除包含碾磨、研磨激光烧蚀或其它手段，以在封装物46内时暴露管芯14。因此，管芯14具有小于第一初始厚度t1的第一新厚度t1'。管芯14的顶侧24处的暴露部分52没有封装物46。在某些实施例中，封装物46和/或管芯14的去除包含碾磨和/或研磨。
图1E为图1A的电子装置的组件的侧视图，其示出了在管芯14的暴露部分52上施加薄介电膜60。在某些实施例中，薄介电膜60在单个平面内。特定来说，封装物46'包含主要部分49和薄介电膜60。第二新厚度t2'小于第二初始厚度t2。在某些实施例中，第二新厚度t2'为5-50um的厚度，例如15-25um的厚度。厚度t2'可以取决于电子装置10的热性能、电性能和/或高度要求。
在某些实施例中，薄介电膜60呈晶片、面板或条带形式。在某些实施例中，薄介电膜60是膜或覆盖膜。在某些实施例中，薄介电膜作为液体或膜(例如，晶片背面保护涂层)施加。例如，薄介电膜60可以作为层合物施加或作为液体施加。在某些实施例中，薄介电膜60包含导热填充剂，例如用于在稳态和瞬态条件下横向扩散热量。
图1F为图1A的电子装置10的组件的侧视图，其示出了将管芯载体62施加到薄介电膜60。特定来说，使用金属与金属粘结、焊料(例如，AuSn)、导电粘合剂、烧结材料、DBII粘结技术和/或混合粘结技术等将管芯载体62粘结到薄介电膜60。从电子封装衬底12脱粘并且去除衬底载体32。接着将电子装置10翻转到管芯载体62上。
图1G为图1A的电子装置的组件的侧视图，其示出了将焊接互连件70和带72施加到电子封装衬底12。特定来说，将焊接互连件70施加到电子封装衬底12的每个底部导体焊盘30。接着在包含焊接互连件70和底部导体焊盘30的电子封装衬底12的底侧26上施加带72。接着从薄介电膜60脱粘并且去除管芯载体62。接着翻转电子装置10。在某些实施例中，接着将衬底载体施加到带72。
图1H为图1A的电子装置的组件的侧视图，其示出了脱粘管芯载体62并且在封装物46和管芯14上施加屏蔽罩80。屏蔽罩80包含顶壁82及围绕顶壁82的周边延伸的侧壁84。在某些实施例中，侧壁84沿着封装物46'(包含薄介电膜60和主要部分49)的周边延伸。在某些实施例中，屏蔽罩80包含硅、碳化硅(SiC)、金刚石、氮化铝(AlN)、玻璃等。
在某些实施例中，屏蔽罩80从管芯14上的电子部件(例如，二极管和晶体管之类的有源部件，和/或RF传输线、调谐网络、互连电感器、电容器、电感器等无源部件)经由管芯14的顶侧24、经由薄介电膜60并且经由屏蔽罩80提供热扩散和热传递。
电子装置10包含围绕管芯14的封装物46。封装物10包含主要部分49的第一介电材料，所述第一介电材料在电子部件34的周边处呈厚度t1'。封装物46还包含薄介电膜60的第二介电材料，所述第二介电材料在电子部件34的顶部处呈小于第一厚度t1'的第二厚度t2'。在某些实施例中，第二介电材料比第一介电材料更导热。薄介电膜60将电子部件34与屏蔽罩80电隔离。
因此，通过去除(例如，碾磨、研磨等)管芯14和/或封装物46来减小电子装置10的高度。薄介电膜60减少信号损耗(例如，RF信号损耗)，同时避免干扰电子部件34(例如，BAW装置)的性能(例如，信号性能)。
应注意，管芯14和/或封装物46必须具有一定最小厚度以允许材料流动。因此，管芯14和/或封装物46不能简单地变薄。去除管芯14和/或封装物46的一部分允许使用相同的制造技术来实现较薄的电子装置10。
在某些实施例中，电子装置10通过产生自行屏蔽的薄子模块来在复杂RF SiP(系统级封装)中提供隔室屏蔽。在某些实施例中，电子装置10提供将多个RF管芯/部件集成到屏蔽子模块中以用于组装成更复杂的SiP的异构RDL-第一封装技术。
在某些实施例中，电子装置10可以形成其中使用任何合适类型的集成电路(IC)封装来封装电子封装衬底12的模块(例如，RF模块)。例如，IC封装可以包含扇出型晶片级封装(FOWLP)、扇出型面板级封装(FOPLP)、扇入型晶片级封装(FIWLP)、扇入型面板级封装(FIPLP)或晶片级芯片规模封装(WLCSP)，从而便于为包含单片微波集成电路(MMIC)在内的IC提供高密度封装。FOWLP和FOPLP是允许使用半导体类薄膜工艺(例如，高分辨率光刻图案化、物理气相沉积(PVD)金属化和化学气相沉积(CVD)介电)在MMIC衬底上分散(例如，扇出)密集输入/输出(I/O)连接的封装技术。在一些实例中，电子封装衬底12可以包含多个衬底和/或其它电路部件以形成多芯片模块(MCM)或多芯片封装(MCP)或系统级封装(SiP)。在此类实例中，通用RDL可以在封装衬底和/或其它电路部件之间进行连接。
例如，在FOWLP工艺的一个实施例中，已知良好管芯(KGD)(例如，管芯和多个额外IC管芯)和有时其它无源部件精确地放置在临时载体(通常称为重建的晶片)以及环氧树脂包覆成型件上以形成包覆成型层。KGD可以由一个或多个晶片形成，所述晶片被切成管芯14和多个额外管芯14，接着包覆成型为包覆成型阵列。可以去除覆盖模具的一部分以暴露IC管芯14的顶部和/或底部表面，使得覆盖模具部分地围绕IC管芯14(例如，仅围绕IC管芯14的侧面，或IC管芯14的侧面以及顶部或底部之一)。
图2A-2C为示出其上具有多个管芯14(1)-14(2)的电子装置10'的视图。第一管芯14(1)和第二管芯14(2)中的每一个包含电子部件34和焊接互连件70，所述焊接互连件将电子部件34电耦合到电子封装衬底12。
图2A为在封装物46内具有多个管芯14(1)-14(2)的电子装置10'的组件的侧视图。特定来说，电子封装衬底12和管芯14(1)-14(2)经由管芯14(1)-14(2)与衬底12之间的焊接互连件70安装到电子封装衬底12。封装物46形成于管芯14(1)-14(2)上。
图2B为图2A的电子装置的组件的侧视图，其示出了研磨封装物46和多个管芯14(1)-14(2)中的每一个的至少一部分以形成多个管芯14(1)-14(2)的暴露部分52(1)-52(2)。换句话说，相对于电子封装衬底12将第一管芯14(1)和第二管芯14(2)去除(例如，碾磨、研磨)到相同高度。此外，将封装物46去除(例如，碾磨、研磨)到与管芯14(1)-14(2)相同的高度。
图2C为图2A的电子装置的组件的侧视图，其示出了在多个管芯14(1)-14(2)的暴露部分52(1)-52(2)上施加薄介电膜60和屏蔽罩80。薄介电膜60在第一管芯14(1)和第二管芯14(2)上延伸。此外，屏蔽罩80覆盖第一管芯14(1)和第二管芯14(2)。
图3为标识用于制造电子装置10、10'的方法的步骤的流程图300。步骤302包含将第一管芯14、14(1)组装到电子封装衬底12，使得第一管芯14、14(1)的焊接互连件70将第一管芯14、14(1)的电子部件34与电子封装衬底12耦合。步骤304包含围绕第一管芯14、14(1)形成封装物46的主体部分20。主体部分20包含第一介电材料。步骤306包含去除封装物46和第一管芯14、14(1)的至少一部分以形成第一管芯的暴露部分52。步骤308包含施加第二介电材料的薄介电膜60以覆盖第一管芯14、14(1)的暴露部分52、52(1)。
在某些实施例中，方法还包含施加屏蔽罩80以覆盖封装物46'。
在某些实施例中，第一管芯14、14(1)包含BAW滤波器管芯，并且电子部件34包含BAW滤波器。
在某些实施例中，薄介电膜60的第二介电材料比主体部分20的第一介电材料更导热。
在某些实施例中，方法还包含将第二介电材料的薄介电膜60施加为在第一管芯14(1)和第二管芯14(2)上一体地延伸。
在某些实施例中，方法还包含去除第二管芯14(2)以形成第二管芯14(2)的暴露部分52(2)。
图4示出了常规体声波(BAW)谐振器。BAW谐振器用于许多高频率滤波器应用。在某些实施例中，BAW谐振器110是固体装配型谐振器(SMR)类型的BAW谐振器110，并且其通常包含衬底112、安装在衬底112上的反射器114和安装在反射器114上的换能器116。换能器116搁置在反射器114上并且包含压电层118，所述压电层夹在顶部电极120与底部电极122之间。顶部电极120和底部电极122可以由钨(W)、钼(Mo)、铂(Pt)或类似材料形成，并且压电层118可以由氮化铝(AlN)、氧化锌(ZnO)或其它合适的压电材料形成。尽管在图4中示出为包含单层，但压电层118、顶部电极120和/或底部电极122可以包含相同材料的多层、其中至少两个层是不同材料的多层、或其中每个层是不同材料的多层。
BAW谐振器110分为有源区124和外部区126。有源区124通常对应于BAW谐振器110的其中顶部电极120和底部电极122重叠的区段，并且还包含重叠的顶部电极120和底部电极122下方的层。外部区126对应于BAW谐振器110的围绕有源区124的区段。
对于BAW谐振器110，跨越顶部电极120和底部电极122施加电信号会在压电层118中激发声波。这些声波主要竖直传播。BAW谐振器设计中的主要目标是将这些竖直传播的声波限制在换能器116中。向上行进的声波通过顶部电极120的顶部表面处的空气-金属边界反射回到换能器116中。向下行进的声波通过反射器114或通过气腔反射回到换能器116中，所述气腔在膜BAW谐振器(FBAR)中恰好设置在换能器下方。
反射器114通常由反射器层(RL)128A到128E(通常称为反射器层128)的堆叠形成，所述反射器层在材料组成中交替以在邻近反射器层128的接合处产生显著反射系数。通常，反射器层128A到128E在例如钨(W)和二氧化硅(SiO2)的具有高和低声阻抗的材料之间交替。虽然图4中仅示出了五个反射器层128A到128E，但反射器层128的数目和反射器114的结构将因设计而异。
本领域的技术人员将认识到对本公开的优选实施例的改进和修改。所有此类改进和修改都认为是在本文公开的概念和以下权利要求的范围内。

Claims (20)

1.一种电子装置，其包括：
电子封装衬底，所述电子封装衬底具有导体迹线；
第一管芯，所述第一管芯包括：
电子部件；
焊接互连件，所述焊接互连件将所述电子部件电耦合到所述电子封装衬底；
封装物，所述封装物围绕所述第一管芯且包括：
第一介电材料，所述第一介电材料在所述电子部件的周边处呈第一厚度；
第二介电材料，所述第二介电材料在所述电子部件的顶部处呈小于所述第一厚度的第二厚度；以及
屏蔽罩，所述屏蔽罩覆盖所述封装物。
2.根据权利要求1所述的电子装置，其中所述电子封装衬底包括再分布层。
3.根据权利要求1所述的电子装置，其中所述电子封装衬底包括层合物。
4.根据权利要求1所述的电子装置，其中：
所述第一管芯包括BAW滤波器管芯；并且
所述电子部件包括BAW滤波器。
5.根据权利要求1所述的电子装置，其中所述第一管芯包含Si、GaAs或GaN中的至少一个。
6.根据权利要求5所述的电子装置，其中所述BAW滤波器管芯包含气腔结构。
7.根据权利要求5所述的电子装置，其中所述管芯没有气腔结构。
8.根据权利要求1所述的电子装置，其中所述电子部件还包括导电柱，所述焊接互连件在所述导电柱的末端处。
9.根据权利要求1所述的电子装置，其中所述封装物包括环氧树脂模具化合物。
10.根据权利要求1所述的电子装置，其中所述第二介电材料比所述第一介电材料更导热。
11.根据权利要求1所述的电子装置，其中所述封装物包括：
包覆成型件，所述包覆成型件包括所述第一介电材料以及
薄膜，所述薄膜包括所述第二介电材料。
12.根据权利要求11所述的电子装置，其中所述薄膜在单个平面内。
13.根据权利要求1所述的电子装置，其还包括：
第二管芯，所述第二管芯包括：
电子部件；
焊接互连件，所述焊接互连件将所述电子部件电耦合到所述电子封装衬底；
其中所述第二介电材料在所述第一管芯和所述第二管芯上一体地延伸；其中所述屏蔽罩覆盖所述第一管芯和所述第二管芯。
14.根据权利要求1所述的电子装置，其中所述第一管芯和所述第二管芯相对于所述电子封装衬底研磨到相同高度。
15.一种制造电子装置的方法，其包括：
将第一管芯组装到电子封装衬底，使得所述第一管芯的焊接互连件将所述第一管芯的电子部件与所述电子封装衬底耦合；
围绕所述第一管芯形成封装物的主体部分，所述主体部分包括第一介电材料；
去除所述封装物和所述第一管芯的至少一部分以形成所述第一管芯的暴露部分；
形成第二介电材料以覆盖所述第一管芯的所述暴露部分。
16.根据权利要求15所述的方法，其还包括施加屏蔽罩以覆盖所述封装物。
17.根据权利要求15所述的方法，其中：
所述第一管芯包括BAW滤波器管芯；并且
所述电子部件包括BAW滤波器。
18.根据权利要求15所述的方法，其中所述膜的所述第二介电材料比所述主体部分的所述第一介电材料更导热。
19.根据权利要求15所述的方法，其还包括：
将所述第二介电材料形成为在所述第一管芯和第二管芯上一体地延伸。
20.根据权利要求15所述的方法，其还包括向下研磨第二管芯以形成所述第二管芯的暴露部分。
CN202180055600.6A 2020-08-14 2021-08-16 具有焊接互连件和多材料封装物的电子装置 Pending CN116018754A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US202063065721P 2020-08-14 2020-08-14
US63/065,721 2020-08-14
US17/350,842 US20220052667A1 (en) 2020-08-14 2021-06-17 Electronic device with solder interconnect and multiple material encapsulant
US17/350,842 2021-06-17
PCT/US2021/046067 WO2022036299A1 (en) 2020-08-14 2021-08-16 Electronic device with solder interconnect and multiple material encapsulant

Publications (1)

Publication Number Publication Date
CN116018754A true CN116018754A (zh) 2023-04-25

Family

ID=80223411

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180055600.6A Pending CN116018754A (zh) 2020-08-14 2021-08-16 具有焊接互连件和多材料封装物的电子装置

Country Status (4)

Country Link
US (1) US20220052667A1 (zh)
EP (1) EP4197102A1 (zh)
CN (1) CN116018754A (zh)
WO (1) WO2022036299A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024124131A1 (en) * 2022-12-09 2024-06-13 Lockheed Martin Corporation System for survivability of microelectronics in extreme temperature operating environments

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5872493A (en) * 1997-03-13 1999-02-16 Nokia Mobile Phones, Ltd. Bulk acoustic wave (BAW) filter having a top portion that includes a protective acoustic mirror
US7154206B2 (en) * 2002-07-31 2006-12-26 Kyocera Corporation Surface acoustic wave device and method for manufacturing same
US7338818B2 (en) * 2005-05-19 2008-03-04 International Business Machines Corporation Systems and arrangements to assess thermal performance
DE102006005994A1 (de) * 2006-02-08 2007-08-16 Infineon Technologies Ag Halbleiterbauteil mit einem Halbleiterchip und Verfahren zur Herstellung derartiger Halbleiterbauteile
WO2008078898A1 (en) * 2006-12-22 2008-07-03 Lg Innotek Co., Ltd High frequency module and manufacturing method thereof
JP5895643B2 (ja) * 2012-03-22 2016-03-30 株式会社村田製作所 弾性波素子の製造方法及び弾性波素子
JP5861771B2 (ja) * 2012-03-26 2016-02-16 株式会社村田製作所 弾性波装置及びその製造方法
US9520368B1 (en) * 2015-12-28 2016-12-13 Raytheon Company Integrated circuit system having stripline structure
US10607860B2 (en) * 2017-09-25 2020-03-31 Powertech Technology Inc. Package structure and chip structure
KR102196173B1 (ko) * 2018-01-29 2020-12-30 주식회사 네패스 반도체 패키지 및 제조 방법
DE102018117870B4 (de) * 2018-07-24 2020-07-16 RF360 Europe GmbH Akustische-Welle-Vorrichtung
US11756856B2 (en) * 2018-10-02 2023-09-12 Intel Corporation Package architecture including thermoelectric cooler structures
US11062971B2 (en) * 2019-01-08 2021-07-13 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method and equipment for forming the same
US11450580B2 (en) * 2019-12-24 2022-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of fabricating the same
US11489417B2 (en) * 2020-04-30 2022-11-01 Deere & Company Packaging of wide bandgap power electronic power stages
US11348857B2 (en) * 2020-06-16 2022-05-31 Micron Technology, Inc. Lidded microelectronic device packages and related systems, apparatus, and methods of manufacture

Also Published As

Publication number Publication date
WO2022036299A1 (en) 2022-02-17
EP4197102A1 (en) 2023-06-21
US20220052667A1 (en) 2022-02-17

Similar Documents

Publication Publication Date Title
US6856007B2 (en) High-frequency chip packages
KR101302132B1 (ko) 멀티 밴드용 필터 모듈 및 그의 제작 방법
US7638364B2 (en) Multilayer integrated circuit for RF communication and method for assembly thereof
US7511376B2 (en) Circuitry component with metal layer over die and extending to place not over die
KR101434003B1 (ko) 반도체 패키지 및 그 제조 방법
US8497558B2 (en) System and method for wafer level packaging
EP3808698B1 (en) Chip packaging method and chip packaging structure
US11552028B2 (en) Chip packaging method and chip packaging structure
EP4211716A1 (en) Rf transistor amplifier package
JP2023520028A (ja) ソース、ゲート及び／又はドレイン導電性ビアを有するｉｉｉ族窒化物ベースの高周波トランジスタ増幅器
US20070018298A1 (en) Optimized multi-apparation assembly
TW201946245A (zh) 半導體封裝體及包含半導體封裝體之裝置
US20180033737A1 (en) Self-shielded die having electromagnetic shielding on die surfaces
KR101363392B1 (ko) 고출력 증폭기용 GaN 반도체 패키지 및 그 제조방법
US20240250041A1 (en) Electronic component with lid to manage radiation feedback
US20220052667A1 (en) Electronic device with solder interconnect and multiple material encapsulant
JP2574510B2 (ja) 高周波半導体装置
US6639150B1 (en) Hermetic package for surface acoustic wave device having exposed device substrate contacts and method of manufacturing the same
JP2005110017A (ja) 高周波フィルタモジュール及びその製造方法
CN112366184A (zh) 一种滤波器的扇出封装结构及其封装方法
JPH06334137A (ja) ハイブリッド集積回路およびその製造方法
KR100631509B1 (ko) 반도체 소자의 모듈 패키지 및 그 제조방법
CN218352484U (zh) 一种半导体封装结构
US20230170340A1 (en) Electronic package with interposer between integrated circuit dies
KR20240117634A (ko) Sic 기판을 갖는 ipd 구성요소 및 이를 구현하는 디바이스 및 공정

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination