CN116018674A - 电位测量装置 - Google Patents

电位测量装置 Download PDF

Info

Publication number
CN116018674A
CN116018674A CN202180053778.7A CN202180053778A CN116018674A CN 116018674 A CN116018674 A CN 116018674A CN 202180053778 A CN202180053778 A CN 202180053778A CN 116018674 A CN116018674 A CN 116018674A
Authority
CN
China
Prior art keywords
readout
measuring device
potential
amplifier
potential measuring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180053778.7A
Other languages
English (en)
Inventor
小川晃司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN116018674A publication Critical patent/CN116018674A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/226—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with junction-FET's
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/26—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
    • G01N27/28—Electrolytic cell components
    • G01N27/30—Electrodes, e.g. test electrodes; Half-cells
    • G01N27/301—Reference electrodes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/26—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
    • G01N27/416—Systems
    • G01N27/4163—Systems checking the operation of, or calibrating, the measuring apparatus
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N33/00—Investigating or analysing materials by specific methods not covered by groups G01N1/00 - G01N31/00
    • G01N33/48—Biological material, e.g. blood, urine; Haemocytometers
    • G01N33/483—Physical analysis of biological material
    • G01N33/4833—Physical analysis of biological material of solid biological material, e.g. tissue samples, cell cultures
    • G01N33/4836—Physical analysis of biological material of solid biological material, e.g. tissue samples, cell cultures using multielectrode arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate

Abstract

本技术涉及能够获取1Hz‑300Hz量级的低频带的信号的电位测量装置。电位测量装置设置有单位单元，单位单元包括：读出电极，用于读取预定电位作为相对于参考电位的位移；放大器电路，包括共源放大器，共源放大器具有连接读出电极的输入节点并且经由电阻器施加预定偏置电压；以及缓冲电路，连接至放大器电路的输出节点。例如，本技术可以应用于测量微电极上的溶液电位的装置。

Description

电位测量装置
技术领域
本技术涉及电位测量装置，并且具体地涉及能够获取约1Hz至300Hz的低频带的信号的电位测量装置。
背景技术
存在一种装置，其中微电极以阵列布置并且测量微电极上的溶液的电位。在这些装置中，存在这样的装置，其中，将培养液倾倒在微电极上，将活细胞放置在其上，并且产生由活细胞产生的动作电位(参见，例如，专利文献1)。特别地，近年来，注意力已经集中在其中电极、放大器、AD转换器等被集成到一个芯片中并且使用CMOS(互补金属氧化物半导体)集成电路技术在多个点同时测量电位的装置上(参见，例如，非专利文献1)。
在这种服务中，考虑到神经元的动作电位(AP)的获取，大概需要实现大约10kHz以上的采样率，然后以几μV的顺序执行低噪声测量。此外，为了详细地并且在宽范围内获取神经网络中的信号传播，需要将电极尺寸设置为约10μm平方并密集布置电极以实现高分辨率。在低噪声、更高采样率和更高分辨率之间存在折衷关系，并且在电路架构中已经提出了各种提议来克服这些折衷(参见，例如，非专利文献1)。
作为用于实现更低噪声和更高分辨率的有希望的方法之一，已经提出一种配置，其中，构成差分放大器电路的放大器电路区域(参考单元)与读取由电极接收的信号的另一个放大器电路区域(读出单元)分离，同时每一个电极包括差分放大器电路(参见，例如，专利文献2)。根据该分离配置，由于可以使读出单元区域中所需的部件数量最小化，并且可以在不增加读出单元的尺寸的情况下增加放大器晶体管的面积，因此可以实现高分辨率和低噪声两者。
引用列表
专利文献
专利文献1：日本专利申请公开第2002-31617号
专利文献2：WO 2019/082894
非专利文献
非专利文献1M.Obien,et al.,"Revealing neuronal function throughmicroelectrode array recording",Frontiers in Neuro Science Vol.8(2015)Article423
发明内容
顺便提及，神经元发射的信号不限于动作电位AP，并且期望可以同时获取其他信号。例如，当除了其信号频带相对较高(即，约300Hz至10kHz)的动作电位AP之外，可以同时获取作为较低频率信号的局部场电位(LFP)时，在分析神经元的活动中可以推测地获取更有用的信息。该局部场电位LFP的信号频带为大约1Hz至300Hz。
在专利文献2中公开的分离配置中，在参考单元中，参考电位通过参考单元中的采样保持电容器保持。因为在该采样保持电容器中产生相当多的漏电流并且操作点随着时间偏移，所以必须以规则的间隔执行刷新参考电位的操作(在下文中，称为自动调零(AZ)操作)。结果，在专利文献2中提出的分离配置中，认为不能获取低于自动调零操作的频率的频带的信号，并且通常，仅可获取高达约100Hz的频率的信号作为低频率的信号。
鉴于上述情况，提出了本技术，并且其目标是使得可以获取例如大约1Hz至300Hz的低频带的信号。
问题的解决方案
根据本技术的第一方面的电位测量装置包括：单位单元，包括：读出电极，用于读取预定电位作为相对于参考电位的位移；放大器电路，包括共源放大器，该读出电极连接至共源放大器的输入节点，预定偏置电压经由电阻器施加至输入节点；以及缓冲电路，连接至放大器电路的输出节点。
在本技术的第一方面中，提供了一种单位单元，其中，用于读取作为相对于参考电位的位移的预定电位的读出电极连接至共源放大器的输入节点，预定偏置电压经由电阻器施加至输入节点，并且缓冲电路连接至放大器电路的输出节点。
电位测量装置可以是独立装置或者可以是结合到另一装置中的模块。
附图说明
图1是示出根据本公开的第一实施方式的电位测量装置的配置示例的框图。
图2是示出读出单元的电路配置示例的示图。
图3是示出各个读出单元与源极跟随器负载Tr块之间的连接的示图。
图4是描述电位测量装置的操作的时序图。
图5是示出读出电极和放大器电路的示意图。
图6是示出放大器电路的频率特性的示例的示图。
图7是示出读出单元包括多个读出电极的情况的示例的示图。
图8是示出放大器电路的不同的第一配置示例的示图。
图9是示出放大器电路的不同的第二配置示例的示图。
图10是示出放大器电路的不同的第三配置示例的示图。
图11是示出根据本公开的第二实施方式的电位测量装置的配置示例的框图。
图12是示出第一基板和第二基板的更详细的配置示例的框图。
图13是示出读出单元的第一划分布置示例的示图。
图14是示出读出单元的第二划分布置示例的示图。
图15是示出读出单元的第三划分布置示例的示图。
图16是示出根据本公开的第三实施方式的电位测量装置的配置示例的框图。
具体实施方式
在下文中，将参考附图描述用于执行本技术的实施方式(在下文中，称之为实施方式)。注意，在本说明书和附图中，具有基本相同的功能配置的组件由相同的参考符号表示，因此，省略冗余的描述。将按照以下顺序进行描述。
1.电位测量装置的第一实施方式(一个基板的配置示例)
2.与专利文献2所公开的分离配置的比较
3.电位测量装置的第二实施方式(两个基板的堆叠结构的配置示例)
4.电位测量装置的第三实施方式(读出单元包括独立的读出信号线的配置示例)
5.结论
<1.电位测量装置的第一实施方式>
图1是示出根据本公开的第一实施方式的电位测量装置的配置示例的框图。
图1中的电位测量装置1是例如测量电位信号的装置，诸如由培养液中的活细胞产生的动作电位AP和作为低于动作电位AP的频率的信号的局部场电位LFP。
电位测量装置1在一个基板10上包括读出单元阵列11、参考电极12、源极跟随器负载Tr块13、A/D转换块14、行驱动器15、偏置电路16、定时控制电路17、输出IF 18等。
读出单元阵列11包括以二维矩阵布置的读出单元21，每一个读出单元21用作单位单元，至少包括读出电极31的信号读出电路形成在每一个读出单元21中。读出电极31将由单元局部发出的电位检测为相对于参考电位的位移。尽管以下将参考图2描述读出单元21的细节，但是指示由读出电极31检测的预定电位的信号(在下文中，称为电位信号)经由布置在同一列中的公共读出信号线19输出至A/D转换块14。公共读出信号线19以二维布置在读出单元阵列11中的多个读出单元21的列为单位布置，并且一个公共读出信号线19连接至同一列中的多个读出单元21。
参考电极12是旨在用于对被测细胞的培养液(培养基)施加用作参考(参考电位)的电位的电极，读出单元阵列11浸没在该培养液中。在图1的示例中，两个参考电极12布置在读出单元阵列11的外侧，使得读出单元阵列11介于两个参考电极12之间。
源极跟随器负载Tr块13包括与读出单元21中的放大器晶体管33(图2)一起构成源极跟随器的负载晶体管61(图3)。
A/D转换块14将由源极跟随器从读出单元阵列11的各行中的每一个读出单元21读取的模拟电位信号转换成数字值。例如，A/D转换块14包括CMOS图像传感器中常用的单斜率列并行的A/D转换器，并且对从由行驱动器15选择的预定行中的每一个读出单元21输出的模拟电位信号进行A/D转换。此外，在行驱动器15将电位信号的输出单元设置到多行中的读出单元21的情况下，A/D转换块14可以将同时选择的多行中的读出单元21的模拟电位信号转换成数字值。
行驱动器15驱动读出单元阵列11中的读出单元21中的每一个。例如，行驱动器15进行以行为单位读取每一个读出单元21的电位信号的控制(驱动)。偏置电路16产生预定偏置电压或预定偏置电流，并将所产生的偏置电压或电流提供给需要的各个单元。例如，偏置电路16生成预定偏置电压Vbias并将所生成的偏置电压Vbias供应至源极跟随器负载Tr块13中的每一个负载晶体管61(图3)。
定时控制电路17基于预定频率的主时钟生成并提供预定操作所需的时钟信号和定时信号。例如，定时控制电路17生成驱动A/D转换块14和行驱动器15所需的定时信号。输出IF 18根据需要对从A/D转换块14提供的AD转换电位信号执行预定信号处理，然后将获得的信号输出到外部。例如，输出IF 180仅执行缓冲或者在一些情况下执行各种类型的数字信号处理，诸如列变化校正。
图2示出读出单元21的电路配置示例。
读出单元21包括读出电极31、放大器电路32、放大器晶体管33和选择晶体管34。放大器晶体管33和选择晶体管34中的每一个包括例如NMOS晶体管(N型MOS晶体管)。这里，放大器晶体管33是源极跟随器的放大器晶体管，在源极跟随器负载Tr块13中的放大器晶体管和负载晶体管构成源极跟随器。放大器晶体管33将被称为源极跟随器放大器晶体管33以便容易地将其与下面描述的放大器晶体管51区分开。
读出电极31检测预定电位作为相对于参考电位的位移。读出电极31由简单的等效电路模型表示，其中，电荷转移电阻器41和双电层电容器42并联连接。电荷转移电阻器41的电阻值被定义为Rct并且双电层电容器42的电容被定义为Cdl。表示相对于参考电位的微小电位波动的电位信号Vin被读出电极31读取，并输入到放大器电路32。
放大器电路32包括：共源放大器，包括放大器晶体管51和负载晶体管52；以及高电阻元件53和初始化开关54，并联连接在共源放大器的输入节点与输出节点之间。放大器晶体管51包括其源极AC接地的NMOS晶体管，并且负载晶体管52包括二极管连接的PMOS晶体管(P型MOS晶体管)。
放大器电路32的输入节点连接至读出电极31并且放大器电路32的输出节点连接至源极跟随器放大器晶体管33的栅极。放大器电路32放大提供给输入节点的微小电位的电位信号Vin，并将得到的电位信号Vout输出到源极跟随器放大器晶体管33的栅极。
通过使用二极管连接的PMOS晶体管作为共源放大器的负载，可以防止放大器电路32的开环增益变得过高，例如，将开环增益抑制到大约30倍，并且防止A/D转换块14的A/D转换器(列并行A/D转换器)的操作范围的无用使用。
高电阻元件53是将共源放大器的输出反馈至输入的反馈电阻器，并且包括背靠背连接(交替地串联连接)的两个二极管连接的NMOS晶体管55和56。利用该配置，可以在小区域中容易地实现兆欧(TΩ)量级的高电阻。这里，高电阻元件53的电阻值被定义为Rfb。注意，高电阻元件53可以包括两个或更多个二极管连接的NMOS晶体管，例如，高电阻元件53可以包括总共四个NMOS晶体管，其中串联连接的两个二极管连接的NMOS晶体管的两个单元背对背连接。
初始化开关54包括NMOS晶体管并且响应于提供给栅极的复位信号Amp_RST而接通以将放大器电路32的输入节点和输出节点彼此连接。可以省略该初始化开关54。在省略初始化开关54的情况下，需要等待一定时间量，直到作为共源放大器的对应于阈值的预定偏置电压经由高电阻元件53施加至放大器电路32的输入节点(在下文中，称为稳定状态)。在电位测量装置1开始以低电阻使放大器电路32的输入节点和输出节点短路之后，立即接通初始化开关54，使得可以立即将状态改变为稳定状态。
源极跟随器放大器晶体管33与经由公共读出信号线19连接的源极跟随器负载Tr块13中的负载晶体管61(图3)一起构成源极跟随器。选择晶体管34是控制与公共读出信号线19的连接的开关，并且当选择读出单元21以连接源极跟随器放大器晶体管33的输出节点(源极)和公共读出信号线19时，根据选择信号SEL导通。在选择晶体管34导通的情况下，由读出单元21检测的电位信号Vout经由公共读出信号线19输出到A/D转换块14中的A/D转换器(未示出)。
读出单元阵列11中的每一个读出单元21与源极跟随器负载Tr块13中的负载晶体管61之间的连接如图3所示。
如图3所示，对于读出单元阵列11中的同一列中的多个读出单元21，布置一个公共读出信号线19，并且与同一列中的公共读出信号线19的连接由选择晶体管34控制。
换言之，源极跟随器放大器晶体管33和选择晶体管34被插入在读出单元21中的每一个的放大器电路32的输出与公共读出信号线19之间，因此，读出单元21中的每一个的放大器电路32的输出与公共读出信号线19能够通过选择晶体管34断开连接。
将参考图4的简单时序图描述电位测量装置1的操作。
首先，在电位测量装置1刚启动之后，作为初始化阶段，复位信号Amp_RST被设置为高，并且读出单元阵列11中的每一个读出单元21的初始化开关54被接通。结果，放大器电路32的输入和输出以低电阻短路，因此，放大器电路32迅速设置为初始稳定状态。在一定时间段之后，复位信号Amp_RST变为低，初始化开关54断开，因此，初始化阶段结束。
在初始化阶段结束之后，每一个读出单元21的放大器电路32放大由读出电极31接收的指示微小电位波动的电位信号Vin，并且将其传送到源极跟随器放大器晶体管33。
开始第一帧的读取操作。即，行驱动器15控制读出单元阵列11的第一行中的读出单元21中的每一个的选择晶体管34导通，以将第一行中的读出单元21中的每一个连接至公共读出信号线19。结果，第一行中的读出单元21中的每一个的电位信号Vout经由源极跟随器放大器晶体管33被输出到公共读出信号线19。在确保公共读出信号线19中的信号的充分沉降时间段之后，A/D转换块14的列并行A/D转换器将经由公共读出信号线19输入的模拟电位信号Vout转换为数字数据(A/D转换)并且输出所获得的数据。接下来，行驱动器15控制第二行中的每一个读出单元21的选择晶体管34导通，并且将第二行中的每一个读出单元21的电位信号Vout转换成数字数据并输出。对于第三行和随后的行重复上述操作，并且当将作为最后一行的第N行中的读出单元21中的每一个的电位信号Vout转换成数字数据并输出时，第一帧的输出结束。
接着，开始第二帧的读取操作。也就是说，类似于上述第一帧，行驱动器15以行为单位从第一行按顺序选择读出单元阵列11中的读出单元21，并且将第一行至第N行中的读出单元21中的每一个的电位信号Vout转换成数字数据并输出。这同样适用于第三帧和后续帧。
如上所述，当行驱动器15以行为单位依次选择(行扫描)读出单元阵列11中的读出单元21时，可以输出构成读出单元阵列11的大量读出单元21中的每的电位信号Vout。
<传递函数>
接着，检查从读出电极31的电位信号Vin到作为源极跟随器放大器晶体管33的输入的电位信号Vout的传递函数。图5是示出读出电极31和放大器电路32的示意图，并且包括放大器晶体管51和负载晶体管52的共源放大器的开环增益被定义为A。
Vin与Vout之间的关系可表示如下。
[数学式.1]
Figure BDA0004101753860000091
在此，在信号频率极小于1/2πRctCdl的低频区域中，Vin与Vout之间的关系可表示为：
[数学式.2]
Figure BDA0004101753860000092
此外，在建立A>>1和A>>Rfb/Rc的关系的情况下，Vin和Vout之间的关系可表示为
[数学式.3]
Figure BDA0004101753860000093
同时，在信号频率极大于(Rfb+Rct(1+A))/2πRfbRctCdl的高频区域中，Vin与Vout之间的关系表示为：
[数学式.4]
Figure BDA0004101753860000094
即，在信号频率极大于(Rfb+Rct(1+A))/2πRfbRctCdl的情况下，与读出电极31的等效电路组合的放大器电路32的频率特性示出高通滤波器(HPF)特性，该高通滤波器特性用于利用放大器电路32的开环增益A放大截止频率以上的信号，截止频率是通过(Rfb+Rct(1+A))/2πRfbRctCdl计算的频率，如图6所示。因此，通过设置相应的参数以使得可以利用约1Hz至300Hz的信号频带实现开环增益，可以同时利用约300Hz至10kHz的信号频带获取局部场电位LFP和动作电位AP。应注意，图6中的频率特性示出以Cdl＝5nF、Rfb＝5GΩ、Rct＝10GΩ、以及A＝30计算的示例。
<多个电极的配置>
另外，在上述例子中，示出在一个读出单元21中设置一个读出电极31的结构，但也可以设置多个读出电极31。
图7示出在一个读出单元21中设置多个读出电极31的情况下的读出单元21的配置示例。
在图7中，在一个读出单元21中设置四个读出电极31A-31D，并且四个读出电极31A-31D分别经由连接开关晶体管81A-81D连接至放大器电路32的输入节点。每一个连接开关晶体管81A至81D是用于切换与放大器电路32的连接的开关并且包括NMOS晶体管。
行驱动器15控制对连接开关晶体管81A-81D的栅极供给的连接使能信号EN1-EN4，控制读出电极31A-31D与放大器电路32的连接。连接开关晶体管81A-81D的导通/截止可以彼此任意组合。
例如，在所有连接开关晶体管81A-81D都导通的情况下，可以将四个读出电极31A-31D视为一个伪大电极。另一方面，在一个连接开关晶体管81A-81D导通时，能够通过小电极接收来自单元的信号。另外，也可以分时地依次使连接开关晶体管81A-81D导通，依次取得四个读出电极31A-31D的信号。这样，通过任意地组合连接开关晶体管81A-81D的导通/截止，能够根据用户的需要灵活地设置读出电极的大小。
<放大器电路的其他配置示例>
将参考图8至图10描述放大器电路32的其他配置示例。要注意的是，在图8到图10中，与在图2中的那些共同的部分由相同的参考符号表示，并且适当地省略对这些部分的描述。
图8示出放大器电路32的不同的第一配置示例。
在图8所示的不同的第一配置示例中，作为高电阻元件53，使用了使用多晶硅电阻器或者扩散电阻器的电阻元件91。换言之，图8中的放大器电路32具有其中采用使用多晶硅电阻器或扩散电阻器的电阻元件91代替图2中的背对背连接的二极管连接的NMOS晶体管55和56的配置。
图9示出放大器电路32的不同的第二配置示例。
在图9中所示的不同的第二配置示例中，采用其中经由高电阻元件92向放大器电路32的输入节点施加预定偏置电压Vbias2的配置。高电阻元件92可具有其中两个或更多个二极管连接的NMOS晶体管背靠背连接的配置，如图2所示，或者可包括硅电阻器或扩散电阻器，如图8所示。此外，初始化开关54与高电阻元件92并联设置，并且偏置电压Vbias2可以在初始化阶段中立即施加至放大器电路32的输入节点。该偏置电压Vbias2共同用于多个读出单元21，并且偏置电压Vbias2可以同时施加至共享偏置电压Vbias2的多个读出单元21的放大器电路32的输入节点。此外，偏置电压Vbias2可以由用户任意设置，并且共源放大器的操作点可以具有自由度设置。
图10示出放大器电路32的不同的第三配置示例。
图10中示出的不同的第三配置示例示出其中作为图8中示出的放大器电路32的共源放大器的负载的二极管连接的负载晶体管52被负载晶体管52'替代的配置，预定偏置电压Vbias3被施加至负载晶体管52'的栅极。如上所述，用作共源放大器的负载的PMOS晶体管不必是二极管连接的，并且预定偏置电压Vbias3可被施加至PMOS晶体管的栅极。
<2.与专利文献2中公开的分离配置的比较>
在上述专利文献2中，通过差分放大器电路对由读出电极检测出的电位信号Vin进行放大并输出的结构，通过将构成差分放大器电路的读出单元和参考单元分开配置，使读出单元区域中所需的部件数量最少化，并且，配置大量读出单元，增大放大器晶体管的面积，实现高分辨率和低噪声。
在专利文献2中公开的配置中，在参考单元中，参考电位通过参考单元中的采样保持电容器保持。因为在该采样保持电容器中产生大量的泄漏电流并且操作点随着时间偏移，所以必须以规则的间隔执行刷新参考电位的操作(自动调零操作)。因此，存在不能获取低于自动调零操作的频率的频带的信号的问题。例如，存在仅能够获得高达大约100Hz的频率的信号作为低频率的信号的问题。
在这点上，可以设想一种配置，其中，通过以兆欧(TΩ)的顺序连接高电阻元件而不是控制自动调零操作的开关电路AZ-SW并且恒定地施加DC电位，在解决由于漏电流引起的操作点偏移的问题的同时，可获得100Hz以下的低频信号。
然而，当采用该配置时，不能同时获取大面积上的电位。即，在专利文献2公开的结构中，在读出单元和参考单元中的每一个中设置了选择单元的开关电路SEL-SW，并且进行了以行为单位切换在长度方向上延伸的公共读出信号线与各单元之间的连接的控制。
在简单地考虑使用高电阻元件来代替控制自动调零操作的开关电路AZ-SW的配置的情况下，一旦通过选择单元的开关电路SEL-SW与公共读出信号线的连接被切断，具有高电阻元件的反馈配置就发生故障。因此，就DC而言，不能恒定地施加参考电压，并且不能获取正确的信号。因此，利用基于专利文献2中的差分放大器电路的配置，不能实现低频信号的获取和通过使用开关电路SEL-SW的行扫描的广域中的电位信号的获取。
因为高电阻元件连接至的放大器的输出节点和公共读出信号线被集成，所以在高电阻元件被用于恒定地施加DC的参考电位的电路配置中不能进行使用开关电路SEL-SW的行扫描的上述问题出现。
对此，上述电位测量装置1被配置为，通过在放大器电路32的输出与公共读出信号线19之间插入源极跟随器的电路，能够使放大器电路32的输出与公共读出信号线19分离。
此外，由于不能像专利文献2那样采用读出单元和参考单元彼此分开地布置的差分放大器电路，所以放大器电路32需要单独用作其输入和输出始终以高电阻连接的放大器。因此，通过使用具有最小配置的单个共源放大器作为放大器电路32，读出单元21保持低噪声性能而不增加单元面积。此外，还提供了相对于差分放大器电路的配置通过将作为主要噪声源的放大器晶体管的数量从两个减少到一个而获得的降噪效果。然后，利用高电阻连接共源放大器的输入和输出。利用这种配置，考虑到与连接至输入的电极的等效电路组合的特性，其在DC方面恒定地偏置在共源放大器的阈值处，并且展现出如图6中所示的利用放大器的开环增益放大截止频率以上的信号的高通滤波器(HPF)特性。
当将其中电容比确定增益的闭环的差分放大器电路的配置改变为使用用于信号放大的开环增益的单个共源放大器的配置时，增益变化劣化。然而，从信号灵敏度的观点来看，为了测量神经元的信号的目的，依赖于电极上的细胞培养条件的灵敏度变化通常是主导的，并且放大器的增益变化被认为是可接受的。必要时，可以预先测量读出单元21中的每一个的增益变化，并且可以通过信号处理校正所获取的数据。
因此，根据电位测量装置1，可以避免在使用高电阻元件来恒定地施加就DC而言的参考电位并且维持低噪声性能的电路配置中不能执行扫描的问题。即，除了高频带的动作电位AP之外，可以获取大约1Hz至300Hz的低频带的局部场电位LFP，同时保持与专利文献2中的那些相当的高分辨率、广域以及低噪声性能。
<3.电位测量装置的第二实施方式>
图11是示出根据本公开的第二实施方式的电位测量装置的配置示例的框图。
而且，在图11以及随后的附图中，与上述第一实施方式中的部分相同的部分由相同的参考符号表示，并且适当地省略所述部分的描述。
图1所示的根据第一实施方式的电位测量装置1包括在一个基板10上形成的读出单元阵列11等。同时，根据第二实施方式的电位测量装置1包括如图11所示堆叠的第一基板100a和第二基板100b。
在第一基板100a上至少配置作为第一实施方式中的读出单元阵列11的一部分的读出单元阵列11a，并且在第二基板100b上至少配置作为除读出单元阵列11a之外的配置的读出单元阵列11b。读出单元21也被划分并布置在第一基板100a的读出单元阵列11a和第二基板100b的读出单元阵列11b中。
在图11中，布置在第一基板100a的读出单元阵列11a中的读出单元21的部分被称为读出单元21a，并且布置在第二基板100b的读出单元阵列11b中的读出单元21的部分被称为读出单元21b。
构成一个读出单元21的第一基板100a的读出单元21a和第二基板100b的读出单元21b被布置在平面图中彼此重叠的位置处。读出单元21a和读出单元21b经由诸如Cu-Cu接合等的金属接合等的连接101彼此电连接。
图12是示出图11中所示的第一基板100a和第二基板100b的更详细的配置示例的框图。
读出单元阵列11a和参考电极12布置在第一基板100a上。在读出单元阵列11a中，多个读出单元21a以矩阵形式二维布置。
同时，读出单元阵列11b、源极跟随器负载Tr块13、A/D转换块14、行驱动器15、偏置电路16、定时控制电路17、输出IF18和多个公共读出信号线19设置在第二基板100b上。
图13示出当读出单元21被划分成读出单元并且被布置在第一基板100a和第二基板100b上时的第一划分布置示例。图13的虚线表示第一基板100a与第二基板100b的边界。
在图13中的第一划分配置示例中，在构成一个读出单元21的读出电极31、放大器电路32、源极跟随器放大器晶体管33和选择晶体管34中，读出电极31和放大器电路32设置在第一基板100a上，并且源极跟随器放大器晶体管33、选择晶体管34和公共读出信号线19设置在第二基板100b上。
图14示出读出单元21的第二划分布置示例。此外，在图14中，点划线表示第一基板100a和第二基板100b之间的边界。
在图14中的第二划分布置示例中，放大器电路32的读出电极31和放大器晶体管51、高电阻元件53和初始化开关54布置在第一基板100a上，并且放大器电路32的负载晶体管52、源极跟随器放大器晶体管33、选择晶体管34和公共读出信号线19布置在第二基板100b上。
图15示出读出单元21的第三划分布置示例。此外，在图15中，点划线表示第一基板100a与第二基板100b之间的边界。
在图15中的第三划分布置示例中，放大器电路32的读出电极31和放大器晶体管51和高电阻元件53布置在第一基板100a上，并且放大器电路32的负载晶体管52和初始化开关54、源极跟随器放大器晶体管33、选择晶体管34和公共读出信号线19布置在第二基板100b上。
根据上述第二实施方式，由于读出单元21中的每一个的读出电极31和放大器电路32的配置与上述第一实施方式中的配置相似，所以可以实现局部场电位LFP和动作电位AP，同时保持如参考图5和图6所描述的高分辨率、宽广面积和低噪声性能。
根据作为第二实施方式采用的第一基板100a和第二基板100b的堆叠结构，由于可以减少要布置在各个基板100上的元件的数量，因此与一个基板的配置相比，可以设置更多数量的读出单元21。即，可以实现更高的分辨率和更宽的面积。此外，由于可以布置具有放大功能和更大的晶体管尺寸的MOS晶体管，所以可以实现更低的噪声。
此外，在图13和图14中的第一划分布置示例和第二划分布置示例中，可以将读出单元21中的每一个中的第一基板100a和第二基板100b之间的电连接点的数量减少至一个。
同时，在图15中的第三划分布置示例中，虽然在每一个读出单元21中第一基板100a和第二基板100b之间的电连接点的数量是两个，但是要布置在第一基板100a上的元件的数量可通过将负载晶体管52和初始化开关54布置在第二基板100b侧而进一步减少，并且因此，可增加共源放大器的放大器晶体管51的晶体管尺寸，从而实现低噪声。
<4.电位测量装置的第三实施方式>
图16是示出根据本公开的第三实施方式的电位测量装置的配置示例的框图。
图16是对应于示出上述第一实施方式的图3的示图，对应于图3中的那些部分由相同的参考符号表示，并且适当省略该部分的描述。
当将图16中的第三实施方式与图3中示出的第一实施方式进行比较时，每一个读出单元21的选择晶体管34被省略并且共同用于布置在同一列中的多个读出单元21的一个公共读出信号线19被读出信号线19'替换。
换言之，布置在读出单元阵列11中的同一列中的读出单元21中的每一个的源极跟随器放大器晶体管33的输出通过单独的读出信号线19'连接至源极跟随器负载Tr块13的负载晶体管61'和A/D转换块14(的A/D转换器)。
虽然源极跟随器负载Tr块13的负载晶体管61'的数量与第一实施方式中的读出单元21的列的数量相同，但是负载晶体管61'的数量与图16中的第三实施方式中的读出单元阵列11中的读出单元21的数量相同。
根据图16中的第三实施方式，因为读出单元21中的每一个的读出电极31和放大器电路32的配置与上述第一和第二实施方式中的那些相似，所以可以实现局部场电位LFP和动作电位AP，同时保持如参考图5和图6所描述的高分辨率、广域和低噪声性能。
在图16中的第三实施方式中，包括源极跟随器放大器晶体管33和负载晶体管61'的源极跟随器具有从读出单元21以高速读取通过在列方向上延伸的读出信号线19'传输的电位信号Vout的效果。
根据图16中的配置，虽然读出信号线19'的数量、负载晶体管61'的数量和A/D转换器的数量增加，但是可以同时进行读出单元阵列11中的所有读出单元21的读取，因此，可以加速读取。注意，不一定需要同时进行读出单元阵列11中的所有读出单元21的读取，并且可以选择和驱动任意读出单元21，从而提供驱动的变化。
要注意的是，在图16的配置示例中，虽然源极跟随器负载Tr块13的负载晶体管61'和A/D转换块14的A/D转换器与读出单元阵列11中的每一个读出单元21—对一对应设置，但是不一定需要与读出单元21的数量相同。例如，一个负载晶体管61'和一个A/D转换器可以由同一列中的多个读出单元21共享，并且可以分时的方式切换和操作。
此外，虽然图16中的第三实施方式是被布置在与图3中示出的第一实施方式对应的一个基板10上的示例，但是图16中示出的构造可以被采用如在第二实施方式中的第一基板100a和第二基板100b的堆叠结构。此外，放大器电路32可用图8至图10中示出的不同的第一至第三配置示例中的放大器电路替换。
<5.结论>
根据上述各实施方式的电位测量装置1，通过将读出相对于参考电位的变动电位的读出电极31的输出节点与单一的共源放大器连接，向共源放大器的输入节点始终施加规定的偏置电压，从而除了300Hz-10kHz左右的高频信号以外，还能够以低噪声得到1Hz-300Hz左右的低频信号。因此，在测量由培养液中的活细胞产生的电位的情况下，不仅可以获得动作电位AP，而且可以获得局部场电位LFP等。
在第一和第二实施方式中，通过将源极跟随器的源极跟随器放大器晶体管33连接至共源放大器的输出节点并且通过选择晶体管34控制与公共读出信号线19的连接，二维地布置在读出单元阵列11中的每一个读出单元21以行为单位被顺序地选择，并且输出每一个读出单元21的电位信号Vout。在第三实施方式中，同时输出读出单元阵列11中的读出单元21的电位信号Vout。在任何实施方式中，通过使用具有最小配置的单个共源放大器，可以减小单元面积并且在读出单元阵列11中布置大量读出单元21(读出电极31)，从而实现高分辨率。
因此，根据上述实施方式中的每的电位测量装置1能够探测具有高分辨率和低噪声的低频信号和高频信号两者。
另外，在上述各实施方式中，将源极跟随器的(源极跟随器放大器晶体管33)作为缓冲电路配置在放大器电路32的后级，通过选择晶体管34来控制与共用读出信号线19的连接，但也可以使用其他的缓冲电路、例如电压跟随器电路。
本技术的实施方式不限于上述实施方式，并且在不背离本技术的本质的情况下可以做出各种修改。
应注意，本文中描述的效果仅是说明性的而非限制性的，并且可施加除了本文中描述的效果之外的其他效果。
应注意，本技术可采取以下配置。
(1)一种电位测量装置，包括：
单位单元，包括：
读出电极，用于读取预定电位作为相对于参考电位的位移，
放大器电路，包括共源放大器，读出电极连接至共源放大器的输入节点，预定偏置电压经由电阻器施加至输入节点，以及
缓冲电路，连接至放大器电路的输出节点。
(2)根据以上(1)所述的电位测量装置，其中，
冲电路是构成源极跟随器的放大器晶体管。
(3)根据以上(2)所述的电位测量装置，其中，
在同一列中的多个单位单元连接至一个公共读出信号线，电位测量装置还包括：
第一开关，控制在放大器晶体管的输出节点与公共读出信号线之间的连接。
(4)根据以上(2)所述的电位测量装置，其中，
单位单元的放大器晶体管和构成源极跟随器的负载晶体管被一一对应地设置。
(5)根据以上(1)至(4)中任一项所述的电位测量装置，其中，
通过经由电阻器将放大器电路的输入节点和输出节点彼此连接，将预定偏置电压施加至共源放大器的输入节点。
(6)根据以上(1)至(5)中任一项所述的电位测量装置，还包括：
第二开关，连接放大器电路的输入节点和输出节点，
第二开关被配置为在电位测量装置启动之后立即接通。
(7)根据以上(1)至(4)中任一项所述的电位测量装置，其中，
预定偏置电压被共同地施加至多个单位单元。
(8)根据以上(1)至(7)中任一项所述的电位测量装置，其中，
共源放大器的负载包括二极管连接的晶体管。
(9)根据以上(1)至(8)中任一项所述的电位测量装置，其中，
电阻器包括背靠背连接的至少两个二极管连接的晶体管。
(10)根据以上(1)至(9)中任一项所述的电位测量装置，其中，
单位单元包括：
多个读出电极，以及
第三开关，切换在多个读出电极与放大器电路之间的连接。
(11)根据以上(10)所述的电位测量装置，其中，
第三开关以时分方式连接在单位单元中的多个读出电极。
(12)根据以上的(10)或(11)所述的电位测量装置，其中，
第三开关同时连接在单位单元中的两个或更多个读出电极。
(13)根据以上(1)至(12)中的任一项所述的电位测量装置，通过堆叠第一基板和第二基板来配置，
读出电极和放大器电路的至少一部分布置在第一基板上，
AD转换单元，对从布置在第二基板上的单位单元输出的信号执行AD转换。
(14)根据以上(13)所述的电位测量装置，其中，
读出电极和整个放大器电路布置在第一基板上。
(15)根据以上的(13)或(14)所述的电位测量装置，其中，
单位单元被划分成单位单元并且布置在第一基板和第二基板上，并且
布置在第一基板和第二基板上的所划分的单位单元通过金属接合彼此电连接。
参考标号列表
1 电位测量装置
10 基板
11 读出单元阵列
12 参考电极
13 源极跟随器负载Tr块
14 A/D转换块
15 行驱动器
16 偏置电路
19 公共读出信号线
21、21a、21b 读出单元
31、31A至31D 读出电极
32 放大器电路
33 放大器晶体管(源极跟随器放大器晶体管)
34 选择晶体管
41 电荷转移电阻
42 双电层电容器
51 放大器晶体管
52、52' 负载晶体管
53 高电阻元件
54 初始化开关
55、56 NMOS晶体管
61、61' 负载晶体管
81A-81D 连接开关晶体管
91 电阻元件
92 高电阻元件
100a 第一基板
100b 第二基板
101 连接

Claims (15)

1.一种电位测量装置，包括：
单位单元，包括：
读出电极，用于读取预定电位作为相对于参考电位的位移，放大器电路，包括共源放大器，所述读出电极连接至所述共源放大器的输入节点，预定偏置电压经由电阻器施加至所述输入节点，以及
缓冲电路，连接至所述放大器电路的输出节点。
2.根据权利要求1所述的电位测量装置，其中，
所述缓冲电路是构成源极跟随器的放大器晶体管。
3.根据权利要求2所述的电位测量装置，其中，
在同一列中的多个所述单位单元连接至一个公共读出信号线，所述电位测量装置还包括：
第一开关，控制在所述放大器晶体管的输出节点与所述公共读出信号线之间的连接。
4.根据权利要求2所述的电位测量装置，其中，
所述单位单元的放大器晶体管和构成所述源极跟随器的负载晶体管被一一对应地设置。
5.根据权利要求1所述的电位测量装置，其中，
通过经由所述电阻器将所述放大器电路的输入节点和输出节点彼此连接，将所述预定偏置电压施加至所述共源放大器的输入节点。
6.根据权利要求1所述的电位测量装置，还包括：
第二开关，连接所述放大器电路的输入节点和输出节点，
所述第二开关被配置为在所述电位测量装置启动之后立即接通。
7.根据权利要求1所述的电位测量装置，其中，
所述预定偏置电压被共同地施加至多个所述单位单元。
8.根据权利要求1所述的电位测量装置，其中，
所述共源放大器的负载包括二极管连接的晶体管。
9.根据权利要求1所述的电位测量装置，其中，
所述电阻器包括背靠背连接的至少两个二极管连接的晶体管。
10.根据权利要求1所述的电位测量装置，其中，
所述单位单元包括：
多个所述读出电极，以及
第三开关，切换在多个所述读出电极与所述放大器电路之间的连接。
11.根据权利要求10所述的电位测量装置，其中，
所述第三开关以时分方式连接在所述单位单元中的多个所述读出电极。
12.根据权利要求10所述的电位测量装置，其中，
所述第三开关同时连接在所述单位单元中的两个或更多个读出电极。
13.根据权利要求1所述的电位测量装置，通过堆叠第一基板和第二基板来配置，
所述读出电极和所述放大器电路的至少一部分布置在所述第一基板上，
AD转换单元，对从布置在所述第二基板上的所述单位单元输出的信号执行AD转换。
14.根据权利要求13所述的电位测量装置，其中，
所述读出电极和整个所述放大器电路布置在所述第一基板上。
15.根据权利要求13所述的电位测量装置，其中，
所述单位单元被划分成单位单元并且布置在所述第一基板和所述第二基板上，并且
布置在所述第一基板和所述第二基板上的所划分的单位单元通过金属接合彼此电连接。
CN202180053778.7A 2020-09-07 2021-08-24 电位测量装置 Pending CN116018674A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020-149729 2020-09-07
JP2020149729 2020-09-07
PCT/JP2021/030884 WO2022050118A1 (ja) 2020-09-07 2021-08-24 電位測定装置

Publications (1)

Publication Number Publication Date
CN116018674A true CN116018674A (zh) 2023-04-25

Family

ID=80490880

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180053778.7A Pending CN116018674A (zh) 2020-09-07 2021-08-24 电位测量装置

Country Status (3)

Country Link
US (1) US20230333040A1 (zh)
CN (1) CN116018674A (zh)
WO (1) WO2022050118A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3422170B2 (ja) * 1996-03-05 2003-06-30 日本電信電話株式会社 増幅回路
DE10133363A1 (de) * 2001-07-10 2003-01-30 Infineon Technologies Ag Messzelle und Messfeld mit solchen Messzellen sowie Verwendung einer Messzelle und Verwendung eines Messfeldes
WO2007135622A1 (en) * 2006-05-24 2007-11-29 Nxp B.V. Gain-controlled low noise amplifier means
CN114019006A (zh) * 2010-06-30 2022-02-08 生命科技公司 阵列列积分器
JP2015210233A (ja) * 2014-04-30 2015-11-24 国立大学法人名古屋大学 超並列的生体分子検出方法および装置
CN108291887B (zh) * 2015-10-09 2021-05-14 索尼半导体解决方案公司 电位测量装置
JP6447925B2 (ja) * 2015-12-15 2019-01-09 シャープ株式会社 イオン濃度センサ

Also Published As

Publication number Publication date
US20230333040A1 (en) 2023-10-19
WO2022050118A1 (ja) 2022-03-10

Similar Documents

Publication Publication Date Title
JP5224942B2 (ja) 固体撮像装置
US8063966B2 (en) Solid-state image pickup device
US7662341B2 (en) Sensor arrangement and method for operating a sensor arrangement
JP4242427B2 (ja) 増幅型固体撮像装置
US7332717B2 (en) Infrared sensor and infrared sensor array
EP3111835B1 (en) Sensing device with array of microelectrodes
US9001249B2 (en) Solid-state image sensor and camera
US20140333815A1 (en) Solid-state imaging apparatus and camera
KR20050077790A (ko) 증폭형 고체 촬상 장치 및 그 구동 방법
JP2011035787A (ja) 固体撮像装置
US9800816B2 (en) Signal readout circuit and method for controlling signal readout circuit
US20110096186A1 (en) Fully-differential amplifier, photoelectric conversion apparatus including fully-differential amplifier, and image-pickup system
CN104869333A (zh) 电流镜、控制方法和图像传感器
CN116018674A (zh) 电位测量装置
CN109313158B (zh) 半导体装置和细胞电位测量设备
CN111565032B (zh) 信号转换电路及信号读出电路架构
JP2000307959A (ja) 固体撮像装置
JP2007028192A (ja) 固体撮像素子のｃｄｓ回路
WO2021201247A1 (ja) 信号検出回路、駆動検出回路、センサアレイおよびセンサシステム
JP3395481B2 (ja) 固体撮像素子及びその駆動方法
Sami et al. A Flexible CMOS Test-Pixel Readout System
US20220225922A1 (en) Input circuitry for receiving electrode signals, a biopotential signal sensor system, a neural probe, and a method for amplifying electrode signals
US6677997B1 (en) Amplifying solid-state imaging device, and method for driving the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination