CN115985908A - 一种带有静电保护功能的高密度电容器件及其制备方法 - Google Patents

Abstract

本发明提供一种带有静电保护功能的高密度电容器件及其制备方法，包括：若干第一深槽结构，将基底横纵交错隔离成多个预设区域，若干TVS器件和若干电容器并联连接且交错设置于多个预设区域中；每一TVS器件包括：阱区和第一重掺杂区；每一电容器包括：多个第二深槽结构和第二重掺杂区，第二深槽结构内填充有介质层和多晶硅层；绝缘层，设有对应多晶硅层的接触孔窗口和对应第一重掺杂区的接触孔窗口；金属层，包括正面金属层和背面金属层。有益效果：本发明将若干个三维电容器与TVS器件通过工艺兼容性交错并联集成在同一硅基芯片内，能够更好的吸收开关电压尖峰，达到保护后级电路的作用。

Description

一种带有静电保护功能的高密度电容器件及其制备方法

技术领域

本发明涉及半导体技术领域，尤其涉及一种带有静电保护功能的高密度电容器件及其制备方法。

背景技术

硅基电容器解决了传统电容器容量与性能不能兼顾的问题，其具有高电容密度、低漏电流、高耐温、高可靠性、高精度等优势，目前已经在超小型去偶、高频、高可靠性领域得到广泛应用。同时，硅基电容器应用半导体工艺制作，工艺兼容性高，成本易控。

瞬态电压抑制器(TransientVoltage Suppressor，TVS)，作为一种用于吸收ESD能量，保护系统免受ESD/Surge损害的保护器件，一般应用在被保护系统的前级，将瞬态高压钳制到预定水平，从而起到保护后级的作用。

在电子电路应用中，当设备电源线上产生一个尖峰电压，对于工作电压为较低的直流电压的设备，其影响不能忽视。这个尖峰电压可能对电路的正常工作造成影响，甚至导致硬件损坏。现有技术中通常在设备的电源线输入端安装一个电容器，该电容器对于消除尖峰电压也是有效果的，但其耐压需要能够承受尖峰电压。若单纯靠电容器分压无法满足要求，可采用TVS器件进行箝位，来降低浪涌电压的幅度，将尖峰电压的幅度限制在一定幅度之下，起到保护电路的作用。通过将高可靠、高质量的芯片电容器与TVS器件并联连接，TVS器件与电容器配合使用，能够达到更好的吸收开关电压尖峰的作用。

若直接将分立器件电容器与TVS器件并联焊接使用，则安装过程中由于存在多次焊接等工艺容易造成电容器及TVS器件的性能损失，如电容器的插入损耗增大；且产品的安装面积较大，对微电子器件的小型化不利，安装后存在一致性问题，安装工序中的微小差异都会导致产品之间的性能变化，导致安装后产品性能差异较大。

发明内容

为了解决以上技术问题，本发明提供了一种带有静电保护功能的高密度电容器件及其制备方法。

本发明所解决的技术问题可以采用以下技术方案实现：

一种带静电保护功能的高密度电容集成器件，包括：

若干第一深槽结构，形成于一基底中，以将所述基底横纵交错隔离成多个预设区域，若干TVS器件和若干电容器并联连接且交错设置于所述多个预设区域中；

每一所述TVS器件包括：一阱区，形成于所述基底中；一第一重掺杂区，形成于所述阱区中；

每一所述电容器包括：多个第二深槽结构，自所述基底的上表面向下延伸，且间隔分布于所述基底中；第二重掺杂区，形成于具有所述多个第二深槽结构的所述基底表面；

介质层，形成于所述多个第二深槽结构的内侧表面以及所述基底的上表面；

多晶硅层，设置于所述电容器对应区域的所述介质层的上表面，且所述多晶硅层填充所述多个第二深槽结构；

绝缘层，设置于所述介质层表面和所述多晶硅层表面，所述绝缘层中设有对应所述多晶硅层的接触孔窗口和对应所述第一重掺杂区的接触孔窗口；

金属层，包括正面金属层，设置于所述绝缘层表面并填充所述接触孔窗口；背面金属层，设置于所述基底的下表面。

优选地，所述第一深槽结构的深度为10μm～50μm。

优选地，所述阱区的导电类型为N型，所述第一重掺杂区的导电类型为P型；或者

所述阱区的导电类型为P型，所述第一重掺杂区的导电类型为N型。

优选地，所述第二深槽结构的深度小于所述第一深槽结构的深度。

优选地，所述第二深槽结构的深度为5μm～30μm。

优选地，所述第二深槽结构的横截面形状为条形、圆形、正方形或正多边形的任意一种。

优选地，所述多晶硅层的厚度为100nm～900nm。

本发明还提供一种带有静电保护功能的高密度电容器件的制备方法，用于制备如上述的带有静电保护功能的高密度电容器件，包括：

步骤S1，于一基底的上表面生长一第一阻挡层，然后形成若干第一深槽结构并填充绝缘物质，以将所述基底横纵交错隔离成多个预设区域；

步骤S2，于所述若干TVS器件对应的预设区域的基底中形成一阱区；

步骤S3，去除所述第一阻挡层，并生成新的第二阻挡层，于所述若干电容器对应的预设区域的基底中形成间隔分布的多个第二深槽结构；

步骤S4，去除所述第二阻挡层，并于所述阱区内形成第一重掺杂区，以及于具有所述多个第二深槽结构的所述基底表面形成第二重掺杂区；

步骤S5，于所述多个第二深槽结构的内侧表面以及所述基底的上表面形成介质层；

步骤S6，于所述电容器对应区域的所述介质层的上表面形成多晶硅层，且所述多晶硅层填充所述多个第二深槽结构；

步骤S7，对所述多晶硅层进行选择性地光刻，保留所述多个第二深槽结构对应区域的所述多晶硅层；

步骤S8，于所述介质层表面和所述多晶硅层表面形成绝缘层，然后光刻、刻蚀形成对应所述多晶硅层的接触孔窗口和对应所述第一重掺杂区的接触孔窗口；

步骤S9，于所述绝缘层表面和所述接触孔窗口内形成正面金属层；

步骤S10，于所述基底的下表面淀积金属并进行减薄，形成背面金属层。

优选地，所述步骤S2中，所述阱区的导电类型为P型，所述阱区的的注入元素为硼，注入剂量为1E13～1E14cm-2，注入能量为60～150KeV，注入角度为7度。

优选地，所述步骤S3中，所述多个第二深槽结构采用周期性的刻蚀-钝化-刻蚀工艺形成。

本发明技术方案的优点或有益效果在于：

本发明将若干个三维电容器与TVS器件通过工艺兼容性交错并联集成在同一硅基芯片内，若干纵向的TVS器件嵌入在分段横纵交错排列的三维电容器之间，与电容器配合使用，更好的吸收开关电压尖峰，达到保护后级电路的作用，器件电容密度高，而交错嵌入的TVS器件使得静电放电泄放通道更均匀，静电放电能力更强，交错的三维沟槽式电容器使得晶圆应力分布更均匀，翘曲度更小。

附图说明

图1a-1j为本发明较佳实施例中，带静电保护功能的高密度电容集成器件的制备方法中各步骤的示意图；

图2为本发明较佳实施例中，制备得到的带静电保护功能的高密度电容集成器件的等效电路示意图；

图3为现有技术中，若干TVS器件和若干电容器横向交错间隔分布的示意图；

图4为本发明较佳实施例中，若干TVS器件和若干电容器横纵交错分布的示意图；

图5为本发明的另一较佳实施例中，制备得到的带静电保护功能的高密度电容集成器件的示意图；

图6为本发明的另一较佳实施例中，制备得到的带静电保护功能的高密度电容集成器件的等效电路示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。

下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。

实施例1

本发明的较佳的实施例中，基于现有技术中存在的上述问题，现提供一种带静电保护功能的高密度电容集成器件，属于半导体技术领域，器件包括基底1、若干第一深槽结构2、若干TVS器件100、若干电容器101、介质层7、多晶硅层8、绝缘层9、正面金属层10和背面金属层11，其中TVS器件100包括阱区3和第一重掺杂区4；电容器101包括多个第二深槽结构5和第二重掺杂区6，第二深槽结构5内填充有介质层7和多晶硅层8。

如图1-6所示，其中，若干第一深槽结构2，形成于一基底1中，以将基底1横纵交错隔离成多个预设区域，若干TVS器件100和若干电容器101并联连接且交错设置于多个预设区域中；

作为优选，基底1应选用电阻率较低的N型衬底。具体的，基底1中包括一个或一个以上横向设置的第一深槽结构2以及一个或一个以上纵向设置的第一深槽结构2。作为优选，至少包括两个第一深槽结构2，其中一个横向设置，另一个纵向设置，以将基底1至少分成四个预设区域。若干TVS器件100和若干电容器101并联连接且交错设置于多个预设区域中，即其中一个预设区域用于制备TVS器件100，其相邻的预设区域用于制备电容器101。

进一步的，在形成若干第一深槽结构2之前，先在基底1表面生长一层SiO2阻挡层，SiO2阻挡层的厚度为1～5μm，然后通过隔离深槽光刻定义第一深槽结构2的区域，第一深槽结构2从基底1的上表面向下表面方向延伸，第一深槽结构2的深度为10～50μm，第一深槽结构2内填充有二氧化硅或其他绝缘物质。

每一TVS器件100包括：一阱区3，形成于基底1中；一第一重掺杂区4，形成于阱区3中；

具体的，在上述第一深槽结构2隔离出的TVS器件100的区域，交错间隔地通过光刻、离子注入形成阱区3；然后在阱区3内形成第一重掺杂区4，作为TVS器件100的导电区。优选的，通过调整第一重掺杂区4的掺杂浓度可以实现不同的TVS耐压能力。

作为优选的实施方式，其中，上述阱区3的导电类型可以是N型也可以是P型，第一重掺杂区4的导电类型与阱区3的导电类型相反。

若阱区3的导电类型为P型，则第一重掺杂区4的导电类型为N型，此时形成的TVS器件100为NPN型双向二极管结构，参见图2。

若阱区3的导电类型为N型，则第一重掺杂区4的导电类型为P型，此时TVS器件100为PN型单向二极管结构，参见图6。

作为优选，若阱区3的导电类型为P型时，其注入元素为硼，注入剂量为1E13～1E14cm-2，注入能量为60～150KeV，注入角度为7度。

每一电容器101包括：多个第二深槽结构5，自基底1的上表面向下延伸，且间隔分布于基底1中；第二重掺杂区6，形成于具有多个第二深槽结构52的基底1表面；

具体的，在制备电容器101之前，先去除上述的SiO2阻挡层，并生长一层新的阻挡层，在上述表面，通过阻挡层光刻刻蚀出电容器101的第二深槽结构5，第二深槽结构5从基底1的上表面向下表面方向延伸并呈间隔分布的布局。然后再次去除阻挡层，在电容器101的预设区域的基底1表面及未填充的第二深槽结构5表面采用三氯氧磷POCl₃进行N型杂质的掺杂和推结，得到N+型的第二重掺杂区6，作为电容器101的下电极的导电区。

作为优选，上述第二深槽结构5的生成采用周期性“刻蚀-钝化-刻蚀”的工艺，能很好地控制沟槽刻蚀关键尺寸，陡直度，不宜出现长刺现象，具有较高的选择比，良好的沟槽形貌使电容具有更好的可靠性，更高耐压值。

作为优选，新的第二阻挡层的厚度为1～5μm。选择性地掩蔽和刻蚀阻挡层，第二深槽结构5的深度为5～30μm，且第二深槽结构5的深度小于第一深槽结构2的深度。

介质层7，形成于多个第二深槽结构5的内侧表面以及基底1的上表面；

具体的，介质层7的厚度的10～500nm，介质层7包括以下中的至少一层：硅的氧化物、硅的氮化物、硅的氮氧化物。

介质层7可以是氧化层，也可以是多层绝缘介质形成的复合层。本发明优选该介质层7为由氧化物-氮化物-氧化物组成的复合介质，可采用SiO2-Si3N4-SiO2。该种复合介质具有相对高的介电常数、高击穿电场和低漏电流等优点，因而可以有效提高电容部分的容值和耐压特性。

多晶硅层8，设置于电容器101对应区域的介质层7的上表面，且多晶硅层8填充多个第二深槽结构5；

具体的，在上述介质层7表面及第二深槽结构5内生长多晶硅层8，使第二深槽结构5填满多晶硅，作为优选，多晶硅层8的厚度100～900nm。然后再进行退火，退火优选条件为温度850℃～950℃，时间60～120分钟。然后，对生长的多晶硅层8进行选择性地光刻，刻蚀出需要的图形，保留第二深槽结构5内的多晶硅以及电容器101对应区域的介质层7的上表面的多晶硅。

上述多晶硅层8一方面可以作为导电层与第二深槽结构5内的介质层7充分接触，另一方面可以填平第二深槽结构5，有助于后续电极的制作。

绝缘层9，设置于介质层7表面和多晶硅层8表面，绝缘层9中设有对应多晶硅层8的接触孔窗口和对应第一重掺杂区4的接触孔窗口；

金属层，包括正面金属层10，设置于绝缘层9表面并填充接触孔窗口；背面金属层11，设置于基底1的下表面。

具体的，通过金属淀积，然后通过光刻、刻蚀，形成正面金属层10，作为顶部电极。该正面金属层10通过接触孔与多晶硅层8及TVS器件100的第一重掺杂区4接触，并将若干个电容器101与TVS器件100并联连接。然后对基底1的背面进行减薄，得到需要的芯片厚度，并溅射形成背面金属层11，作为底部电极。

作为优选，金属层中淀积的金属可以是纯铝，也可以是铝硅化合物；更为优选的，为三层复合结构，从下往上依次为钛、氮化钛、铝硅铜三层结构。

作为优选的实施方式，其中，第二深槽结构5的横截面形状为条形、圆形、正方形或正多边形的任意一种。

采用上述技术方案，本发明将若干个三维电容器101与TVS器件100通过工艺兼容性交错并联集成在同一硅基芯片内，若干纵向的TVS器件100嵌入在分段横纵交错排列的三维电容器101之间，与电容器101配合使用，更好的吸收开关电压尖峰，达到保护后级电路的作用，器件电容密度高，而交错嵌入的TVS器件100使得静电放电泄放通道更均匀，静电放电能力更强，交错的三维沟槽式电容器101使得晶圆应力分布更均匀，翘曲度更小。

实施例2

本发明还提供一种带有静电保护功能的高密度电容器件的制备方法，用于制备如上述的带有静电保护功能的高密度电容器件，包括：

步骤S1，如图1a所示，于一基底1的上表面生长一第一阻挡层，然后形成若干第一深槽结构2并填充绝缘物质，以将基底1横纵交错隔离成多个预设区域；

具体的，使用硅衬底作为基底1材料，在其上表面生长一层SiO2阻挡层，然后通过隔离深槽光刻定义隔离深槽区域，深槽从基底1的上表面向下表面方向延伸。

作为优选，基底1应选用电阻率较低的N型衬底，第一阻挡层的厚度为1～5μm。选择性地掩蔽和刻蚀阻挡层，在基底1的上表面形成深度为10～50μm的第一深槽，并在第一深槽内填充二氧化硅或其他绝缘物质形成具有隔离作用的第一深槽结构2。

步骤S2，如图1b所示，于若干TVS器件100对应的预设区域的基底1中形成一阱区3；

具体的，在上述第一深槽结构2隔离出的TVS器件100的区域，交错间隔地通过光刻、离子注入形成P型阱区3PW。

作为优选，PW注入元素为硼，注入剂量为1E13～1E14cm-2，注入能量为60～150KeV，注入角度为7度。

步骤S3，如图1c所示，去除上述步骤S1中的第一阻挡层，并生成一层新的第二阻挡层，于若干电容器101对应的预设区域的基底1中形成间隔分布的多个第二深槽结构5；

具体的，在上述表面，通过第二阻挡层光刻刻蚀出电容器101的第二深槽结构5，第二深槽结构5从基底1的上表面向下表面方向延伸并呈横纵交错分布的布局。

作为优选，该电容沟槽的生成采用周期性“刻蚀-钝化-刻蚀”的工艺，能很好地控制沟槽刻蚀关键尺寸，陡直度，不宜出现长刺现象，具有较高的选择比，良好的沟槽形貌使电容具有更好的可靠性，更高耐压值。

作为优选，第二阻挡层的厚度为1～5μm。选择性地掩蔽和刻蚀阻挡层，在电容区表面形成若干深度为5～30μm的沟槽结构，且该沟槽深度小于隔离槽深度。

步骤S4，如图1d所示，去除第二阻挡层，并于阱区3内形成第一重掺杂区4，以及于具有多个第二深槽结构5的基底1表面形成第二重掺杂区6；

具体的，再次去除阻挡层，在阱区3内形成第一重掺杂区4，作为TVS器件100的导电区，优选的，通过调整第一重掺杂区4的掺杂浓度可以实现不同的TVS耐压能力。同时在电容器101的预设区域的基底1表面及未填充的第二深槽结构5表面采用三氯氧磷POCl₃进行N型杂质的掺杂和推结，得到N+型的第二重掺杂区6，作为电容器101的下电极的导电区。

步骤S5，如图1e所示，于多个第二深槽结构5的内侧表面以及基底1的上表面形成介质层7；

具体的，介质层7的厚度的10～500nm，介质层7包括以下中的至少一层：硅的氧化物、硅的氮化物、硅的氮氧化物。

介质层7可以是氧化层，也可以是多层绝缘介质形成的复合层。本发明优选该介质层7为由氧化物-氮化物-氧化物组成的复合介质，可采用SiO2-Si3N4-SiO2。该种复合介质具有相对高的介电常数、高击穿电场和低漏电流等优点，因而可以有效提高电容部分的容值和耐压特性。

步骤S6，如图1f所示，于电容器101对应区域的介质层7的上表面形成多晶硅层8，且多晶硅层8填充多个第二深槽结构5；

具体的，在上述介质层7表面及第二深槽结构5内生长多晶硅层8，使第二深槽结构5填满多晶硅，作为优选，多晶硅层8的厚度100～900nm。然后再进行退火，退火优选条件为温度850℃～950℃，时间60～120分钟。

步骤S7，如图1g所示，对多晶硅层8进行选择性地光刻，保留多个第二深槽结构5对应区域的多晶硅层8；

具体的，对生长的多晶硅层8进行选择性地光刻，刻蚀出需要的图形，保留第二深槽结构5内的多晶硅以及电容器101对应区域的介质层7的上表面的多晶硅。

上述多晶硅层8一方面可以作为导电层与第二深槽结构5内的介质层7充分接触，另一方面可以填平第二深槽结构5，有助于后续电极的制作。

步骤S8，如图1h所示，于介质层7表面和多晶硅层8表面形成绝缘层9，然后光刻、刻蚀形成对应多晶硅层8的接触孔窗口和对应第一重掺杂区4的接触孔窗口；

步骤S9，如图1i所示，于绝缘层9表面和接触孔窗口内形成正面金属层10；

具体的，进行金属淀积，然后用通过光刻、刻蚀，形成正面金属层10，作为顶部电极。该正面金属层10通过接触孔与多晶硅层8及TVS器件100的第一重掺杂区4接触，并将若干个电容器101与TVS器件100并联连接。

作为优选，金属层中淀积的金属可以是纯铝，也可以是铝硅化合物；更为优选的，为三层复合结构，从下往上依次为钛、氮化钛、铝硅铜三层结构。

步骤S10，如图1j所示，于基底1的下表面淀积金属并进行减薄，得到需要的芯片厚度，形成背面金属层，作为底部电极。

作为优选的实施方式，其中，步骤S2中，阱区3的导电类型为P型，阱区3的的注入元素为硼，注入剂量为1E13～1E14cm-2，注入能量为60～150KeV，注入角度为7度。

作为优选的实施方式，其中，步骤S3中，多个第二深槽结构5采用周期性的刻蚀-钝化-刻蚀工艺形成。

具体的，上述第二深槽结构5的生成采用周期性“刻蚀-钝化-刻蚀”的工艺，能很好地控制沟槽刻蚀关键尺寸，陡直度，不宜出现长刺现象，具有较高的选择比，良好的沟槽形貌使电容具有更好的可靠性，更高耐压值。

实施例3

在实施例1的基础上，改变TVS器件100中阱区3和第一重掺杂区4的掺杂类型，如图5所示，TVS器件100对应的预设区域依次进行离子注入，形成N型阱区NW及P+型重掺杂区。参见图6，TVS器件100即由NPN型双向二极管结构衍变为PN型单向二极管结构，可实现从芯片背面到正面方向的ESD保护，能够灵活地被应用于所需电路中。

采用上述技术方案具有如下优点或有益效果：本发明将若干个三维电容器与TVS器件通过工艺兼容性交错并联集成在同一硅基芯片内，若干纵向的TVS器件嵌入在分段横纵交错排列的三维电容器之间，与电容器配合使用，更好的吸收开关电压尖峰，达到保护后级电路的作用，器件电容密度高，而交错嵌入的TVS器件使得静电放电泄放通道更均匀，静电放电能力更强，交错的三维沟槽式电容器使得晶圆应力分布更均匀，翘曲度更小；同时制造工艺兼容，制造工艺所需光刻次数少，工艺简单，成本低，安全可靠。

本发明实施例能够避免分立器件安装过程中多次焊接等工艺造成器件的性能损失，并且有利于器件的小型化，得到的器件具有小体积大电容密度、寿命长、高可靠、耐高温的特点，本发明提供的器件可应用于嵌入电容的各种应用场合。

并且，本发明实施例实施例中的电容器的第二隔离结构的数量、形状、深宽比、分布方式和分布密度可以根据不同要求做出相应的变化，从而满足了不同电容器对电容密度的要求。本发明中TVS器件可以通过结构变化，实现单向、双向、负阻型等各种不同类型的ESD保护。

以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

Claims (10)

1.一种带静电保护功能的高密度电容集成器件，其特征在于，包括：

若干第一深槽结构，形成于一基底中，以将所述基底横纵交错隔离成多个预设区域，若干TVS器件和若干电容器并联连接且交错设置于所述多个预设区域中；

每一所述TVS器件包括：一阱区，形成于所述基底中；一第一重掺杂区，形成于所述阱区中；

每一所述电容器包括：多个第二深槽结构，自所述基底的上表面向下延伸，且间隔分布于所述基底中；第二重掺杂区，形成于具有所述多个第二深槽结构的所述基底表面；

介质层，形成于所述多个第二深槽结构的内侧表面以及所述基底的上表面；

多晶硅层，设置于所述电容器对应区域的所述介质层的上表面，且所述多晶硅层填充所述多个第二深槽结构；

绝缘层，设置于所述介质层表面和所述多晶硅层表面，所述绝缘层中设有对应所述多晶硅层的接触孔窗口和对应所述第一重掺杂区的接触孔窗口；

金属层，包括正面金属层，设置于所述绝缘层表面并填充所述接触孔窗口；背面金属层，设置于所述基底的下表面。

2.根据权利要求1所述的带静电保护功能的高密度电容集成器件，其特征在于，所述第一深槽结构的深度为10μm～50μm。

3.根据权利要求1所述的带静电保护功能的高密度电容集成器件，其特征在于，所述阱区的导电类型为N型，所述第一重掺杂区的导电类型为P型；或者

所述阱区的导电类型为P型，所述第一重掺杂区的导电类型为N型。

4.根据权利要求1所述的带静电保护功能的高密度电容集成器件，其特征在于，所述第二深槽结构的深度小于所述第一深槽结构的深度。

5.根据权利要求1所述的带静电保护功能的高密度电容集成器件，其特征在于，所述第二深槽结构的深度为5μm～30μm。

6.根据权利要求1所述的带静电保护功能的高密度电容集成器件，其特征在于，所述第二深槽结构的横截面形状为条形、圆形、正方形或正多边形的任意一种。

7.根据权利要求1所述的带静电保护功能的高密度电容集成器件，其特征在于，所述多晶硅层的厚度为100nm～900nm。

8.一种带有静电保护功能的高密度电容器件的制备方法，其特征在于，用于制备如权利要求1-7任意一项所述的带有静电保护功能的高密度电容器件，包括：

步骤S1，于一基底的上表面生长一第一阻挡层，然后形成若干第一深槽结构并填充绝缘物质，以将所述基底横纵交错隔离成多个预设区域；

步骤S2，于所述若干TVS器件对应的预设区域的基底中形成一阱区；

步骤S3，去除所述第一阻挡层，并生成新的第二阻挡层，于所述若干电容器对应的预设区域的基底中形成间隔分布的多个第二深槽结构；

步骤S4，去除所述第二阻挡层，并于所述阱区内形成第一重掺杂区，以及于具有所述多个第二深槽结构的所述基底表面形成第二重掺杂区；

步骤S5，于所述多个第二深槽结构的内侧表面以及所述基底的上表面形成介质层；

步骤S6，于所述电容器对应区域的所述介质层的上表面形成多晶硅层，且所述多晶硅层填充所述多个第二深槽结构；

步骤S7，对所述多晶硅层进行选择性地光刻，保留所述多个第二深槽结构对应区域的所述多晶硅层；

步骤S8，于所述介质层表面和所述多晶硅层表面形成绝缘层，然后光刻、刻蚀形成对应所述多晶硅层的接触孔窗口和对应所述第一重掺杂区的接触孔窗口；

步骤S9，于所述绝缘层表面和所述接触孔窗口内形成正面金属层；

步骤S10，于所述基底的下表面淀积金属并进行减薄，形成背面金属层。

9.根据权利要求8所述的带有静电保护功能的高密度电容器件的制备方法，其特征在于，所述步骤S2中，所述阱区的导电类型为P型，所述阱区的的注入元素为硼，注入剂量为1E13～1E14cm-2，注入能量为60～150KeV，注入角度为7度。

10.根据权利要求8所述的带有静电保护功能的高密度电容器件的制备方法，其特征在于，所述步骤S3中，所述多个第二深槽结构采用周期性的刻蚀-钝化-刻蚀工艺形成。

Images