CN115985843A - 制造半导体装置的方法 - Google Patents

Abstract

一种制造半导体装置的方法包括形成第一导体结构在基材上、形成第一间隔物在第一导体结构的侧壁上、形成牺牲层在第一间隔物的侧壁上、形成第二间隔物在牺牲层的侧壁上、形成第二导体结构相邻于第二间隔物、以及移除牺牲层以形成气隙。移除牺牲层以形成气隙的方法包括提供第一气体以形成在第一气压的第一阶段、提供第二气体和第一气体以形成在第一气压的第二阶段、提供第三气体、第二气体和第一气体以形成在第一气压的第三阶段、以及提供第一气体以形成在第二气压的第四阶段，其中第二气压低于第一气压。牺牲层在第三阶段中移除。提升气相蚀刻工艺的稳定性而改善蚀刻选择比，借此降低间隔物的损失从而提升半导体装置良率。

Description

制造半导体装置的方法

技术领域

本发明是关于一种制造半导体的方法，尤其是关于一种制造具有气隙的半导体的方法。

背景技术

随着科技进步，半导体装置变得更加高度整合，半导体装置内的导体之间的距离越来越靠近，导致导体之间产生的寄生电容(parasitic capacitance)和电阻电容延迟(RCdelay)变得显著。由于空气具有低介电常数(约等于1)，使用气隙在半导体装置中可有效地降低寄生电容和阻容延迟。因此，优化气隙工艺可有助于半导体装置的生产质量。

发明内容

根据本发明的一些实施方式，一种制造半导体装置的方法包括形成第一导体结构在基材上、形成第一间隔物在第一导体结构的侧壁上、形成牺牲层在第一间隔物的侧壁上、形成第二间隔物在牺牲层的侧壁上使得牺牲层介于第一间隔物和第二间隔物之间、形成第二导体结构相邻于第二间隔物、以及借由气相蚀刻工艺移除牺牲层以形成气隙。移除牺牲层以形成气隙的方法包括提供第一气体以形成在第一气压的第一阶段、提供第二气体和第一气体以形成维持在第一气压的第二阶段、提供第三气体、第二气体和第一气体以形成维持在第一气压的第三阶段、以及提供第一气体以形成在第二气压的第四阶段，其中第二气压低于第一气压。在第三阶段中，牺牲层经移除而形成气隙。

在一些实施例中，制造半导体装置的方法还包含在形成气隙之后排出第二气体与第三气体。

在一些实施例中，第三气体包括含氟的气体。

在一些实施例中，第二气体包括含氮的气体。

在一些实施例中，第一气体包括惰性气体、含氮的气体、或上述的组合。

在一些实施例中，借由调整第一气体的气压使第二阶段维持在第一气压。

在一些实施例中，借由调整第一气体的气压使第三阶段维持在第一气压。

在一些实施例中，在第四阶段之后，重复第二阶段、第三阶段、和第四阶段。

根据本发明的一些实施方式，一种制造半导体装置的方法包括形成位线结构在基材上、形成第一间隔物在位线结构的侧壁上、形成牺牲层在第一间隔物的侧壁上、形成第二间隔物在牺牲层的侧壁上、形成接触塞相邻并接触第二间隔物、形成着陆垫相邻并接触第二间隔物、提供第一气体以形成在第一气压的第一阶段、提供第二气体和第一气体以形成维持在第一气压的第二阶段、提供第三气体、第二气体和第一气体以形成维持在第一气压的第三阶段、以及提供第一气体以形成在第二气压的第四阶段，其中第二气压低于第一气压。在第三阶段中，牺牲层经移除而形成气隙。

在一些实施例中，第一气体对牺牲层的反应活性低。

在一些实施例中，调整第一气体的气压使第二阶段和第三阶段维持在第一气压。

根据本发明的一些实施方式，本发明提供一种制造半导体的方法，借由提升气相蚀刻工艺的稳定性而改善蚀刻选择比。借此降低间隔物的损失从而提升半导体装置良率。

附图说明

阅读以下实施方法时搭配附图以清楚理解本发明的观点。应注意的是，根据业界的标准做法，各种特征并未按照比例绘制。事实上，为了能清楚地讨论，各种特征的尺寸可能任意地放大或缩小。

图1至图6为根据本发明的一些实施例绘示制造半导体装置在不同工艺阶段的剖面示意图。

图7为根据本发明的一些实施例绘示制造半导体装置的方法的流程图。

图8为根据本发明的一些实施例绘示制造半导体装置在气相蚀刻工艺中的总气压-时间图。

图9为根据本发明的一些实施例绘示制造半导体装置在气相蚀刻工艺中第一气体的气压-时间图。

图10为根据本发明的一些实施例绘示制造半导体装置在不同工艺阶段的剖面示意图。

具体实施方式

当一个元件被称为“在…上”时，它可泛指该元件直接在其他元件上，也可以是有其他元件存在于两者之中。相反地，当一个元件被称为“直接在”另一元件，它是不能有其他元件存在于两者的中间。如本文所用，词汇“及/或”包含了列出的关联项目中的一个或多个的任何组合。

在本发明中，使用第一、第二与第三等等的词汇，是用于描述各种元件、组件、区域、层与/或区块是可以被理解的。但是这些元件、组件、区域、层与/或区块不应该被这些术语所限制。这些词汇只限于用来辨别单一元件、组件、区域、层与/或区块。因此，在下文中的第一元件、组件、区域、层与/或区块也可被称为第二元件、组件、区域、层与/或区块，而不脱离本发明的本意。

关于本发明中所使用的“约”一般通常指数值的误差或范围约百分之二十以内，较好地是约百分之十以内，而更佳地则是约百分之五以内。文中若无明确说明，其所提及的数值皆视作为近似值，即如“约”所表示的误差或范围。

本发明是关于一种制造半导体装置的方法，尤其是在半导体装置中形成气隙的方法。在尺寸减小的半导体装置中，可借由气相蚀刻工艺来形成具有细小通道宽度的气隙。形成气隙的气相蚀刻工艺中虽然存有蚀刻选择比，但由于气相蚀刻工艺的稳定性不足，导致实际的蚀刻选择比亦不稳定，进而对相邻于气隙的间隔层造成预期之外的损失而产生漏电的可能性。为了改善气相蚀刻工艺中的蚀刻选择比，本发明的实施例提供一种提升气相蚀刻工艺的稳定性的方法。

图1至图6和图10为根据本发明的一些实施例而绘示了制造半导体装置的方法在各工艺阶段的剖面示意图。应注意的是，当图1至图6和图10绘示或描述成一系列的操作或事件时，这些操作或事件的描述顺序不应受到限制。例如，部分操作或事件可采取与本发明不同的顺序、部分操作或事件可同时发生、部分操作或事件可以不须采用、及/或部分操作或事件可重复进行。并且，实际的工艺可能须在图1至图6和图10绘示的工艺流程之前、过程中、或之后进行额外的操作步骤以完整形成具有气隙的半导体装置。因此，本发明可能将简短地说明其中一些额外的操作步骤。再者，除非额外说明，图1至图6和图10谈论到相同的元件的说明可直接应用至其他图片上。

参见图1，形成第一导电结构110在基材100上。第一导电结构110基本上垂直于基材100并且以远离基材100的方向延伸(例如，沿Z轴向上)。

基材100进一步包括隔离区域102和主动区域104，隔离区域102电性隔离相邻的主动区域104。基材100可包括硅，例如，结晶硅、多晶硅、或无晶硅。基材100可包括合金半导体，例如，锗化硅(SiGe)、磷化镓砷(GaAsP)、砷化铝铟(AlInAs)、砷化铝镓(AlGaAs)、砷化铟镓(InGaAs)、磷化镓铟(GaInP)、和/或砷磷化镓铟(GaInAsP)、或其他合适的材料。基材100可包括化合物半导体，例如碳化硅(SiC)、砷化锗(GeAs)、磷化镓、磷化铟、砷化铟(InAs)、锑化铟、或类似者。再者，基材100可包括绝缘层上硅(silicon-on-insulator,SOI)结构。

在一些实施例中，隔离区域102是使用浅沟隔离(shallow trench isolation,STI)技术而形成，以界定并隔开主动区域104。在一些实施例中，隔离区域102为STI区域。隔离区域102可包括氧化硅(silicon oxide)、氮化硅(silicon nitride)、氮氧化硅(siliconoxynitride)、氟化物掺杂硅酸盐玻璃(fluoride-doped silicate glass，FSG)、低介电常数材料、其他适合的材料、或上述的组合。

基材100可进行离子注入工艺以掺杂N型或P型掺杂物。在一些实施例中，借由掺杂N型或P型掺杂物至基材100的主动区域104中可形成源极和漏极区域(未绘出)。

在图1的例子中，基材100上的绝缘层106覆盖隔离区域102的上表面和主动区域104的上表面，借此与其他后续形成的元件隔离。在图1的例子中，绝缘层106具有开口108H。开口108H可延伸至基材100内部并显露出部分的主动区域104。在后续工艺中，开口108H会填入导电材料进而形成直接接触件(direct contact)108。直接接触件108可与主动区域104电性连接。

继续参见图1，第一导电结构110形成在基材100上。相邻的第一导电结构110彼此隔开，并且第一导电结构110可形成在绝缘层106上或在直接接触件108上。在图1所示的实施例中，第一导电结构110实质上为位线(bit line)结构，因此，第一导电结构110沿垂直于基材100方向(例如，Z轴方向)可分为两个部分：一部分为位于底部的导电层112，以及另一部分为位于顶部的绝缘覆盖层(insulation capping layer)114。除此之外，当第一导电结构110形成在直接接触件108上时，位于底部的导电层112可与直接接触件108电性连接。

第一导电结构110可包括半导体材料、经掺杂的半导体材料、金属、金属氮化物、金属硅化物、其他合适的具导电性的材料、或上述的组合。在位线结构的实施例中，第一导电结构110的导电层112可包括钨、氮化钨、及/或氮化钛。第一导电结构110的绝缘覆盖层114为绝缘材料，例如但不限于氮化硅。

参见图2，形成第一间隔物200在第一导电结构110的水平侧壁上、形成牺牲层202在第一间隔物200的水平侧壁上、以及形成第二间隔物204在牺牲层202的水平侧壁上，其中牺牲层202介于第一间隔物200和第二间隔物204之间。应理解的是，上述“水平”的用语表示与基材100延伸方向平行的方向(例如，平行X轴)。

可使用一或多个沉积工艺以形成第一间隔物200、牺牲层202、和第二间隔物204。举例来说，使用保形式沉积(conformal deposition)工艺来依序沉积第一间隔物200、牺牲层202、和第二间隔物204在第一导电结构110和基材100上，使第一间隔物200、牺牲层202、和第二间隔物204具有与第一导电结构110和基材100相似的轮廓。沉积工艺可包括化学气相蚀刻(chemical vapor deposition,CVD)工艺、原子层沉积(atomic layer deposition,ALD)工艺、物理气相沉积(physical vapor deposition,PVD)工艺、其他合适的沉积工艺、或上述的组合。

再者，可依据装置设计或工艺条件，交替地进行沉积工艺与蚀刻工艺。在如图2所示的实施例中，沉积工艺可搭配一或多个蚀刻工艺以移除位于水平位置(例如，平行X轴)的第一间隔物200、牺牲层202、或第二间隔物204、或上述的组合。在一些实施例中，位于第一导电结构110的顶表面110T上的第二间隔物204可保留下来，并覆盖住第一间隔物200牺牲层202。

第一间隔物200、牺牲层202、或第二间隔物204的各自厚度可介于约1纳米(nanometers)到约10纳米之间。在一些实施例中，牺牲层202的厚度小于约5纳米。

在一些实施例中，第一间隔物200、牺牲层202、或第二间隔物204中的任相邻二层可为相异的材料，并且任相邻二层的材料具有对同一蚀刻剂(etchant)的不同蚀刻选择比(etching selectivity)。在一些实施例中，第一间隔物200与第二间隔物204可由相同的材料形成。当第一间隔物200与第二间隔物204为氧化物(例如，氧化硅)的情况下，牺牲层202可为氮化物(例如，氮化硅)。当第一间隔物200与第二间隔物204为氮化物(例如，氮化硅)的情况下，牺牲层202可为氧化物(例如，氧化硅)。

参见图3，形成第二导电结构300相邻于第二间隔物204。进一步描述，形成接触开口300H在相邻的第一导电结构110所隔开的空间中，并在后续工艺中，将第二导电结构300的导电材料形成于接触开口300H和相邻的第一导电结构110之间，从而形成第二导电结构300。其中，借由接触开口300H，使得第二导电结构300突伸至基材100中。当第一导电结构110为位线结构时，第二导电结构300实质上为接触塞(contact plug)，并接触基材100的主动区域104。

第二导电结构300可包括半导体材料、经掺杂的半导体材料、金属、金属氮化物、金属硅化物、其他合适的具导电性的材料、或上述的组合。在一些实施例中，第二导电结构300可包括含硅的材料，例如经掺杂的多晶硅，但本发明不限于此例。

请参见图4，形成导电材料层400在第二导电结构300上，并覆盖第一导电结构110和第二导电结构300。在一些实施例中，导电材料层400可包含金属，例如钨(tungsten)、铜(copper)或其他适合的金属。在一些实施例中，导电材料层400可由覆盖式沉积(blanketdeposition)所形成。

请参见图5，移除导电材料层400的一部分以形成数个第三导电结构500。一些实施例中，借由蚀刻工艺以移除导电材料层400的一部分。

形成的第三导电结构500覆盖第一导电结构110的部分顶表面110T和第二间隔物204的水平侧壁。第三导电结构500具有顶表面500T，顶表面500T大致上为平行基材100的平面(例如，平行XY面的平面)，并且彼此可为共平面。第三导电结构500电性连接第二导电结构300。在一些实施例中，第三导电结构500实质上为着陆垫(landing pad)。

在图5所示的实施例中，除了移除导电材料层400的一部分之外，亦可移除第一导电结构110的部分、第一间隔物200的部分、牺牲层202的部分、第二间隔物204的部分、或上述的组合。移除导电材料层400的部分后所形成的空间为开口502，开口502位在相邻的第三导电结构500之间。牺牲层202的一端显露在开口502中。

请参见图6，移除牺牲层202以形成气隙600。由于牺牲层202厚度小于约5纳米，可借由气相蚀刻工艺以形成具有窄通道的气隙600。在形成第三导电结构500时，因牺牲层202的一端暴露在开口502中，使得气体蚀刻剂能接触牺牲层202，并逐步将牺牲层202移除。牺牲层202移除之后的空间便可形成气隙600。

在本发明的一些实施例中，图6中所使用的气相蚀刻工艺可采用方法700来进行，其中图7为方法700的流程图、图8为根据方法700绘示气相蚀刻工艺中总气压-时间图、以及图9为根据方法700绘示气相蚀刻工艺中第一气体的气压-时间图，即第一气体在气相蚀刻工艺中所占的分压。总气压为各种组成气体的气压(分压)的总和。在一些实施例中，在大致上固定的操作温度下执行方法700中的各步骤。

请参见图7，首先进行步骤702，提供第一气体以形成在第一气压P1的第一阶段S1。第一阶段S1中使用第一气体以清洁图6的半导体装置与其所在的腔室(未绘出)。由于第一阶段S1作为清洁的目的，第一阶段S1中的第一气体所选的组成气体不会与图6的半导体装置内的材料产生反应以免损害半导体装置内的材料。换言之，第一气体所选的组成气体对半导体装置的材料的反应活性低。举例来说，第一气体可包括低活性的气体分子，例如氮气、惰性气体(氦、氖、氩、氪、氙)、其他合适的低活性的气体、或上述的组合。在一些实施例中，第一气体可包括惰性气体中的一者和氮。在一些实施例中，第一气体可包括氩和氮。

请参见图8和图9，第一阶段S1仅由第一气体所组成，所以图8的总气压与图9的第一气体的气压实质上相同。可借由控制第一气体的流量以调整第一气体的气压，进而使总气压达到预期的气压数值，例如图8中的总气压为第一气压P1。在一些实施例中，第一气压P1可实质上与后续气相蚀刻剂的反应阶段(例如后续的第三阶段S3)的总气压相同。

步骤702将持续第一时间长度T1，即在第一时间长度T1中持续提供第一气体以形成总气压在第一气压P1的第一阶段S1。第一时间长度T1取决于半导体装置所在的腔室(未绘出)的大小，随着腔室尺寸的增加而拉长第一时间长度T1，以确保图6的半导体装置与其所在的腔室(未绘出)的清洁。

接着请参见图7，进行步骤704，提供第二气体和第一气体以形成在第一气压P1的第二阶段S2。第二气体所选的组成气体可根据牺牲层202的材料而有所不同。在牺牲层202为氧化物(例如，氧化硅)的实施例中，第二气体可包括含氮的气体。在一些实施例中，第二气体可为氨气。再者，第二气体所选的组成气体在第二阶段S2中未与图6的半导体装置内的材料产生反应。

请参见图8，第二阶段S2的总气压稳定地保持在第一气压P1，即第二阶段S2的总气压与第一阶段S1的总气压皆处在实质上相同第一气压P1。第二阶段S2由第一气体与第二气体所组成，所以总气压由第二气体与第一气体共同贡献。相较于第一阶段S1，第二阶段S2如同额外加入第二气体至第一阶段S1中。为了保持总气压在第一气压P1，可借由调整第一气体的气压使第二阶段S2与第一阶段S1具有相同的总气压。举例来说，如图9所示，当加入的第二气体的气压为第二气压P2的时候，可对第一气体相应地调降第二气压P2数值，而使第一气体的气压从第一气压P1降至第三气压P3。因此，第二阶段S2中维持在第一气压P1的总气压为第二气体在第二气压P2的气压(分压)和第一气体在第三气压P3的气压(分压)的总和，即P1＝P2+P3。同样地如前所述，可借由调控第一气体或第二气体的气体流量来影响第一气体或第二气体的气压值。

步骤704将持续第二时间长度T2，即在第二时间长度T2中持续提供第二气体和第一气体以形成总气压在第一气压P1的第二阶段S2。第二时间长度T2随着不同机台能力和工艺条件而有所不同。在一些实施例中，第二时间长度T2应大于在第二阶段S2中达到稳定状态的所需时间。如果第二阶段S2在终止之前尚未完全处于稳定状态，则可能会影响后续阶段(例如第三阶段S3)的总气压稳定性。

接着请参见图7，进行步骤706，提供第三气体、第二气体、和第一气体以形成在第一气压P1的第三阶段S3。第三阶段S3作为气相蚀刻工艺的反应阶段，并在此阶段中移除牺牲层202而形成气隙600(如图6所示)。第三阶段S3所选的组成气体可根据牺牲层202的材料而有所不同。在牺牲层202为氧化物(例如，氧化硅)的实施例中，第三气体可包括含氟的气体。在第二气体包括氨气的实施例中，作为气相蚀刻剂的第三气体与第二气体两者在混合之后，可与牺牲层202产生反应并移除牺牲层202，进而形成气隙600。

请参见图8，第三阶段S3的总气压稳定地保持在第一气压P1，即第三阶段S3的总气压与第一阶段S1的总气压和第二阶段S2的总气压皆处在实质上相同第一气压P1。第三阶段S3由第三气体、第二气体与第一气体所组成，所以总气压由第三气体、第二气体与第一气体共同贡献。相较于第二阶段S2，第三阶段S3如同额外加入第三气体至第二阶段S2中。为了保持总气压在第一气压P1，可借由调整第一气体的气压使第三阶段S3的总气压保持在第一气压P1。举例来说，如图9所示，当加入的第三气体的气压为第四气压P4的时候，可对第一气体再次相应地调降第四气压P4数值，使第一气体的气压从第三气压P3降至第五气压P5。故，第三阶段S3中维持在第一气压P1的总气压为第二气体在第二气压P2的气压(分压)、第三气体在第四气压P4的气压(分压)和第一气体在第五气压P5的气压(分压)的总和，即P1＝P2+P4+P5。同样地如前所述，可借由调整第一气体、第二气体、或第三气体的气体流量来影响第一气体、第二气体、或第三气体的气压值。

应注意的是，在另一些第三阶段S3的实施例中，在气相蚀刻中反应消耗的气压量与反应形成的气压量可能不一致，因此，第一气体调降的气压数值可能异于前述的第四气压P4(即加入第三气体的气压为第四气压P4)，才能维持总气压在第一气压P1。

步骤706将持续第三时间长度T3，即在第三时间长度T3中持续提供第三气体、第二气体和第一气体以形成总气压在第一气压P1的第三阶段S3。第三时间长度T3可根据工艺条件和半导体装置设计而调整，例如作为气相蚀刻剂的第三气体与第二气体两者与牺牲层202之间的反应条件、或是牺牲层202的结构(例如深宽比(aspect ratio))，本发明不限于上述的列举。

接着请参见图7，进行步骤708，提供第一气体以形成第六气压P6的第四阶段S4，其中第六气压P6低于第一气压P1。第四阶段S4类似于第一阶段S1，第四阶段S4亦作为清洁的目的，使用第一气体从半导体装置与其所在的腔室(未绘出)中清除第三气体和第二气体，以避免预期之外的蚀刻反应持续进行。一般而言，借由排出腔室内的所有气体(例如，第一气体、第二气体、和第三气体)使总气压从第一气压P1降至第六气压P6，即P6<P1，可迅速移除第三气体与第二气体和清洁腔室(未绘出)。

步骤708将持续第四时间长度T4，即在第四时间长度T4中持续提供第一气体以形成总气压在第六气压P6的第四阶段S4。第四时间长度T2取决于半导体装置所在的腔室(未绘出)的大小，随着腔室尺寸的增加而拉长第四时间长度T4，以确保图6的半导体装置与其所在的腔室(未绘出)的清洁。

步骤708完成之后，基于工艺需求而可能重复步骤704、706和708，如图7所示。

请参见图8，在重复的步骤704的实施例中，提供第二气体和第一气体以形成在第一气压P1的第五阶段S5。第五阶段S5相似于第二阶段S2，即在第五阶段S5中稳定地保持总气压在第一气压P1。然而，由于第五阶段S5的前一步骤的总气压(即第四阶段S4的第六气压P6)低于第一气压P1，因此进入第五阶段S5后有一段气压爬升段，以使总气压由第六气压P6提升至第一气压P1，并于第一气压P1维持第五时间长度T5。

在一些实施例中，在气压爬升段中可先大幅提升总气压至约95％的第一气压P1至约97％的第一气压P1之间，接着精确调整至约100％的第一气压P1。

当总气压到达第一气压P1后，于第一气压P1维持第五时间长度T5。第五时间长度T5随着不同机台能力和工艺条件而有所不同。在一些实施例中，第五时间长度T5应大于在第五阶段S5中达到稳定状态的所需时间。如果第五阶段S5在终止之前尚未处于稳定状态，则可能会影响后续阶段(例如第六阶段S6)的总气压稳定性。除此之外，在一些实施例中，为了确保半导体装置与其所在的腔室(未绘出)的洁净度，亦可在第五阶段S5中延长第五时间长度T5。

由于第五阶段S5相似于第二阶段S2，第五阶段S5亦由第二气体与第一气体所组成，因此，基于第二气体的气压量而对第一气体相应地调整，以维持总气压在第一气压P1。在一些实施例中，当第五阶段S5的总气压爬升到达第一气压P1之后，为了保持总气压在第一气压P1，如前所述，可依据第二气体所加入的气压为第二气压P2而调整第一气体的气压在第三气压P3，因此，第五阶段S5中维持在第一气压P1的总气压为第二气体在第二气压P2的气压(分压)和第一气体在第三气压P3的气压(分压)的总和，即P1＝P2+P3，如图9示。

请参见图8和图9，在重复的步骤706的实施例中，提供第三气体、第二气体、和第一气体以形成在第一气压P1的第六阶段S6。由于进入至第六阶段S6的总气压实质上等于第一气压P1，因此第六阶段S6的总气压-时间图实质上等同于前述的第三阶段S3的总气压-时间图，在此不再赘述。

请参见图8和图9，在重复的步骤708的实施例中，提供第一气体以形成在第六气压P6的第七阶段S7，其中第六气压P6低于第一气压P1。由于前述第六阶段S6的总气压-时间图实质上等同于前述的第三阶段S3的总气压-时间图，因此接续的第七阶段S7的总气压-时间图实质上等同于前述的第四阶段S4的总气压-时间图，故在此不再赘述。

重复的步骤708完成之后，基于工艺需求而可能第二次重复步骤704、706和708，如图7所示。在第二次重复步骤704、706和708的实施例中形成了第八阶段S8、第九阶段S9和第十阶段S10，如图8和图9所示。其中，第八阶段S8的总气压-时间图实质上等同于前述的第五阶段S5的总气压-时间图、第九阶段S9的总气压-时间图实质上等同于前述的第三/六阶段S3/S6、以及第十阶段S10的总气压-时间图实质上等同于前述的和第四/七阶段S4/S7的总气压-时间图，因此在此不再赘述。

气相蚀刻工艺的方法700中，借由调整第一气体使进入气相蚀刻工艺的反应阶段前的总气压保持目标气压值，借此提升各阶段切换过程中的总气压稳定性。换言之，气相蚀刻工艺的方法700中，借由调整第一气体使在第一阶段S1至第三阶段S3中的总气压皆维持在第一气压P1，其中，第一气压P1为气相蚀刻工艺的反应阶段(例如第三阶段S3)的总气压。当保持总气压为目标气压值的状态下进入至气相蚀刻工艺的反应阶段，可有效掌握蚀刻剂的浓度，从而改善牺牲层202与间隔物(例如，第一间隔物200、第二间隔物204)之间的蚀刻选择比，使间隔物可维持适当的厚度。

请参见图10，形成覆盖层1000在基材100上以覆盖住气隙600的通道开口。覆盖层1000可保护气隙600免于其他材料的填入气隙600内，而对具有低介电常数特性的气隙600造成损害。覆盖层1000为绝缘材料，例如但不限于氮化硅。借由气隙600、第一间隔物200与第二间隔物204三者来电性隔离第一导电结构110和第二导电结构300。

本发明是关于一种制造半导体装置的方法，在移除牺牲层以形成气隙的气相蚀刻工艺中，使各阶段的总气压保持在与反应阶段相同的气压条件下，以提升气相蚀刻工艺的稳定性。借此，有效掌握蚀刻剂的浓度，从而改善蚀刻选择比。蚀刻选择比经改善后可减少间隔物的损失，以确实地电性隔离相邻的导电结构，进而减少半导体装置漏电的可能性并提升半导体装置良率。

上述内容除了应用于半导体装置形成气隙的结构之外，亦可应用于任何移除牺牲层而形成细小通道的装置。在一些实施例中，通道中最窄的边长可小于约5纳米。基于本发明，使用与方法700相同实施概念但不同操作装置或系统皆在本发明的精神及范围内。

以上概略说明了本发明数个实施例的特征，使本领域技术人员对于本发明可更为容易理解。任何本领域技术人员应了解到本说明书可轻易作为其他结构或工艺的变更或设计基础，以进行相同于本发明实施例的目的及/或获得相同的优点。任何本领域技术人员亦可理解与上述等同的结构并未脱离本发明的精神及保护范围内，且可在不脱离本发明的精神及范围内，可作更动、替代与修改。

【符号说明】

100:基材

102:隔离区域

104:主动区域

106:绝缘层

108:直接接触件

108H:开口

110:第一导电结构

110T:顶表面

112:导电层

114:绝缘覆盖层

200:第一间隔物

202:牺牲层

204:第二间隔物

300:第二导电结构

300H:开口

400:导电材料层

500:第三导电结构

500T:顶表面

502:开口

600:气隙

700:方法

702:步骤

704:步骤

706:步骤

708:步骤

P1,P2,P3,P4,P5,P6:气压

S1,S2,S3,S4,S5,S6,S7,S8,S9,S10:阶段

T1,T2,T3,T4,T5:时间长度

X,Y,Z:轴。

Claims (11)

1.一种制造半导体装置的方法，其特征在于，包括：

形成第一导体结构在基材上；

形成第一间隔物在该第一导体结构的侧壁上；

形成牺牲层在该第一间隔物的侧壁上；

形成第二间隔物在该牺牲层的侧壁上，其中该牺牲层介于该第一间隔物和该第二间隔物之间；

形成第二导体结构相邻于该第二间隔物；以及

借由气相蚀刻工艺移除该牺牲层以形成气隙，包括：

提供第一气体以形成第一阶段，其中该第一阶段在第一气压；

提供第二气体和该第一气体以形成第二阶段，其中该第二阶段维持在该第一气压；

提供第三气体、该第二气体和该第一气体，以形成第三阶段，其中该第三阶段维持在该第一气压，并且该牺牲层在该第三阶段中经移除而形成该气隙；以及

提供该第一气体以形成第四阶段，其中该第四阶段气体环境在第二气压，该第二气压低于该第一气压。

2.根据权利要求1所述的制造半导体装置的方法，其中还包含在形成该气隙之后，排出该第二气体与该第三气体。

3.根据权利要求1所述的制造半导体装置的方法，其中该第三气体包括含氟的气体。

4.根据权利要求1所述的制造半导体装置的方法，其中该第二气体包括含氮的气体。

5.根据权利要求1所述的制造半导体装置的方法，其中该第一气体包括惰性气体、含氮的气体、或上述的组合。

6.根据权利要求1所述的制造半导体装置的方法，其中借由调整该第一气体的气压使该第二阶段维持在该第一气压。

7.根据权利要求1所述的制造半导体装置的方法，其中借由调整该第一气体的气压使该第三阶段维持在该第一气压。

8.根据权利要求1所述的制造半导体装置的方法，其中在该第四阶段之后，重复该第二阶段、该第三阶段、和该第四阶段。

9.一种制造半导体装置的方法，其特征在于，包括：

形成位线结构在基材上；

形成第一间隔物在该位线结构的侧壁上；

形成牺牲层在该第一间隔物的侧壁上；

形成第二间隔物在该牺牲层的侧壁上；

形成接触塞在该基材上，相邻且接触该第二间隔物；

形成着陆垫在该接触塞上，相邻且接触该第二间隔物；

提供第一气体以形成第一阶段，其中该第一阶段在第一气压；

提供第二气体和该第一气体以形成第二阶段，其中该第二阶段维持在该第一气压；

提供第三气体、该第二气体和该第一气体，以形成第三阶段，其中该第三阶段维持在该第一气压，并且该牺牲层在该第三阶段中经移除而形成气隙；以及

提供该第一气体以形成第四阶段，其中该第四阶段气体环境在第二气压，该第二气压低于该第一气压。

10.根据权利要求9所述的制造半导体装置的方法，其中该第一气体对该牺牲层的反应活性低。

11.根据权利要求9所述的制造半导体装置的方法，其中调整该第一气体的气压使该第二阶段和该第三阶段维持在该第一气压。

Images