CN115985363A - 一种mram的写入方法、装置以及电路 - Google Patents

一种mram的写入方法、装置以及电路 Download PDF

Info

Publication number
CN115985363A
CN115985363A CN202111204583.6A CN202111204583A CN115985363A CN 115985363 A CN115985363 A CN 115985363A CN 202111204583 A CN202111204583 A CN 202111204583A CN 115985363 A CN115985363 A CN 115985363A
Authority
CN
China
Prior art keywords
writing
resistance value
write
mram
successful
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111204583.6A
Other languages
English (en)
Inventor
哀立波
韩谷昌
杨晓蕾
王明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hikstor Technology Co Ltd
Original Assignee
Hikstor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hikstor Technology Co Ltd filed Critical Hikstor Technology Co Ltd
Priority to CN202111204583.6A priority Critical patent/CN115985363A/zh
Priority to PCT/CN2022/113317 priority patent/WO2023061036A1/zh
Publication of CN115985363A publication Critical patent/CN115985363A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本申请公开了一种MRAM的写入方法，包括：当对MRAM进行写0操作时，将参考电阻的阻值设置为第一电阻值；在写0操作的写周期内，通过将第一电阻值与阻性存储单元的阻值进行比较，判断是否写入成功，并当写入失败时重新进行写入，直至写入成功或写入次数达到预设阈值；当对MRAM进行写1操作时，将参考电阻的阻值设置为第二电阻值；在写1操作的写周期内，通过将第二电阻值与阻性存储单元的阻值进行比较，判断是否写入成功，并当写入失败时重新进行写入，直至写入成功或写入次数达到预设阈值。该方法能够提高写入成功率，同时避免器件中间态的影响。本申请还公开了一种MRAM的写入装置以及电路，均具有上述技术效果。

Description

一种MRAM的写入方法、装置以及电路
技术领域
本申请涉及存储芯片技术领域，特别涉及一种MRAM的写入方法；还涉及一种MRAM的写入装置以及电路。
背景技术
MRAM即Magnetoresistive Random Access Memory是一种非易失性的磁性随机存储器，拥有静态随机存储器的高速读取写入能力以及动态随机存储器的高集成度。然而，由于MRAM的写入过程存在随机性与工艺波动，因此会有部分MRAM在以较短脉宽写入时，发生写入失败的情况。并且，还可能产生balloon效应，使整体工作电压大幅提升。为了在不过分提高写电压的前提下，提升写成功率，目前主要采取如下几种方式：一、延长写脉宽，以提升写入成功率；二、在一个写入周期内，进行多次写操作，以提升写入成功率；三、每次执行写入操作后，判断是否写入成功，并在写入失败时尝试再次写入，直到写入成功或者达到最大写操作次数。
然而，上述第一种写入方式与第二种写入方式将会极大的提升MRAM的整体写入功耗，同时对器件擦写次数产生额外损耗。上述第三种写入方式会由于balloon效应与器件中间态的存在而存在失效的可能。
有鉴于此，如何提高写入成功率，同时避免器件中间态的影响已成为本领域技术人员亟待解决的技术问题。
发明内容
本申请的目的是提供一种MRAM的写入方法，能够提高写入成功率，同时避免器件中间态的影响。本申请的另一个目的是提供一种MRAM写入装置以及电路，均具有上述技术效果。
为解决上述技术问题，本申请提供了一种MRAM的写入方法，包括：
当对MRAM进行写0操作时，将参考电阻的阻值设置为第一电阻值；
在写0操作的写周期内，通过将所述第一电阻值与阻性存储单元的阻值进行比较，判断是否写入成功，并当写入失败时重新进行写入，直至写入成功或写入次数达到预设阈值；
当对所述MRAM进行写1操作时，将所述参考电阻的阻值设置为第二电阻值；
在写1操作的写周期内，通过将所述第二电阻值与所述阻性存储单元的阻值进行比较，判断是否写入成功，并当写入失败时重新进行写入，直至写入成功或写入次数达到所述预设阈值。
可选的，所述第一电阻值等于所述阻性存储单元的平行态电阻均值加上n倍的平行态电阻标准差，所述第二电阻值等于所述阻性存储单元的反平行态电阻均值减去m倍的反平行态电阻标准差；n与m为正数。
可选的，设置所述参考电阻的阻值为所述第一电阻值或所述第二电阻值方式为：
通过导通不同的开关模块，接入不同的阻性元件，使所述参考电阻的阻值为所述第一电阻值或所述第二电阻值。
可选的，设置所述参考电阻的阻值为所述第一电阻值或所述第二电阻值方式为：
通过对开关模块的控制端施加不同的电压，产生不同的等效阻值，使所述参考电阻的阻值为所述第一电阻值或所述第二电阻值。
可选的，所述当写入失败时重新写入包括：
当写入失败时，提高写电压后，重新写入。
为解决上述技术问题，本申请还提供了一种MRAM的写入装置，包括：
设置单元，用于当对MRAM进行写0操作时，将参考电阻的阻值设置为第一电阻值；当对所述MRAM进行写1操作时，将所述参考电阻的阻值设置为第二电阻值；
第一写入单元，用于在写0操作的写周期内，通过将所述第一电阻值与阻性存储单元的阻值进行比较，判断是否写入成功，并当写入失败时重新进行写入，直至写入成功或写入次数达到预设阈值；
第二写入单元，用于在写1操作的写周期内，通过将所述第二电阻值与所述阻性存储单元的阻值进行比较，判断是否写入成功，并当写入失败时重新进行写入，直至写入成功或写入次数达到所述预设阈值。
为解决上述技术问题，本申请还提供了一种MRAM的写入电路，包括：
阻性存储单元、参考电路以及控制模块；
所述控制模块，用于当对MRAM进行写0操作时，将所述参考电路的参考电阻的阻值设置为第一电阻值；在写0操作的写周期内，通过将所述第一电阻值与所述阻性存储单元的阻值进行比较，判断是否写入成功，并当写入失败时重新进行写入，直至写入成功或写入次数达到预设阈值；当对所述MRAM进行写1操作时，将所述参考电阻的阻值设置为第二电阻值；在写1操作的写周期内，通过将所述第二电阻值与所述阻性存储单元的阻值进行比较，判断是否写入成功，并当写入失败时重新进行写入，直至写入成功或写入次数达到所述预设阈值。
可选的，所述第一电阻值等于所述阻性存储单元的平行态电阻均值加上n倍的平行态电阻标准差，所述第二电阻值等于所述阻性存储单元的反平行态电阻均值减去m倍的反平行态电阻标准差；n与m为正数。
可选的，所述参考电路包括多路开关模块与多路阻性元件；所述控制模块通过导通所述参考电路的不同的所述开关模块，接入不同的所述阻性元件，使所述参考电阻的阻值为所述第一电阻值或所述第二电阻值。
可选的，所述参考电路包括一路开关模块与一路定值电阻；所述控制模块通过对所述参考电路的所述开关模块的控制端施加不同的电压，产生不同的等效阻值，使所述参考电阻的阻值为所述第一电阻值或所述第二电阻值。
本申请所提供的MRAM的写入方法，包括：当对MRAM进行写0操作时，将参考电阻的阻值设置为第一电阻值；在写0操作的写周期内，通过将所述第一电阻值与阻性存储单元的阻值进行比较，判断是否写入成功，并当写入失败时重新进行写入，直至写入成功或写入次数达到预设阈值；当对所述MRAM进行写1操作时，将所述参考电阻的阻值设置为第二电阻值；在写1操作的写周期内，通过将所述第二电阻值与所述阻性存储单元的阻值进行比较，判断是否写入成功，并当写入失败时重新进行写入，直至写入成功或写入次数达到所述预设阈值。
可见，相较于参数电阻的阻值唯一固定的传统技术方案，本申请所提供的MRAM的写入方法，针对不同的写入操作，会设置不同的参考电阻的阻值。如果是进行写0操作，则通过比较所述第一电阻值与阻性存储单元的阻值来判断写入是否成功。如果是进行写1操作，则通过比较所述第二电阻值与阻性存储单元的阻值来判断写入是否成功。如此，在不同的写操作时，以不同的参数电阻为依据，可以更加准确可靠的判断出写入成功与否，即使器件出现中间态，也可以保证判断的准确有效，能够在提高写入成功率的同时，避免器件中间态的影响。
本申请所提供的MRAM的写入装置以及电路均具有上述技术效果。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对现有技术和实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例所提供的一种MRAM的写入方法的流程示意图；
图2为本申请实施例所提供的第一种参考电阻的阻值设置方式的结构示意图；
图3为本申请实施例所提供的第二种参考电阻的阻值设置方式的结构示意图；
图4为本申请实施例所提供的第三种参考电阻的阻值设置方式的结构示意图；
图5为本申请实施例所提供的第四种参考电阻的阻值设置方式的结构示意图；
图6为本申请实施例所提供的一种阻值分布示意图；
图7为本申请实施例所提供的一种MRAM的写入装置的示意图。
具体实施方式
本申请的核心是提供一种MRAM的写入方法，能够提高写入成功率，同时避免器件中间态的影响。本申请的另一个核心是提供一种MRAM写入装置以及电路，均具有上述技术效果。
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
请参考图1，图1为本申请实施例所提供的一种MRAM的写入方法的流程示意图，参考图1所示，该方法主要包括：
S101：当对MRAM进行写0操作时，将参考电阻的阻值设置为第一电阻值；
S102：在写0操作的写周期内，通过将所述第一电阻值与阻性存储单元的阻值进行比较，判断是否写入成功，并当写入失败时重新进行写入，直至写入成功或写入次数达到预设阈值；
S103：当对所述MRAM进行写1操作时，将所述参考电阻的阻值设置为第二电阻值；
S104：在写1操作的写周期内，通过将所述第二电阻值与所述阻性存储单元的阻值进行比较，判断是否写入成功，并当写入失败时重新进行写入，直至写入成功或写入次数达到所述预设阈值。
具体的，本申请针对不同的写操作，设置不同的参数电阻的阻值。其中，写0操作即AP2P写操作，即从AP态写到P态，写1操作即P2AP写操作，即从P态写到AP态。AP态表示高阻态，P态表示低阻态。
当进行写0操作时，此时将参考电阻的阻值设置为第一电阻值。在写0操作的写周期内，将所述第一电阻值与阻性存储单元的阻值进行比较，以判断写入成功与否。如果阻性存储单元的阻值小于第一电阻值，表明写入成功。相反，如果阻性存储单元的阻值不小于第一电阻值，表明写入失败。如果写入失败时，则此时会重新进行写入，并再次通过将第一电阻值与阻性存储单元的阻值进行比较来判断写入是否成功，直至写入成功或写入次数达到预设阈值即达到最大写入次数。
当进行写1操作时，此时将参考电阻的阻值设置为第二电阻值。在写1操作的写周期内，将所述第二电阻值与阻性存储单元的阻值进行比较，以判断写入成功与否。如果阻性存储单元的阻值大于第二电阻值，表明写入成功。相反，如果阻性存储单元的阻值不大于第二电阻值，表明写入失败。如果写入失败时，则此时会重新进行写入，并再次通过将第二电阻值与阻性存储单元的阻值进行比较来判断写入是否成功，直至写入成功或写入次数达到预设阈值即达到最大写入次数。
作为一种优选的实施方式，所述第一电阻值等于所述阻性存储单元的平行态电阻均值加上n倍的平行态电阻标准差，所述第二电阻值等于所述阻性存储单元的反平行态电阻均值减去m倍的反平行态电阻标准差；n与m为正数。
即R1＝RP+n*σp；R2＝Rap-m*σap；R1表示第一电阻值，RP表示阻性存储单元的平行态电阻均值，σp表示平行态电阻标准差，R2表示第二电阻值，RaP表示阻性存储单元的反平行态电阻均值，σap表示反平行态电阻标准差。m与n的值可以进行差异性设置，一般可以设置为3～6之间的数，以使写入错误率最低。
在一种具体的实施方式中，设置所述参考电阻的阻值为所述第一电阻值或所述第二电阻值方式为：
通过导通不同的开关模块，接入不同的阻性元件，使所述参考电阻的阻值为所述第一电阻值或所述第二电阻值。
例如，利用译码器导通第一开关模块，接入第一阻性元件，使此时的参考电阻的阻值为第一电阻值；导通第二开关模块，接入第二阻性元件，使此时的参考电阻的阻值为第二电阻值。
其中，参考图2所示，阻性元件可具体为电阻。或者，参考图3所示，阻性元件也可以为由MTJ(Magnetic Tunnel Junction，磁性隧道结)器件串并联构成。另外，开关模块可以为MOS管等。另外，图2中所示VCLAMP表示钳位电压，SA表示灵敏放大器。
在另一种具体的实施方式中，设置所述参考电阻的阻值为所述第一电阻值或所述第二电阻值方式为：
通过对开关模块的控制端施加不同的电压，产生不同的等效阻值，使所述参考电阻的阻值为所述第一电阻值或所述第二电阻值。
例如，参考图4所示，对开关模块的控制端(MOS管的栅极)施加第一电压，即VREF等于V1时，产生的等效阻值为Rref+Rverf1＝R1，此时的参考电阻的阻值为第一电阻值。Rverf1表示对开关模块施加第一电压时，开关模块的等效电阻。对开关模块的控制端施加第二电压，即VREF等于V2，产生的等效阻值为Rref+Rverf2＝R2，此时的参考电阻的阻值为第二电阻值。Rverf2表示对开关模块施加第二电压时，开关模块的等效电阻。
进一步，在上述实施例的基础上，作为一种具体的实施方式，当写入失败时重新写入包括：当写入失败时，提高写电压后，重新写入。例如，第n次写入失败后，将写入电压提高ΔV，进而在第n+1次写入时，以提高了ΔV的写入电压进行写入操作。
进一步，除针对不同的写入操作设置不同的参考电阻外，对于读操作也可以设置与写入操作不同的参考电阻。例如，参考图5所示，当进行写0操作时，设置参考电阻的阻值为第一电阻值R1，当进行写1操作时，设置参考电阻的阻值为第二电阻值R2，当进行读操作时，设置参考电阻的阻值为第三电阻值R3。
一般的，R2≥R3≥R1。优选的，R3＝(Rap+Rp)/2。
第一电阻值、第二电阻值、第三电阻值与平行态电阻均值以及反平行态电阻均值之间的分布关系可参考图6所示。图6中Rm1与Rm2表示中间态。
其中，根据器件性能，可设置R1＝R2＝R3或R3＝R1≤R2或R3＝R2≥R1。如果器件中间态全部偏向于Rap，全部位于R3与Rap之间时，可取消R1，仅保留R2与R3。写0操作的写过程中的参考电阻的阻值为R3，写1操作的写过程中的参考电阻的阻值为为R2，读过程的参考电阻的阻值为R3。当器件中间态全部偏向于Rp，全部位于R1与Rp之间时，可取消R2，仅保留R1与R3。写0操作的写过程中参考电阻的阻值为R1，写1操作的写过程中的参考电阻的阻值为R3，读过程参考电阻为R3。
综上所述，本申请所提供的MRAM的写入方法，包括：当对MRAM进行写0操作时，将参考电阻的阻值设置为第一电阻值；在写0操作的写周期内，通过将所述第一电阻值与阻性存储单元的阻值进行比较，判断是否写入成功，并当写入失败时重新进行写入，直至写入成功或写入次数达到预设阈值；当对所述MRAM进行写1操作时，将所述参考电阻的阻值设置为第二电阻值；在写1操作的写周期内，通过将所述第二电阻值与所述阻性存储单元的阻值进行比较，判断是否写入成功，并当写入失败时重新进行写入，直至写入成功或写入次数达到所述预设阈值。可见，相较于参数电阻的阻值唯一固定的传统技术方案，本申请所提供的MRAM的写入方法，针对不同的写入操作，会设置不同的参考电阻的阻值。如果是进行写0操作，则通过比较所述第一电阻值与阻性存储单元的阻值来判断写入是否成功。如果是进行写1操作，则通过比较所述第二电阻值与阻性存储单元的阻值来判断写入是否成功。如此，在不同的写操作时，以不同的参数电阻为依据，可以更加准确可靠的判断出写入成功与否，即使器件出现中间态，也可以保证判断的准确有效，能够在提高写入成功率的同时，避免器件中间态的影响。
本申请还提供了一种MRAM的写入装置，下文描述的该装置可以与上文描述的方法相互对应参照。请参考图7，图7为本申请实施例所提供的一种MRAM的写入装置的示意图，结合图7所示，该装置包括：
设置单元10，用于当对MRAM进行写0操作时，将参考电阻的阻值设置为第一电阻值；当对所述MRAM进行写1操作时，将所述参考电阻的阻值设置为第二电阻值；
第一写入单元20，用于在写0操作的写周期内，通过将所述第一电阻值与阻性存储单元的阻值进行比较，判断是否写入成功，并当写入失败时重新进行写入，直至写入成功或写入次数达到预设阈值；
第二写入单元30，用于在写1操作的写周期内，通过将所述第二电阻值与所述阻性存储单元的阻值进行比较，判断是否写入成功，并当写入失败时重新进行写入，直至写入成功或写入次数达到所述预设阈值。
在上述实施例的基础上，作为一种具体的实施方式，所述第一电阻值等于所述阻性存储单元的平行态电阻均值加上n倍的平行态电阻标准差，所述第二电阻值等于所述阻性存储单元的反平行态电阻均值减去m倍的反平行态电阻标准差；n与m为正数。
在上述实施例的基础上，作为一种具体的实施方式，设置单元10具体用于：
通过导通不同的开关模块，接入不同的阻性元件，使所述参考电阻的阻值为所述第一电阻值或所述第二电阻值。
在上述实施例的基础上，作为一种具体的实施方式，设置单元10具体用于：
通过对开关模块的控制端施加不同的电压，产生不同的等效阻值，使所述参考电阻的阻值为所述第一电阻值或所述第二电阻值。
在上述实施例的基础上，作为一种具体的实施方式，所述第一写入单元20与所述第二写入单元30具体用于：
当写入失败时，提高写电压后，重新写入。
本申请所提供的MRAM的写入装置，针对不同的写入操作，会设置不同的参考电阻的阻值。如果是进行写0操作，则通过比较所述第一电阻值与阻性存储单元的阻值来判断写入是否成功。如果是进行写1操作，则通过比较所述第二电阻值与阻性存储单元的阻值来判断写入是否成功。如此，在不同的写操作时，以不同的参数电阻为依据，可以更加准确可靠的判断出写入成功与否，即使器件出现中间态，也可以保证判断的准确有效，能够在提高写入成功率的同时，避免器件中间态的影响。
对于本申请所提供的装置的介绍请参照上述方法实施例，本申请在此不做赘述。
本申请还提供了一种MRAM的写入电路，包括：阻性存储单元、参考电路以及控制模块；
所述控制模块，用于当对MRAM进行写0操作时，将所述参考电路的参考电阻的阻值设置为第一电阻值；在写0操作的写周期内，通过将所述第一电阻值与所述阻性存储单元的阻值进行比较，判断是否写入成功，并当写入失败时重新进行写入，直至写入成功或写入次数达到预设阈值；当对所述MRAM进行写1操作时，将所述参考电阻的阻值设置为第二电阻值；在写1操作的写周期内，通过将所述第二电阻值与所述阻性存储单元的阻值进行比较，判断是否写入成功，并当写入失败时重新进行写入，直至写入成功或写入次数达到所述预设阈值。
除阻性存储单元(可以为MTJ器件)、参考电路、控制模块外，写入电路还包括灵敏放大器(如图5中所示的SA)、连接阻性存储单元的MOS管等。
在一种具体的实施方式中，所述第一电阻值等于所述阻性存储单元的平行态电阻均值加上n倍的平行态电阻标准差，所述第二电阻值等于所述阻性存储单元的反平行态电阻均值减去m倍的反平行态电阻标准差；n与m为正数。
在一种具体的实施方式中，所述参考电路包括多路开关模块与多路阻性元件；所述控制模块通过导通所述参考电路的不同的所述开关模块，接入不同的所述阻性元件，使所述参考电阻的阻值为所述第一电阻值或所述第二电阻值。
具体而言，参考图2与图3所示，本实施例中，参考电路包括译码器、多路开关模块(N0～Nx)以及多路阻性元件。控制模块通过调节输入译码器的R_mod_trim值，使译码器导通不同的开关模块，进而接入不同的阻性元件，使参考电阻的阻值为第一电阻值或第二电阻值。阻性元件可具体为如图2所示的电阻，也可具体为如图3所示的由MTJ器件串并联构成的阻性器件M。
在一种具体的实施方式中，所述参考电路包括一路开关模块与一路定值电阻；所述控制模块通过对所述参考电路的所述开关模块的控制端施加不同的电压，产生不同的等效阻值，使所述参考电阻的阻值为所述第一电阻值或所述第二电阻值。
具体而言，参考图4所示，本实施例中，参考电路包括定值电阻Rref与开关模块。对开关模块的控制端(MOS管的栅极)施加第一电压，即VREF等于V1时，产生的等效阻值为Rref+Rverf1＝R1，此时的参考电阻的阻值为第一电阻值。Rverf1表示对开关模块施加第一电压时，开关模块的等效电阻。对开关模块的控制端施加第二电压，即VREF等于V2，产生的等效阻值为Rref+Rverf2＝R2，此时的参考电阻的阻值为第二电阻值。Rverf2表示对开关模块施加第二电压时，开关模块的等效电阻。
进一步，在一种具体的实施方式中，控制模块具体用于：当写入失败时，提高写电压后，重新写入。
本申请所提供的MRAM的写入电路，针对不同的写入操作，会设置不同的参考电阻的阻值。如果是进行写0操作，则通过比较所述第一电阻值与阻性存储单元的阻值来判断写入是否成功。如果是进行写1操作，则通过比较所述第二电阻值与阻性存储单元的阻值来判断写入是否成功。如此，在不同的写操作时，以不同的参数电阻为依据，可以更加准确可靠的判断出写入成功与否，即使器件出现中间态，也可以保证判断的准确有效，能够在提高写入成功率的同时，避免器件中间态的影响。
对于本申请所提供的电路的介绍请参照上述方法实施例，本申请在此不做赘述。
说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置、设备以及计算机可读存储介质而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
以上对本申请所提供的MRAM的写入方法、装置以及电路进行了详细介绍。本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请权利要求的保护范围。

Claims (10)

1.一种MRAM的写入方法，其特征在于，包括：
当对MRAM进行写0操作时，将参考电阻的阻值设置为第一电阻值；
在写0操作的写周期内，通过将所述第一电阻值与阻性存储单元的阻值进行比较，判断是否写入成功，并当写入失败时重新进行写入，直至写入成功或写入次数达到预设阈值；
当对所述MRAM进行写1操作时，将所述参考电阻的阻值设置为第二电阻值；
在写1操作的写周期内，通过将所述第二电阻值与所述阻性存储单元的阻值进行比较，判断是否写入成功，并当写入失败时重新进行写入，直至写入成功或写入次数达到所述预设阈值。
2.根据权利要求1所述的MRAM的写入方法，其特征在于，所述第一电阻值等于所述阻性存储单元的平行态电阻均值加上n倍的平行态电阻标准差，所述第二电阻值等于所述阻性存储单元的反平行态电阻均值减去m倍的反平行态电阻标准差；n与m为正数。
3.根据权利要求1所述的MRAM的写入方法，其特征在于，设置所述参考电阻的阻值为所述第一电阻值或所述第二电阻值方式为：
通过导通不同的开关模块，接入不同的阻性元件，使所述参考电阻的阻值为所述第一电阻值或所述第二电阻值。
4.根据权利要求1所述的MRAM的写入方法，其特征在于，设置所述参考电阻的阻值为所述第一电阻值或所述第二电阻值方式为：
通过对开关模块的控制端施加不同的电压，产生不同的等效阻值，使所述参考电阻的阻值为所述第一电阻值或所述第二电阻值。
5.根据权利要求1所述的MRAM的写入方法，其特征在于，所述当写入失败时重新写入包括：
当写入失败时，提高写电压后，重新写入。
6.一种MRAM的写入装置，其特征在于，包括：
设置单元，用于当对MRAM进行写0操作时，将参考电阻的阻值设置为第一电阻值；当对所述MRAM进行写1操作时，将所述参考电阻的阻值设置为第二电阻值；
第一写入单元，用于在写0操作的写周期内，通过将所述第一电阻值与阻性存储单元的阻值进行比较，判断是否写入成功，并当写入失败时重新进行写入，直至写入成功或写入次数达到预设阈值；
第二写入单元，用于在写1操作的写周期内，通过将所述第二电阻值与所述阻性存储单元的阻值进行比较，判断是否写入成功，并当写入失败时重新进行写入，直至写入成功或写入次数达到所述预设阈值。
7.一种MRAM的写入电路，其特征在于，包括：
阻性存储单元、参考电路以及控制模块；
所述控制模块，用于当对MRAM进行写0操作时，将所述参考电路的参考电阻的阻值设置为第一电阻值；在写0操作的写周期内，通过将所述第一电阻值与所述阻性存储单元的阻值进行比较，判断是否写入成功，并当写入失败时重新进行写入，直至写入成功或写入次数达到预设阈值；当对所述MRAM进行写1操作时，将所述参考电阻的阻值设置为第二电阻值；在写1操作的写周期内，通过将所述第二电阻值与所述阻性存储单元的阻值进行比较，判断是否写入成功，并当写入失败时重新进行写入，直至写入成功或写入次数达到所述预设阈值。
8.根据权利要求7所述的MRAM的写入电路，其特征在于，所述第一电阻值等于所述阻性存储单元的平行态电阻均值加上n倍的平行态电阻标准差，所述第二电阻值等于所述阻性存储单元的反平行态电阻均值减去m倍的反平行态电阻标准差；n与m为正数。
9.根据权利要求7所述的MRAM的写入电路，其特征在于，所述参考电路包括多路开关模块与多路阻性元件；所述控制模块通过导通所述参考电路的不同的所述开关模块，接入不同的所述阻性元件，使所述参考电阻的阻值为所述第一电阻值或所述第二电阻值。
10.根据权利要求7所述的MRAM的写入电路，其特征在于，所述参考电路包括一路开关模块与一路定值电阻；所述控制模块通过对所述参考电路的所述开关模块的控制端施加不同的电压，产生不同的等效阻值，使所述参考电阻的阻值为所述第一电阻值或所述第二电阻值。
CN202111204583.6A 2021-10-15 2021-10-15 一种mram的写入方法、装置以及电路 Pending CN115985363A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111204583.6A CN115985363A (zh) 2021-10-15 2021-10-15 一种mram的写入方法、装置以及电路
PCT/CN2022/113317 WO2023061036A1 (zh) 2021-10-15 2022-08-18 一种mram的写入方法、装置以及电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111204583.6A CN115985363A (zh) 2021-10-15 2021-10-15 一种mram的写入方法、装置以及电路

Publications (1)

Publication Number Publication Date
CN115985363A true CN115985363A (zh) 2023-04-18

Family

ID=85956789

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111204583.6A Pending CN115985363A (zh) 2021-10-15 2021-10-15 一种mram的写入方法、装置以及电路

Country Status (2)

Country Link
CN (1) CN115985363A (zh)
WO (1) WO2023061036A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103337255B (zh) * 2013-06-21 2015-06-17 华中科技大学 一种针对rram的快速写验证方法和系统
US20150117087A1 (en) * 2013-10-31 2015-04-30 Honeywell International Inc. Self-terminating write for a memory cell
US10629251B2 (en) * 2016-08-30 2020-04-21 SK Hynix Inc. Semiconductor memory system and operating method thereof
US10546638B2 (en) * 2017-09-28 2020-01-28 Taiwan Semiconductor Manufacturing Co., Ltd. Resistive random access memory device
CN111462794B (zh) * 2019-01-22 2022-09-16 上海磁宇信息科技有限公司 一种mram存储器件及写状态检测方法
CN112927736B (zh) * 2019-12-05 2023-12-29 上海磁宇信息科技有限公司 磁性随机存储器之读写电路

Also Published As

Publication number Publication date
WO2023061036A1 (zh) 2023-04-20

Similar Documents

Publication Publication Date Title
JP4187197B2 (ja) 半導体メモリ装置の制御方法
WO2016050170A1 (zh) 阻变随机存储器的存储阵列编程方法和装置
US9496037B2 (en) Memory circuit
JP2010055692A (ja) 読み出し回路及び読み出し方法
US9047944B2 (en) Resistance variable memory sensing
JP2016170848A (ja) 半導体記憶装置
US20090285020A1 (en) Method of programming a multi level cell in a non-volatile memory device
US9324428B1 (en) Memory device and operation method thereof
US20150117087A1 (en) Self-terminating write for a memory cell
CN115985363A (zh) 一种mram的写入方法、装置以及电路
KR20130001525A (ko) 자기 메모리 소자 및 자기 메모리 소자의 데이터 기록 방법
US20200327938A1 (en) Reram programming method including low-current pre-programming for program time reduction
JP4658039B2 (ja) Ｈｃｉプログラミングのためにソース電極上にバイアスを有する不揮発性メモリ
US20190156878A1 (en) Write verify programming of a memory device
JP2000030476A (ja) 不揮発性半導体記憶装置および閾値電圧書込み方法
CN111724830B (zh) 一种电压增强型读出放大电路
CN109584930B (zh) 数据读取方法以及使用此方法的非易失性存储器装置
TWI698876B (zh) 資料寫入方法及非揮發性記憶體
CN219658388U (zh) 记忆体装置及其写入电路
CN112582007B (zh) 数据写入方法及非易失性存储器
JPWO2019082860A1 (ja) 抵抗変化素子の書換え方法、および抵抗変化素子を用いた不揮発性記憶装置
US11437101B2 (en) Resistive memory storage apparatus and operating method thereof
TW201729188A (zh) 對具有可程式化阻值的記憶體單元進行程式化的系統及方法
CN110010182B (zh) 一种非易失性存储器的编程方法
US20230176750A1 (en) Semiconductor memory device and write method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination