CN115982527A - 一种基于fpga的时频域变换算法实现方法 - Google Patents

Abstract

本发明涉及一种基于FPGA的时频域变换算法实现方法，基于FPGA的时频域变换算法包括短时傅里叶正变换和逆变换，短时傅里叶正变换实现方法包括：获取时域变换信号及变换参数；将时域变换信号分为四组数据；对四组数据同时进行短时傅里叶正变换得到四组正变换数据；短时傅里叶逆变换实现方法包括：对四组正变换数据的信号处理数据同时进行傅里叶逆变换得到四组逆变换数据；针对每组逆变换数据，每次傅里叶逆变换后对变换数据进行截位并乘以汉明窗；对每组截位加窗数据进行补零相加后除以经过幂次后移位相加的汉明窗，得到逆变换时域数据。该方法充用较小的资源实现了时频域变换的硬件算法实现，同时极大的缩短了算法耗时。

Description

一种基于FPGA的时频域变换算法实现方法

技术领域

本发明属于信号处理技术领域，具体涉及一种基于FPGA的时频域变换算法实现方法。

背景技术

在信号处理领域中，干扰体制的复杂化导致抗干扰手段也逐渐走向精细化。时频域变换是有效认知、识别与对抗干扰的一种手段，但采用傅里叶变换将数据变换到频域已经不足以有效对抗日渐复杂的干扰类型，短时傅里叶变换可以有效提取出信号频率变化与时间的关系，可以在时频域进行各种抗干扰算法的研究，是现代抗干扰技术的主流研究方向。时频域变换主要包括短时傅里叶正变换与短时傅里叶逆变换。

短时傅里叶正变换(short-time Fourier transform，STFT)和短时傅里叶逆变换(inverse short-time Fourier transform，ISTFT)，本质上都是一种加窗的傅里叶变换，其最大的优点就是可以通过该算法得到信号频率随时间的变化关系，但是其巨大的运算量以及运算的复杂性让其在硬件实现上比较困难，需要消耗大量的资源，时频域变换过程会进行滑窗处理，但是基于FPGA的硬件实现方法中对于该类算法不能充分利用代码其并行性高的特点进行算法实现，导致在硬件算法实现过程中需要消耗大量的时间，难以兼顾资源消耗与满足时间消耗。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种基于FPGA的时频域变换算法实现方法。本发明要解决的技术问题通过以下技术方案实现：

本发明实施例提供了一种基于FPGA的时频域变换算法实现方法，所述FPGA的时频域变换算法包括短时傅里叶正变换和短时傅里叶逆变换，其中，

所述短时傅里叶正变换实现方法包括步骤：

获取时域变换信号及变换参数，所述变换参数包括信号长度、汉明窗、汉明窗窗长、短时傅里叶变换滑窗时的步进长度、傅里叶变换长度和经过幂次后移位相加的汉明窗；

依据所述信号长度和所述步进长度将所述时域变换信号分为四组数据；

利用所述汉明窗、所述汉明窗窗长和所述傅里叶变换长度对所述四组数据同时进行短时傅里叶正变换，得到四组正变换数据；

所述短时傅里叶逆变换实现方法包括步骤：

对所述四组正变换数据的信号处理数据同时按照所述傅里叶变换长度进行傅里叶逆变换，得到四组逆变换数据；

针对每组逆变换数据，依据所述汉明窗窗长对每次傅里叶逆变换后的数据进行截位，并将截位后的数据乘以所述汉明窗，得到四组截位加窗数据；

根据所述信号长度对每组截位加窗数据分别进行补零，并将四组补零数据进行相加，再将相加结果除以所述经过幂次后移位相加的汉明窗，得到逆变换时域数据。

在本发明的一个实施例中，所述信号长度、所述汉明窗窗长、所述步进长度、所述傅里叶变换长度均为2的整数次幂；

所述傅里叶变换长度大于或等于所述汉明窗窗长。

在本发明的一个实施例中，所述步进长度为所述汉明窗窗长的一半。

在本发明的一个实施例中，所述汉明窗的计算公式为：

；

其中，表示汉明窗的第个点，表示汉明窗长度。

在本发明的一个实施例中，所述经过幂次后移位相加的汉明窗的获取方法为：

将所述汉明窗进行二次幂计算；

将二次幂计算数据向后移位若干次，移位距离依次为：0、、、…、，得到移位数据，其中，表示信号长度，表示步进长度，表示汉明窗长度；

将移位后数据按列相加，得到所述经过幂次后移位相加的汉明窗。

在本发明的一个实施例中，依据所述信号长度和所述步进长度将所述时域变换信号分为四组数据，包括：

将所述时域变换信号中第1个数据至第个数据作为第一组数据；

将所述时域变换信号中第个数据至第个数据、第个数据至第个数据中的任一组数据作为第二组数据，另一组数据作为第三组数据；

将所述时域变换信号中第个数据至第个数据作为第四组数据；

其中，表示信号长度，表示步进长度。

在本发明的一个实施例中，利用所述汉明窗、所述汉明窗窗长和所述傅里叶变换长度对所述四组数据同时进行短时傅里叶正变换，得到四组正变换数据，包括：

对每组数据以所述汉明窗窗长为单位依次获取待变换数据，将每次获取的待变换数据与所述汉明窗进行点乘，然后将点乘数据以所述傅里叶变换长度为单位进行短时傅里叶正变换，并且所述四组数据同时进行短时傅里叶正变换，得到所述四组正变换数据，

其中，所述短时傅里叶正变换的公式为：

；

；

；

其中，表示第组数据，表示第组，表示第个点的待变换数据，表示傅里叶变换长度，表示信号长度，表示汉明窗窗长，表示汉明窗。

在本发明的一个实施例中，对所述四组正变换数据的信号处理数据同时按照所述傅里叶变换长度进行傅里叶逆变换，得到四组逆变换数据，包括：

对每组信号处理数据以所述傅里叶变换长度为单位依次进行傅里叶逆变换，并且四组信号处理数据同时进行傅里叶逆变换，得到所述四组逆变换数据；

其中，所述傅里叶逆变换的公式为：

；

；

；

其中，表示第组，表示第个点数据，表示傅里叶变换长度，表示信号长度，表示汉明窗窗长，表示信号处理数据。

在本发明的一个实施例中，针对每组逆变换数据，依据所述汉明窗窗长对每次傅里叶逆变换后的数据进行截位，并将截位后的数据乘以所述汉明窗，得到四组截位加窗数据，包括：

针对每组逆变换数据，对每次傅里叶逆变换后的数据从第一个数据开始按照所述汉明窗窗长进行截位，并将截位后的数据乘以所述汉明窗，得到所述四组截位加窗数据。

在本发明的一个实施例中，根据所述信号长度对每组截位加窗数据分别进行补零，并将四组补零数据进行相加，再将相加结果除以所述经过幂次后移位相加的汉明窗，得到逆变换时域数据，包括：

对每组截位加窗数据进行补零直至数据长度达到所述信号长度，其中，补零方式为：在第一组截位加窗数据的后面补充个0，补齐至点；在第二组截位加窗数据或者第三组截位加窗数据的前面补充个0，后面补充个0，补齐至点；在第三组截位加窗数据的前面补充个0，后面补充个0，补齐至点；在第四组截位加窗数据的前面补充个0，补齐至点；其中，表示信号长度，表示傅里叶变换长度；

将所述四组补零数据按列进行相加，得到所述相加结果；

将所述相加结果除以所述经过幂次后移位相加的汉明窗，得到所述逆变换时域数据。

与现有技术相比，本发明的有益效果：

1、本发明的实现方法依据信号长度和步进长度将时域变换信号分为四组数据，并且在进行短时傅里叶正变换时四组数据同时进行，在进行傅里叶逆变换时四组信号处理数据也同时进行，使得在硬件实现过程中所消耗时间缩短为原来的4倍，大大缩短了算法的运行时间，且运算算法相近，可重复代码，既提高了算法运行速度又减小了工作量；同时，每组数据由于计算量的减小，所消耗资源也会减小，既兼顾了运算时间又减小了资源的消耗；

2、本发明将时频域变换的步进长度设置为汉明窗窗长的一半，在保证时频域变换性能、保证精度的同时有效减小了运算次数与运算后的数据量，有效提高了运算效率与并行度，保证算法的有效性。

附图说明

图1为本发明实施例提供的一种基于FPGA的时频域变换算法实现方法的流程示意图；

图2为本发明实施例提供的一种经过幂次后移位相加的汉明窗获取方法的过程示意图；

图3为本发明实施例提供的短时傅里叶正变换数据分组示意图；

图4为本发明实施例提供的一种短时傅里叶逆变换补零相加算法过程示意图。

具体实施方式

下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。

实施例一

请参见图1，图1为本发明实施例提供的一种基于FPGA的时频域变换算法实现方法的流程示意图。该基于FPGA的时频域变换算法包括短时傅里叶正变换和短时傅里叶逆变换，其实现方法可以基于verilog语言实现。

短时傅里叶正变换实现方法包括步骤：

S1、获取时域变换信号及变换参数，其中，变换参数包括信号长度、汉明窗、汉明窗窗长、短时傅里叶变换滑窗时的步进长度、傅里叶变换长度和经过幂次后移位相加的汉明窗。

具体的，获取需要进行短时傅里叶变换的时域变换信号及其信号长度M。其中，信号长度需为2的整数次幂；如果信号长度小于2的整数次幂，则将其补零至2的整数次幂。例如，信号长度为，其为2的13次幂，符合2的整数次幂的要求。

获取汉明窗及汉明窗窗长。其中，汉明窗窗长为2的整数次幂，例如，汉明窗窗长，其为2的7次幂，符合2的整数次幂的要求。汉明窗的计算公式为：

；

其中，表示汉明窗的第个点，表示汉明窗长度。

获取短时傅里叶变换滑窗时的步进长度，步进长度为汉明窗窗长的一半。例如，步进长度。

获取傅里叶变换长度，为2的整数次幂，且大于或等于汉明窗窗长。例如，傅里叶变换长度，其为2的7次幂，符合2的整数次幂的要求，且等于。

取经过幂次后移位相加的汉明窗，其中，幂次是指二次幂。请参见图2，图2为本发明实施例提供的一种经过幂次后移位相加的汉明窗获取方法的过程示意图。经过幂次后移位相加的汉明窗获取方法为：

首先，将汉明窗进行二次幂计算，计算公式为：

；

其中，表示汉明窗，表示汉明窗窗长。

然后，将二次幂计算数据向后移位若干次，移位距离依次为：0、、、…、，得到移位数据，其中，表示信号长度，表示步进长度，表示汉明窗长度。

如图2所示，将二次幂计算数据向后移位127次，第一次移位距离为0，第二次移位距离为64点，第三次移位为点，…，第127次移位距离为点，得到移位数据。

最后，将移位数据按列进行相加，得到经过幂次后移位相加的汉明窗。

如图2所示，将每行移位数据补零至8192点，然后按列相加，得到8192点的经过幂次后移位相加的汉明窗。

S2、依据信号长度和步进长度将时域变换信号分为四组数据。

请参见图3，图3为本发明实施例提供的短时傅里叶正变换数据分组示意图。时域变换信号的分组方式为：

将时域变换信号中第1个数据至第个数据作为第一组数据，表示为：

；

将时域变换信号中第个数据至第个数据、第个数据至第个数据中的任一组数据作为第二组数据，另一组数据作为第三组数据。

具体的，将第个数据至第个数据作为第二组数据时，第二组数据表示为：

；

将第至第个数据作为第三组数据时，第三组数据表示为：

；

可以理解的是，上述第二组数据和第三组数据可以互相交换，交换后的数据分组所达到的技术效果相同。

将时域变换信号中第个数据至第个数据作为第四组数据，表示为：

；

其中，表示信号长度，表示步进长度。

按照上述方式将时域变换信号分为四组后，第一、三、四组数据长度为，第二组数据长度为。

如图3所示，时域变换信号的信号长度为8192点，将其按照上述方式分为四组后，第一组数据为1~4096，第二组数据为65~4032，第三组数据为4033~8128，第四组数据为4096~8192；第一、三、四组数据长度为4096，第二组数据长度为3968。在另一实施方式中，第一组数据为1~4096，第二组数据为65~4160，第三组数据为4461~8128，第四组数据为4096~8192。

需要说明的是，时域变换信号分组需要满足的条件包括：第一组数据为第1个数据至第个数据，第四组数据为第个数据至第个数据，第二组数据距离信号起点为一个步进长度，第三组数据据距离信号末点为一个步进长度，第二组数据和第三组数据的长度之和等于原始时域变换信号的信号长度减去一个汉明窗窗长，第二组数据和第三组数据的长度相差汉明窗长度的整数倍，在此条件下，第二组数据和第三组数据的长度可以自定义，并不限于上述分组方式，且第二组数据的长度和第三组数据的长度可以互相交换。例如，时域变换信号的信号长度为8192点，第一组数据为1~4096，第二组数据为65~4288，第三组数据为4289~8128，第四组数据为4096~8192。

S3、利用汉明窗、汉明窗窗长和傅里叶变换长度对四组数据同时进行短时傅里叶正变换，得到四组正变换数据。

具体的，对每组数据以汉明窗窗长为单位依次获取待变换数据，将每次获取的待变换数据与汉明窗进行点乘，然后将点乘数据以傅里叶变换长度为单位进行短时傅里叶正变换，并且四组数据同时进行短时傅里叶正变换，得到四组正变换数据。可以理解的是，将四组数据的运算并行进行；对于每组数据，先取前个数据与个汉明窗进行点乘后进行点的短时傅里叶正变换，再取后个数据与个汉明窗进行点乘后进行点的短时傅里叶正变换，以此类推，直到每组数据的所有点都以个数据为长度进行完点的短时傅里叶变换后，得到正变换数据。

具体的，短时傅里叶正变换的公式为：

；

；

；

其中，表示第组数据，表示第组，表示第个点的待变换数据，表示傅里叶变换长度，表示信号长度，表示汉明窗窗长，表示汉明窗。

进一步的，经过短时傅里叶正变换，第一、三、四组数据的频域点数为，第二组数据频域点数为，四组数据的总点数为。

需要说明的是，由于短时傅里叶变换长度大于或等于汉明窗窗长，当大于时，对于每组数据，先取前个数据与个汉明窗进行点乘，此时点乘数据的长度为，将个点乘数据在数据后补零至个点后在进行点的短时傅里叶正变换。

在一个具体实施方式中，短时傅里叶变换长度和汉明窗窗长均为128，此时，将四组数据的运算并行进行，对于每组数据，先取前128个数据与汉明窗进行点乘后再进行128点的短时傅里叶正变换，再取后128个数据与汉明窗进行点乘后再进行128点的短时傅里叶正变换，以此类推，直到每组数据的所有点都以128个数据为长度进行完128点的短时傅里叶正变换后，得到的结果便为短时傅里叶正变换的结果即正变换数据，其中第一、三、四组数据要进行32次短时傅里叶正变换，第二组要进行31次短时傅里叶正变换。进一步的，经过短时傅里叶正变换，第一二四组数据的频域点数为，第二组数据频域点数为，四组数据的总点数为16256。

进一步的，在对时域变换信号进行短时傅里叶正变换后，得到的四组正变换数据为四组时频域数据，然后可以对四组时频域数据分别进行信号处理，得到四组信号处理数据，之后可以根据需要选择进行短时傅里叶逆变换。

具体的，短时傅里叶逆变换实现方法包括步骤：

S1、对四组正变换数据的信号处理数据同时按照傅里叶变换长度进行傅里叶逆变换，得到四组逆变换数据。

具体的，对每组信号处理数据以傅里叶变换长度为单位依次进行傅里叶逆变换，并且四组信号处理数据同时进行傅里叶逆变换，得到四组逆变换数据。可以理解的是，四组信号处理数据同时进行傅里叶逆变换，对于每组信号处理数据，依次取点数据进行傅里叶逆变换，直到将每组的全部数据都完成傅里叶逆变换。

傅里叶逆变换的公式为：

；

；

；

其中，表示第组，表示第个点数据，表示傅里叶变换长度，表示信号长度，表示汉明窗窗长，表示信号处理数据。

在一个具体实施方式中，将四组短时傅里叶正变换结果的信号处理数据依次取128点数据进行傅里叶逆变换，直到将每组的全部数据都完成傅里叶逆变换，得到逆变换数据。

S2、针对每组逆变换数据，依据汉明窗窗长对每次傅里叶逆变换后的数据进行截位，并将截位后的数据乘以汉明窗，得到四组截位加窗数据。

具体的，针对每组逆变换数据，将每次经过傅里叶逆变换后的点数据从第一个数据开始截位为点，只取前个点，并将截位后的数据乘以汉明窗得到每组的截位加窗数据，截位加窗数据用公式表示为：

；

其中，表示经过截位和加窗后的数据，表示对逆变换数据进行截位后的数据，表示第组数据，其值为1，2，3，4，表示第个N点数据。

需要注意的是，若傅里叶变换长度等于汉明窗窗长，则不需要进行截位，例如，傅里叶变换长度和汉明窗窗长均为128，则不需要截位；若傅里叶变换长度大于汉明窗窗长，则需要将傅里叶逆变换之后数据的后个点截掉，使其长度为。

S3、根据信号长度对每组截位加窗数据分别进行补零，并将四组补零数据进行相加，再将相加结果除以经过幂次后移位相加的汉明窗，得到逆变换时域数据。

请参见图4，图4为本发明实施例提供的一种短时傅里叶逆变换补零相加算法过程示意图。

具体的，首先，对每组截位加窗数据进行补零直至数据长度达到信号长度。补零方式为：第一组截位加窗数据一共有个点，在第一组截位加窗数据的后面补充个0，补齐至点。第二组截位加窗数据或者第三组截位加窗数据一共有个点，在第二组截位加窗数据或者第三组截位加窗数据的前面补充个0，后面补充个0，补齐至点。第三组截位加窗数据一共有个点，在第三组截位加窗数据的前面补充个0，后面补充个0，补齐至点；第四组截位加窗数据一共有个点，在第四组截位加窗数据的前面补充个0，补齐至点；其中，表示信号长度，表示傅里叶变换长度。

然后，将四组M点的补零数据按列进行相加，得到的相加结果为M点未加窗短时傅里叶逆变换数据；并将相加结果除以经过幂次后移位相加的汉明窗，得到逆变换时域数据。

如图4所示，将图4中的第一组截位加窗数据T₁、第二组截位加窗数据T₂、第三组截位加窗数据T₃、第四组截位加窗数据T₄分别补零至8192点，得到四组8192点的补零数据。然后，将四组8192点的补零数据按列相加，得到的相加结果为1组8192点的数据，之后将该组数据除以经过幂次后移位相加的汉明窗，得到逆变换时域数据。

本实施例的时频域变换算法实现方法具有以下优点：1）将点数为M的时域变换信号分为四份，在进行短时傅里叶正变换时四组数据同时进行，在进行傅里叶逆变换时四组信号处理数据也同时进行，使得在硬件实现过程中所消耗时间缩短为原来的4倍，大大缩短了算法的运行时间，且运算算法相近，可重复代码，既提高了算法运行速度又减小了工作量；2）每组数据由于计算量的减小，所消耗资源也会减小，既兼顾了运算时间又减小了资源的消耗；3）将时频域变换的步进长度设为汉明窗窗长的一半，既保证精度的同时又能减小运算后的数据量，保证算法的有效性。

综上，本实施例通过将时频域变换分为四组数据并行处理，大大提高了算法的运行速度，大大利用了verilog语言的并行化处理的优势，且在不损失算法性能的前提下，尽可能将数据量压缩到了最小，用较小的资源实现了时频域变换的硬件算法实现，同时极大的缩短了算法耗时，让时频域算法在工程实现上成为可能。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (10)

1.一种基于FPGA的时频域变换算法实现方法，其特征在于，所述FPGA的时频域变换算法包括短时傅里叶正变换和短时傅里叶逆变换，其中，

所述短时傅里叶正变换实现方法包括步骤：

获取时域变换信号及变换参数，所述变换参数包括信号长度、汉明窗、汉明窗窗长、短时傅里叶变换滑窗时的步进长度、傅里叶变换长度和经过幂次后移位相加的汉明窗；

依据所述信号长度和所述步进长度将所述时域变换信号分为四组数据；

利用所述汉明窗、所述汉明窗窗长和所述傅里叶变换长度对所述四组数据同时进行短时傅里叶正变换，得到四组正变换数据；

所述短时傅里叶逆变换实现方法包括步骤：

对所述四组正变换数据的信号处理数据同时按照所述傅里叶变换长度进行傅里叶逆变换，得到四组逆变换数据；

针对每组逆变换数据，依据所述汉明窗窗长对每次傅里叶逆变换后的数据进行截位，并将截位后的数据乘以所述汉明窗，得到四组截位加窗数据；

根据所述信号长度对每组截位加窗数据分别进行补零，并将四组补零数据进行相加，再将相加结果除以所述经过幂次后移位相加的汉明窗，得到逆变换时域数据。

2.根据权利要求1所述的基于FPGA的时频域变换算法实现方法，其特征在于，所述信号长度、所述汉明窗窗长、所述步进长度、所述傅里叶变换长度均为2的整数次幂；

所述傅里叶变换长度大于或等于所述汉明窗窗长。

3.根据权利要求1所述的基于FPGA的时频域变换算法实现方法，其特征在于，所述步进长度为所述汉明窗窗长的一半。

4.根据权利要求1所述的基于FPGA的时频域变换算法实现方法，其特征在于，所述汉明窗的计算公式为：

；

其中，表示汉明窗的第个点，表示汉明窗长度。

5.根据权利要求1所述的基于FPGA的时频域变换算法实现方法，其特征在于，所述经过幂次后移位相加的汉明窗的获取方法为：

将所述汉明窗进行二次幂计算；

将二次幂计算数据向后移位若干次，移位距离依次为：0、、、…、，得到移位数据，其中，表示信号长度，表示步进长度，表示汉明窗长度；

将移位后数据按列相加，得到所述经过幂次后移位相加的汉明窗。

6.根据权利要求1所述的基于FPGA的时频域变换算法实现方法，其特征在于，依据所述信号长度和所述步进长度将所述时域变换信号分为四组数据，包括：

将所述时域变换信号中第1个数据至第个数据作为第一组数据；

将所述时域变换信号中第个数据至第个数据、第个数据至第个数据中的任一组数据作为第二组数据，另一组数据作为第三组数据；

将所述时域变换信号中第个数据至第个数据作为第四组数据；

其中，表示信号长度，表示步进长度。

7.根据权利要求1所述的基于FPGA的时频域变换算法实现方法，其特征在于，利用所述汉明窗、所述汉明窗窗长和所述傅里叶变换长度对所述四组数据同时进行短时傅里叶正变换，得到四组正变换数据，包括：

对每组数据以所述汉明窗窗长为单位依次获取待变换数据，将每次获取的待变换数据与所述汉明窗进行点乘，然后将点乘数据以所述傅里叶变换长度为单位进行短时傅里叶正变换，并且所述四组数据同时进行短时傅里叶正变换，得到所述四组正变换数据，

其中，所述短时傅里叶正变换的公式为：

；

；

；

其中，表示第组数据，表示第组，表示第个点的待变换数据，表示傅里叶变换长度，表示信号长度，表示汉明窗窗长，表示汉明窗。

8.根据权利要求1所述的基于FPGA的时频域变换算法实现方法，其特征在于，对所述四组正变换数据的信号处理数据同时按照所述傅里叶变换长度进行傅里叶逆变换，得到四组逆变换数据，包括：

对每组信号处理数据以所述傅里叶变换长度为单位依次进行傅里叶逆变换，并且四组信号处理数据同时进行傅里叶逆变换，得到所述四组逆变换数据；

其中，所述傅里叶逆变换的公式为：

；

；

；

其中，表示第组，表示第个点数据，表示傅里叶变换长度，表示信号长度，表示汉明窗窗长，表示信号处理数据。

9.根据权利要求1所述的基于FPGA的时频域变换算法实现方法，其特征在于，针对每组逆变换数据，依据所述汉明窗窗长对每次傅里叶逆变换后的数据进行截位，并将截位后的数据乘以所述汉明窗，得到四组截位加窗数据，包括：

针对每组逆变换数据，对每次傅里叶逆变换后的数据从第一个数据开始按照所述汉明窗窗长进行截位，并将截位后的数据乘以所述汉明窗，得到所述四组截位加窗数据。

10.根据权利要求1所述的基于FPGA的时频域变换算法实现方法，其特征在于，根据所述信号长度对每组截位加窗数据分别进行补零，并将四组补零数据进行相加，再将相加结果除以所述经过幂次后移位相加的汉明窗，得到逆变换时域数据，包括：

对每组截位加窗数据进行补零直至数据长度达到所述信号长度，其中，补零方式为：在第一组截位加窗数据的后面补充个0，补齐至点；在第二组截位加窗数据或者第三组截位加窗数据的前面补充个0，后面补充个0，补齐至点；在第三组截位加窗数据的前面补充个0，后面补充个0，补齐至点；在第四组截位加窗数据的前面补充个0，补齐至点；其中，表示信号长度，表示傅里叶变换长度；

将所述四组补零数据按列进行相加，得到所述相加结果；

将所述相加结果除以所述经过幂次后移位相加的汉明窗，得到所述逆变换时域数据。

Images