CN115966537A - 桥接芯片、扇出型封装结构以及相应的封装方法 - Google Patents
桥接芯片、扇出型封装结构以及相应的封装方法 Download PDFInfo
- Publication number
- CN115966537A CN115966537A CN202310007343.XA CN202310007343A CN115966537A CN 115966537 A CN115966537 A CN 115966537A CN 202310007343 A CN202310007343 A CN 202310007343A CN 115966537 A CN115966537 A CN 115966537A
- Authority
- CN
- China
- Prior art keywords
- chip
- layer
- bridge chip
- metal circuit
- circuit layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Wire Bonding (AREA)
Abstract
本发明涉及芯片封装技术领域,公开了一种桥接芯片、扇出型封装结构以及相应的封装方法,所述桥接芯片的顶面设有多个第一焊盘和芯片连接结构,多个第一焊盘上分别用于连接引线,所述引线用于将所述桥接芯片的顶面与连接所述桥接芯片底面的第一金属线路层电性连接,所述芯片连接结构用于桥接至少两个芯片。本发明将桥接芯片通过引线焊接技术导通,工艺稳定且成熟,在不增加封装体厚度和体积的前提下,充分利用扇出型封装体内部空间,实现芯片功能的最大化。
Description
技术领域
本发明涉及芯片封装技术领域,具体为一种桥接芯片、扇出型封装结构以及相应的封装方法。
背景技术
扇出型高密度集成封装中,芯片与芯片互连的常用办法是通过底部桥接芯片实现有效连接,具体的,如图1所示为现有芯片封装结构,包括基板100和位于基板表面的芯片结构200,如图2所示为具有桥接芯片的芯片结构的示意图,可以看到在芯片结构200中,桥接芯片46的功能面分别与第一芯片61和第二芯片62电性连接,而桥接芯片的非功能面通过晶片粘结膜47连接PI钝化层,桥接芯片下方对应位置的焊锡球,即虚线框11里面的焊锡球都为假焊球。
在现有技术中,为了焊球分布的均匀性,通常在桥接芯片下方对应位置也需要设置有焊锡球,但由于底部的桥接芯片目前仅有一侧是功能面,另一侧非功能面是通过晶片粘结膜与PI钝化层粘合达到固定桥接芯片作用,所述桥接芯片下方的焊锡球没有电路可以连接,均是假焊球,无实际功能,这些假焊球占用了芯片的大量面积,导致实际有效区域面积大打折扣。
发明内容
本发明的目的在于克服现有具有桥接芯片的芯片封装结构效用不高的问题,提供了一种桥接芯片、扇出型封装结构以及相应的封装方法。
为了实现上述目的,本发明提供一种桥接芯片,包括:所述桥接芯片的顶面设有多个第一焊盘和芯片连接结构,多个第一焊盘上分别用于连接引线,所述引线用于将所述桥接芯片的顶面与连接所述桥接芯片底面的第一金属线路层电性连接,所述芯片连接结构用于桥接至少两个芯片。
作为一种可实施方式,所述桥接芯片的底面用于与所述第一金属线路层电性连接。
作为一种可实施方式,所述桥接芯片的底面用于通过多个凸点焊接在所述第一金属线路层第一表面。
作为一种可实施方式,所述桥接芯片的顶面和底面都具有独立的器件结构,所述桥接芯片的顶面和底面通过引线、第一金属线路层、凸点电性连接。
作为一种可实施方式,多个第一焊盘分别设在所述桥接芯片顶面靠近外边缘的位置。
作为一种可实施方式,所述桥接芯片的顶面还具有不限于将芯片进行互连的功能的其他器件结构。
本发明实施例还提供了一种包含上述的桥接芯片的扇出型封装结构,包括:第一金属线路层,位于所述第一金属线路层第一表面的桥接芯片塑封层,位于所述桥接芯片塑封层表面并与所述桥接芯片塑封层电性连接的芯片结构塑封层;
其中,所述桥接芯片塑封层包括所述桥接芯片,所述第一金属线路层第一表面设有对应第一焊盘的多个第二焊盘,所述第一焊盘和对应的第二焊盘通过引线连接,使得所述桥接芯片的顶面与所述第一金属线路层电性连接。
作为一种可实施方式,所述桥接芯片塑封层和所述芯片结构塑封层之间还设有第二金属线路层,所述第二金属线路层位于所述桥接芯片塑封层表面并与所述桥接芯片塑封层中桥接芯片的芯片连接结构电性连接,所述芯片结构塑封层位于所述第二金属线路层表面且所述芯片结构塑封层的至少两个芯片与所述第二金属线层电性连接。
作为一种可实施方式,当所述桥接芯片的底面通过多个凸点焊接在所述第一金属线路层第一表面,所述桥接芯片的底面和所述第一金属线路层之间的多个凸点周围填充有固化胶。
作为一种可实施方式,所述引线为铜线或金线。
作为一种可实施方式,多个第二焊盘分别设在所述桥接芯片的四周且与第一焊盘相对应的位置。
作为一种可实施方式,所述桥接芯片塑封层还包括导电金属柱和包裹所述桥接芯片、所述导电金属柱、所述引线的塑封料,所述第一金属线路层通过所述导电金属柱与所述第二金属线路层电性连接,所述桥接芯片顶面的芯片连接结构通过多个凸点与所述第二金属线路层电性连接。
作为一种可实施方式,所述芯片结构塑封层包括分别与所述第二金属线路层电性连接的第一芯片和第二芯片以及包裹所述第一芯片和第二芯片的塑封料,所述桥接芯片通过所述第二金属线路层分别与第一芯片和第二芯片电性连接。
作为一种可实施方式,还包括基板和散热盖,所述基板和所述第一金属线路层第二表面电性连接。
作为一种可实施方式,所述第一金属线路层的第二表面具有焊球,位于桥接芯片对应位置的部分焊球与第二焊盘电性连接,所述桥接芯片的顶面通过引线、第二焊盘、位于桥接芯片对应位置的部分焊球与所述基板电性连接。
本发明实施例还提供了一种扇出型封装结构的制作方法,包括以下步骤:
提供临时载板,在所述临时载板表面形成电镀层,在所述电镀层表面形成第一金属线路层;
在所述第一金属线路层第一表面形成桥接芯片塑封层,所述桥接芯片塑封层包括桥接芯片,其中,所述桥接芯片位于所述第一金属线路层第一表面,所述桥接芯片的顶面设有多个第一焊盘,所述第一金属线路层第一表面设有对应第一焊盘的多个第二焊盘,所述第一焊盘和对应的第二焊盘通过引线连接,使得所述桥接芯片的顶面与所述第一金属线路层电性连接;
在所述桥接芯片塑封层表面形成芯片结构塑封层,其中,所述芯片结构塑封层与所述桥接芯片塑封层电性连接;
去除临时载板和电镀层。
作为一种可实施方式,在去除临时载板和电镀层之后还包括以下步骤:将上述形成的结构安装至基板并加装散热盖。
作为一种可实施方式,将上述形成的结构安装至基板的步骤具体包括:在去除临时载板和电镀层后,在所述第一金属线路层第二表面形成焊球,将所述第一金属线路层通过焊球焊接在所述基板表面,所述第一金属线路层通过所述焊球与所述基板表面电性连接,所述桥接芯片的顶面通过引线、第二焊盘、第一金属线路层、焊球与所述基板电性连接。
作为一种可实施方式,在所述桥接芯片塑封层表面形成芯片结构塑封层,其中,所述芯片结构塑封层与所述桥接芯片塑封层电性连接的步骤具体包括:
在所述桥接芯片塑封层表面形成第二金属线路层,其中,所述桥接芯片塑封层的桥接芯片与第二金属线路层电性连接;
在所述第二金属线路层表面形成芯片结构塑封层,其中,所述芯片结构塑封层的至少两个芯片与所述第二金属线路层电性连接。
作为一种可实施方式,多个第一焊盘分别设在所述桥接芯片顶面靠近外边缘的位置,多个第二焊盘分别设在所述桥接芯片的四周且与第一焊盘相对应的位置。
作为一种可实施方式,形成桥接芯片塑封层的步骤具体包括:
提供桥接芯片,其中,所述桥接芯片包括底面和相对的顶面,所述桥接芯片的底面设有多个凸点,所述桥接芯片的顶面设有多个第一焊盘;
将所述桥接芯片通过所述底面上的多个凸点焊接在所述第一金属线路层第一表面,在所述第一金属线路层第一表面形成导电金属柱;
使用填充料对所述桥接芯片的底面和所述第一金属线路层之间的凸点周围进行填充,将所述第一焊盘和对应的第二焊盘通过引线连接,使得所述桥接芯片的顶面与所述第一金属线路层电性连接;
再提供塑封料对所述桥接芯片、导电金属柱、所述引线进行塑封,形成桥接芯片塑封层。
本发明的有益效果:
本发明公开了一种桥接芯片,包括:所述桥接芯片的顶面设有多个第一焊盘和芯片连接结构,多个第一焊盘上分别用于连接引线,所述引线用于将所述桥接芯片的顶面与连接所述桥接芯片底面的第一金属线路层电性连接,所述芯片连接结构用于桥接至少两个芯片。
本发明将桥接芯片通过引线焊接技术与第一金属线路层导通,工艺稳定且成熟,且桥接芯片不仅起到了互连上方芯片的作用,同时桥接芯片可通过第一金属线路层和焊球再与基板导通,使原来桥接芯片下方的无效焊球区变成有功能的焊球区,有效利用了扇出型封装体的所有面积,大大增强了扇出型封装体的效能。
本发明通过在桥接芯片底部的凸点周围填充固化胶取代晶片粘结膜材料,芯片结构更加牢固。
由于所述桥接芯片不仅分别与第一芯片和第二芯片相连,也可以通过引线、第一金属线路层与基板电性连接,因此可以对桥接芯片和基板进行进一步的设计,使得所述桥接芯片还可以设计具有独立的电路结构实现其他独特的功能,为桥接芯片的扩展设计提供了基础,且由于桥接芯片在桥接芯片塑封层冗余空间很大,因此本发明适用的桥接芯片可以远远大于现有技术的桥接芯片的大小,从而有利于提高芯片设计集成度。
附图说明
图1为现有封装结构示意图;
图2为现有封装结构中桥接芯片的连接示意图;
图3-图14为本发明实施例桥接芯片扇出型封装结构的形成过程示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本实施例提供一种技术方案:一种桥接芯片,所述桥接芯片的顶面设有多个第一焊盘和芯片连接结构,多个第一焊盘上分别用于连接引线,所述引线用于将所述桥接芯片的顶面与连接所述桥接芯片底面的第一金属线路层电性连接,所述芯片连接结构用于桥接至少两个芯片。
其中,所述桥接芯片的底面为桥接芯片面向所述第一金属线路层的表面,所述桥接芯片的顶面为与面向所述第一金属线路层的底面相对的面。
所述桥接芯片的底面用于与所述第一金属线路层电性连接。
具体的,所述桥接芯片的底面用于通过多个凸点焊接在所述第一金属线路层第一表面。
多个第一焊盘分别设在所述桥接芯片顶面靠近外边缘的位置。
在其他实施例中,所述桥接芯片的顶面和底面都具有独立的器件结构,所述桥接芯片的顶面和底面通过第一金属线路层、引线电性连接。
在其他实施例中,所述桥接芯片的顶面还具有不限于将芯片结构塑封层中的芯片进行互连的功能的其他器件结构,所述桥接芯片还可以具有独立的电路结构实现其他独特的功能,并通过引线与第一金属线路层相连,为桥接芯片的扩展设计提供了基础。所述其他器件结构例如可以是MOS器件也可以是被动器件等,所述其他独特的功能例如可以为测试或者其他功能。
相应的,本实施例还提供了一种扇出型封装结构,包括:第一金属线路层,位于所述第一金属线路层第一表面的桥接芯片塑封层,位于所述桥接芯片塑封层表面并与所述桥接芯片塑封层电性连接的芯片结构塑封层;
其中,所述桥接芯片塑封层包括桥接芯片,所述第一金属线路层第一表面设有对应第一焊盘的多个第二焊盘,所述第一焊盘和对应的第二焊盘通过引线连接,使得所述桥接芯片的顶面与所述第一金属线路层电性连接。
进一步的,在所述桥接芯片塑封层和所述芯片结构塑封层之间还设有第二金属线路层,所述第二金属线路层位于所述桥接芯片塑封层表面并与所述桥接芯片塑封层中桥接芯片的芯片连接结构电性连接,所述芯片结构塑封层位于所述第二金属线路层表面且所述芯片结构塑封层的至少两个芯片与所述第二金属线层电性连接。
在其他实施例中,所述桥接芯片塑封层表面也可以直接形成所述芯片结构塑封层,所述桥接芯片通过芯片连接结构与芯片结构塑封层中的至少两个芯片直接连接。
在本实施例中,所述桥接芯片的底面与所述第一金属线路层电性连接。
进一步的,在本实施例中,当所述桥接芯片的底面通过多个凸点焊接在所述第一金属线路层第一表面,所述桥接芯片的底面和所述第一金属线路层之间的多个凸点周围填充有固化胶,使得芯片结构更加牢固。所述凸点可以为导电胶凸点、柱形凸点、微凸点等。
由于所述桥接芯片不仅可以通过第二金属线路层分别与第一芯片和第二芯片相连,也可以通过引线、第一金属线路层与基板电性连接,因此可以对桥接芯片和基板进行进一步的设计,使得所述桥接芯片还可以设计具有独立的电路结构实现其他独特的功能,为桥接芯片的扩展设计提供了基础,且由于桥接芯片在桥接芯片塑封层冗余空间很大,因此本发明适用的桥接芯片可以远远大于现有技术的桥接芯片的大小,从而有利于提高芯片设计集成度。
在其他实施例中,当所述桥接芯片为双面芯片,即桥接芯片的顶面和底面都具有功能区和器件时,所述顶面通过第一焊盘、引线和第二焊盘与第一金属线路层、基板电性连接,所述底面通过底面的凸点与第一金属线路层、基板电性连接,且所述顶面和底面可以通过引线和第一金属线路层实现电性连接,实现了芯片性能的最大化。
作为另一种实施方式,所述桥接芯片的顶面和底面还可以通过TSV(硅通孔)电性连接。
另外,在本实施例中,多个第一焊盘分别设在所述桥接芯片顶面靠近外边缘的位置,多个第二焊盘分别设在所述桥接芯片的四周且与第一焊盘相对应的位置;其中,第一焊盘和第二焊盘的数量根据产品的实际需求确定。
所述桥接芯片塑封层还包括导电金属柱和包裹所述桥接芯片、所述导电金属柱、所述引线的塑封料,所述第一金属线路层通过所述导电金属柱与所述第二金属线路层电性连接,所述桥接芯片的顶面通过多个凸点与所述第二金属线路层电性连接。
所述芯片结构塑封层包括分别与所述第二金属线路层电性连接的第一芯片和第二芯片以及包裹所述第一芯片和第二芯片的塑封料,所述桥接芯片通过所述第二金属线路层分别与第一芯片和第二芯片电性连接。
所述引线为铜线、金线或其它导电金属线等,所述导电金属柱可以为铜柱等。
进一步的,本实施例的扇出型封装结构还包括基板,所述基板和所述第一金属线路层的第二表面电性连接。
所述第一金属线路层第二表面具有焊球,位于桥接芯片对应位置的部分焊球与第二焊盘电性连接,所述第一金属线路层通过所述焊球与所述基板表面电性连接,所述桥接芯片的顶面通过位于桥接芯片对应位置的部分焊球与所述基板电性连接;从而使得位于桥接芯片对应位置的部分焊球得到利用,而不是假焊球,使得原来桥接芯片下方的无效区变成功能区,有效利用了桥接芯片下方的焊球、金属线路层和基板,有效利用了扇出型封装体的所有面积,大大增强了扇出型封装体的效能。
基于同一发明构思,本发明实施例还提供一种扇出型封装结构的制作方法,包括以下步骤:
提供临时载板,在所述临时载板表面形成电镀层,在所述电镀层表面形成第一金属线路层;
在所述第一金属线路层第一表面形成桥接芯片塑封层,其中,所述桥接芯片位于所述第一金属线路层第一表面,所述桥接芯片的顶面设有多个第一焊盘,所述第一金属线路层第一表面设有对应第一焊盘的多个第二焊盘,所述第一焊盘和对应的第二焊盘通过引线连接,使得所述桥接芯片的顶面与所述第一金属线路层电性连接;
在所述桥接芯片塑封层表面形成芯片结构塑封层,其中,所述芯片结构塑封层与所述桥接芯片塑封层电性连接;
去除临时载板和电镀层。
进一步的,在去除临时载板和电镀层之后还包括以下步骤:将上述形成的结构安装至基板并加装散热盖。
其中,多个第一焊盘分别设在所述桥接芯片顶面靠近外边缘的位置,多个第二焊盘分别设在所述桥接芯片的四周且与第一焊盘相对应的位置。
在所述桥接芯片塑封层表面形成芯片结构塑封层,其中,所述芯片结构塑封层与所述桥接芯片塑封层电性连接的步骤具体包括:
在所述桥接芯片塑封层表面形成第二金属线路层,其中,所述桥接芯片塑封层与第二金属线路层电性连接;
在所述第二金属线路层表面形成芯片结构塑封层,其中,所述芯片结构塑封层与所述第二金属线路层电性连接。
在本实施例中,形成桥接芯片塑封层的步骤具体包括:
提供桥接芯片,其中,所述桥接芯片包括底面和相对的顶面,所述桥接芯片的底面和顶面都设有多个凸点,所述桥接芯片的顶面还设有多个第一焊盘,所述第一焊盘位于所述凸点的周围区域;
将所述桥接芯片通过所述底面上的多个凸点焊接在所述第一金属线路层第一表面;
使用填充料对所述桥接芯片的底面和所述第一金属线路层之间的凸点周围进行填充,将所述第一焊盘和对应的第二焊盘通过引线连接,使得所述桥接芯片的顶面与所述第一金属线路层电性连接;
再提供塑封料对所述桥接芯片、所述导电金属柱、所述引线进行塑封,形成桥接芯片塑封层。
其中,所述填充料为固化胶。
在本实施例中,将上述形成的结构安装至基板的步骤具体包括:在去除临时载板和电镀层后,在所述第一金属线路层的底部形成焊球,将所述第一金属线路层通过焊球焊接在所述基板表面,所述第一金属线路层通过所述焊球与所述基板表面电性连接,所述桥接芯片的顶面通过位于桥接芯片对应位置的部分焊球与所述基板电性连接。
具体的,在本实施例中,如图3-图14为本实施例桥接芯片扇出型封装结构的制作方法的过程示意图;
首先,如图3所示,在提供临时载板10,在临时载板10表面形成电镀层20;其中,临时载板可以为玻璃片或金属板。
如图4所示,在所述电镀层20表面形成第一金属线路层30以及形成位于所述第一金属线路层第一表面的多个第二焊盘31、导电金属柱32,多个第二焊盘31分别位于后续焊接后的桥接芯片的四周。
如图5所示,再将桥接芯片46焊接在所述第一金属线路层30表面,其中,所述桥接芯片的底面和对应的顶面都设有多个凸点,而且所述桥接芯片的顶面还设有对应第二焊盘的多个第一焊盘41;具体的,将所述桥接芯片46通过所述底面上的多个凸点42焊接在所述第一金属线路层30表面,多个第一焊盘41分别设于所述桥接芯片顶面靠近外边缘的位置。
再如图6所示,使用填充料43对所述桥接芯片46的底面和所述第一金属线路层30之间的凸点周围进行填充;其中,所述填充料可以为固化胶,使得更加牢固。
如图7所示,将所述第一焊盘和对应的第二焊盘通过引线45连接,使得所述桥接芯片的顶面通过引线与所述第一金属线路层实现电性连接,如图8所示,再提供塑封料对所述桥接芯片、所述导电金属柱、所述引线进行塑封,形成桥接芯片塑封层40。
接着,如图9所示,在所述桥接芯片塑封层40表面形成第二金属线路层50,使得所述桥接芯片通过所述顶面的凸点与所述第二金属线路层实现电性连接以及使得所述第一金属线路层通过所述导电金属柱与所述第二金属线路层实现电性连接,如图10所示,将第一芯片61和第二芯片62设置在所述第二金属线路层表面,使得所述第一芯片和第二芯片通过所述第二金属线路层、桥接芯片实现电性连接,如图11所示,使用填充料63对所述芯片底部即芯片之间以及芯片与第二金属线路层之间的凸点周围进行填充,再如图12所示,再使用塑封料64对所述芯片进行塑封,形成芯片结构塑封层。
再如13所示,去除临时载板和电镀层,在所述第一金属线路层上与设有桥接芯片的一侧表面相对的另一侧表面设置焊球70,如图14所示,将上述形成的芯片结构200焊接至基板100并加装散热盖,再进行后续塑封。
本发明实施例提供的桥接芯片不仅起到了互连上方芯片的作用,同时桥接芯片可通过引线、第一金属线路层、焊球再与基板导通,使原来桥接芯片下方从无效的焊球区变成有功能焊球区,有效利用了扇出型封装体的所有面积,大大增强了扇出型封装体的效能。
本发明实施例通过在桥接芯片底部也就是底面上的焊接凸点周围填充固化胶取代晶片粘结膜材料,使得芯片结构更加牢固。
本发明实施例将桥接芯片通过引线焊接技术导通,工艺稳定且成熟,在不增加封装体厚度和体积的前提下,充分利用扇出型封装体内部空间,实现芯片功能的最大化,同时,采用引线焊接技术成本更低。
本发明采用引线焊接技术成本更低,工艺也更成熟,仅仅需要利用到桥接芯片边缘的一小块区域就能实现信息互通,从而使得在工艺更加简易的前提下,又能够最大化的利用桥接芯片,提高桥接芯片的效用。
具体的,本实施例扇出型封装结构的制作方法具体包括:
提供临时载板,在所述临时载板表面形成电镀层;
在所述电镀层表面形成第一金属线路层以及形成位于所述第一金属线路层第一表面的多个第二焊盘、导电金属导电金属柱;其中,多个第二焊盘分别位于后续焊接在所述第一金属线路层第一表面的桥接芯片的四周;
提供桥接芯片,其中,所述桥接芯片的底面和对应的顶面都设有多个凸点,所述桥接芯片的顶面还设有对应第二焊盘的多个第一焊盘;多个第一焊盘分别在所述桥接芯片顶面靠近外边缘的位置;
将所述桥接芯片通过所述底面上的多个凸点焊接在所述第一金属线路层第一表面,使得所述桥接芯片的底面与所述第一金属线路层电性连接;
使用填充料对所述桥接芯片的底面和所述第一金属线路层之间的凸点周围进行填充,再将所述第一焊盘和对应的第二焊盘通过引线连接,再提供塑封料对所述桥接芯片、所述导电金属导电金属柱、所述引线进行塑封,形成桥接芯片塑封层;
在所述桥接芯片塑封层表面形成第二金属线路层,其中,所述桥接芯片的顶面通过凸点与所述第二金属线路层电性连接,所述桥接芯片的顶面通过所述引线与所述第一金属线路层电性连接,所述第二金属线路层通过导电金属导电金属柱与所述第一金属线路层电性连接;
在所述第二金属线路层表面形成芯片结构塑封层,其中,所述芯片结构塑封层中的芯片与所述第二金属线路层电性连接,使得所述芯片结构塑封层中的芯片通过所述第二金属线路层与所述桥接芯片的顶面电性连接以及使得所述芯片结构塑封层中的芯片通过所述第二金属线路层、导电金属导电金属柱与所述第一金属线路层电性连接;
去除临时载板和电镀层,在去除电镀层后的所述第一金属线路层第一表面设置多个焊球,将上述形成的芯片结构通过焊球焊接至基板,再进行后续塑封,完成封装。
其中,在所述第二金属线路层表面形成芯片结构塑封层的步骤具体包括:将芯片通过芯片表面的凸点焊接在所述第二金属线路层表面,使用填充料对所述芯片表面的凸点周围进行填充,再使用塑封料对所述芯片进行塑封,形成芯片结构塑封层。
本发明虽然己以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。
Claims (21)
1.一种桥接芯片,其特征在于,包括:所述桥接芯片的顶面设有多个第一焊盘和芯片连接结构,多个第一焊盘分别用于连接引线,所述引线用于将所述桥接芯片的顶面与连接所述桥接芯片底面的第一金属线路层电性连接,所述芯片连接结构用于桥接至少两个芯片。
2.根据权利要求1所述的桥接芯片,其特征在于,所述桥接芯片的底面用于与所述第一金属线路层电性连接。
3.根据权利要求1所述的桥接芯片,其特征在于,所述桥接芯片的底面用于通过多个凸点焊接在所述第一金属线路层第一表面。
4.根据权利要求3所述的桥接芯片,其特征在于,所述桥接芯片的顶面和底面都具有独立的器件结构,所述桥接芯片的顶面和底面通过引线、第一金属线路层、凸点电性连接。
5.根据权利要求1所述的桥接芯片,其特征在于,多个第一焊盘分别设在所述桥接芯片顶面靠近外边缘的位置。
6.根据权利要求1所述的桥接芯片,其特征在于,所述桥接芯片的顶面还具有不限于将芯片进行互连的功能的其他器件结构。
7.一种包含权利要求1-5任一项所述的桥接芯片的扇出型封装结构,其特征在于,包括:第一金属线路层,位于所述第一金属线路层第一表面的桥接芯片塑封层,位于所述桥接芯片塑封层表面并与所述桥接芯片塑封层电性连接的芯片结构塑封层;
其中,所述桥接芯片塑封层包括所述桥接芯片,所述第一金属线路层第一表面设有对应第一焊盘的多个第二焊盘,所述第一焊盘和对应的第二焊盘通过引线连接,使得所述桥接芯片的顶面与所述第一金属线路层电性连接。
8.根据权利要求7所述的扇出型封装结构,其特征在于,所述桥接芯片塑封层和所述芯片结构塑封层之间还设有第二金属线路层,所述第二金属线路层位于所述桥接芯片塑封层表面并与所述桥接芯片塑封层中桥接芯片的芯片连接结构电性连接,所述芯片结构塑封层位于所述第二金属线路层表面且所述芯片结构塑封层的至少两个芯片与所述第二金属线层电性连接。
9.根据权利要求7所述的扇出型封装结构,其特征在于,当所述桥接芯片的底面通过多个凸点焊接在所述第一金属线路层第一表面,所述桥接芯片的底面和所述第一金属线路层之间的多个凸点周围填充有固化胶。
10.根据权利要求7所述的扇出型封装结构,其特征在于,所述引线为铜线或金线。
11.根据权利要求7所述的扇出型封装结构,其特征在于,多个第二焊盘分别设在所述桥接芯片的四周且与第一焊盘相对应的位置。
12.根据权利要求8所述的扇出型封装结构,其特征在于,所述桥接芯片塑封层还包括导电金属柱和包裹所述桥接芯片、所述导电金属柱、所述引线的塑封料,所述第一金属线路层通过所述导电金属柱与所述第二金属线路层电性连接,所述桥接芯片顶面的芯片连接结构通过多个凸点与所述第二金属线路层电性连接。
13.根据权利要求8所述的扇出型封装结构,其特征在于,所述芯片结构塑封层包括分别与所述第二金属线路层电性连接的第一芯片和第二芯片以及包裹所述第一芯片和第二芯片的塑封料,所述桥接芯片通过所述第二金属线路层分别与第一芯片和第二芯片电性连接。
14.根据权利要求7所述的扇出型封装结构,其特征在于,还包括基板和散热盖,所述基板和所述第一金属线路层第二表面电性连接。
15.根据权利要求14所述的扇出型封装结构,其特征在于,所述第一金属线路层的第二表面具有焊球,位于桥接芯片对应位置的部分焊球与第二焊盘电性连接,所述桥接芯片的顶面通过引线、第二焊盘、位于桥接芯片对应位置的部分焊球与所述基板电性连接。
16.一种扇出型封装结构的制作方法,其特征在于,包括以下步骤:
提供临时载板,在所述临时载板表面形成电镀层,在所述电镀层表面形成第一金属线路层;
在所述第一金属线路层第一表面形成桥接芯片塑封层,所述桥接芯片塑封层包括桥接芯片,其中,所述桥接芯片位于所述第一金属线路层第一表面,所述桥接芯片的顶面设有多个第一焊盘,所述第一金属线路层第一表面设有对应第一焊盘的多个第二焊盘,所述第一焊盘和对应的第二焊盘通过引线连接,使得所述桥接芯片的顶面与所述第一金属线路层电性连接;
在所述桥接芯片塑封层表面形成芯片结构塑封层,其中,所述芯片结构塑封层与所述桥接芯片塑封层电性连接;
去除临时载板和电镀层。
17.根据权利要求16所述的扇出型封装结构的制作方法,其特征在于,在去除临时载板和电镀层之后还包括以下步骤:将上述形成的结构安装至基板并加装散热盖。
18.根据权利要求17所述的扇出型封装结构的制作方法,其特征在于,将上述形成的结构安装至基板的步骤具体包括:在去除临时载板和电镀层后,在所述第一金属线路层第二表面形成焊球,将所述第一金属线路层通过焊球焊接在所述基板表面,所述第一金属线路层通过所述焊球与所述基板表面电性连接,所述桥接芯片的顶面通过引线、第二焊盘、第一金属线路层、焊球与所述基板电性连接。
19.根据权利要求16所述的扇出型封装结构的制作方法,其特征在于,在所述桥接芯片塑封层表面形成芯片结构塑封层,其中,所述芯片结构塑封层与所述桥接芯片塑封层电性连接的步骤具体包括:
在所述桥接芯片塑封层表面形成第二金属线路层,其中,所述桥接芯片塑封层的桥接芯片与第二金属线路层电性连接;
在所述第二金属线路层表面形成芯片结构塑封层,其中,所述芯片结构塑封层的至少两个芯片与所述第二金属线路层电性连接。
20.根据权利要求16所述的扇出型封装结构的制作方法,其特征在于,多个第一焊盘分别设在所述桥接芯片顶面靠近外边缘的位置,多个第二焊盘分别设在所述桥接芯片的四周且与第一焊盘相对应的位置。
21.根据权利要求16所述的扇出型封装结构的制作方法,其特征在于,形成桥接芯片塑封层的步骤具体包括:
提供桥接芯片,其中,所述桥接芯片包括底面和相对的顶面,所述桥接芯片的底面设有多个凸点,所述桥接芯片的顶面设有多个第一焊盘;
将所述桥接芯片通过所述底面上的多个凸点焊接在所述第一金属线路层第一表面,在所述第一金属线路层第一表面形成导电金属柱;
使用填充料对所述桥接芯片的底面和所述第一金属线路层之间的凸点周围进行填充,将所述第一焊盘和对应的第二焊盘通过引线连接,使得所述桥接芯片的顶面与所述第一金属线路层电性连接;
再提供塑封料对所述桥接芯片、导电金属柱、所述引线进行塑封,形成桥接芯片塑封层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310007343.XA CN115966537A (zh) | 2023-01-04 | 2023-01-04 | 桥接芯片、扇出型封装结构以及相应的封装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310007343.XA CN115966537A (zh) | 2023-01-04 | 2023-01-04 | 桥接芯片、扇出型封装结构以及相应的封装方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115966537A true CN115966537A (zh) | 2023-04-14 |
Family
ID=87363224
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310007343.XA Pending CN115966537A (zh) | 2023-01-04 | 2023-01-04 | 桥接芯片、扇出型封装结构以及相应的封装方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115966537A (zh) |
-
2023
- 2023-01-04 CN CN202310007343.XA patent/CN115966537A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100856609B1 (ko) | 반도체장치 및 그 제조방법 | |
KR101340576B1 (ko) | 플립 칩 온 리드 반도체 패키지 방법 및 장치 | |
CN102456677B (zh) | 球栅阵列封装结构及其制造方法 | |
TWI550741B (zh) | 四方扁平無接腳封裝及其製造方法 | |
US20130300000A1 (en) | Microelectronic package with stacked microelectronic elements and method for manufacture thereof | |
US11515229B2 (en) | Semiconductor package and manufacturing method thereof | |
KR20040023608A (ko) | 반도체장치 및 그 제조방법 | |
CN105070671A (zh) | 一种芯片封装方法 | |
US20030110625A1 (en) | Method of manufacturing multi-chip stacking package | |
KR101123803B1 (ko) | 스택 패키지 | |
CN105845585A (zh) | 一种芯片封装方法及芯片封装结构 | |
US7642639B2 (en) | COB type IC package to enhanced bondibility of bumps embedded in substrate and method for fabricating the same | |
CN107946282B (zh) | 三维扇出型封装结构及其制造方法 | |
KR100673379B1 (ko) | 적층 패키지와 그 제조 방법 | |
CN115966537A (zh) | 桥接芯片、扇出型封装结构以及相应的封装方法 | |
JP2003158215A (ja) | 半導体装置及びその製造方法 | |
CN211045375U (zh) | 晶圆级芯片封装结构 | |
CN112908984A (zh) | 一种带有散热片的ssd堆叠封装结构及其制作方法 | |
CN102751203A (zh) | 半导体封装结构及其制作方法 | |
JP2002026073A (ja) | 半導体装置およびその製造方法 | |
CN113410215A (zh) | 半导体封装结构及其制备方法 | |
KR100876864B1 (ko) | 양방향 입출력 단자를 갖는 반도체 패키지 및 그 제조 방법 | |
KR101096440B1 (ko) | 듀얼 다이 패키지 | |
CN218333753U (zh) | 一种芯片扇出型低厚度封装结构 | |
CN115985783B (zh) | 一种mosfet芯片的封装结构和工艺 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |