CN115964973A - 一种复合电流源模型的单元延时计算方法 - Google Patents
一种复合电流源模型的单元延时计算方法 Download PDFInfo
- Publication number
- CN115964973A CN115964973A CN202211720027.9A CN202211720027A CN115964973A CN 115964973 A CN115964973 A CN 115964973A CN 202211720027 A CN202211720027 A CN 202211720027A CN 115964973 A CN115964973 A CN 115964973A
- Authority
- CN
- China
- Prior art keywords
- time
- voltage
- model
- driver
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开一种复合电流源模型的单元延时计算方法,属于计算、推算或计数的技术领域。该方法:读入时序路径的RC网表与标准单元库文件,获取时序单元库中相关单元管脚信息;设置分段电压阈值;将驱动器模型输入转换时间与输出负载带入,根据时序单元库信息在分段电压阈值处插值,拟合驱动器模型输出电压波形;计算输出电压波形延时及过渡时间,在过渡时间收敛时结束延时计算,在过渡时间未收敛时计算每段电压区间的有效电容后更新输出负载,迭代计算直到延时计算结果收敛。本发明能够快速且准确地计算单元延时,计算量小且运行时间短,优化了查表插值过程,使得单元延时计算简单高效。
Description
技术领域
本发明涉及集成电路设计领域,特别是涉及单元延时的计算方法,公开一种复合电流源模型的单元延时计算方法,属于计算、推算或计数的技术领域。
背景技术
精确且快速地延时计算是集成电路静态时序分析中十分重要的一环。由于数字集成电路规模庞大,基于晶体管级的仿真十分耗时,因此在静态时序分析中的延时计算往往基于器件的延时模型,这些模型采用查找表及线性插值得到对应的延时量,从而大大减少了相关计算量。常用的延时模型有非线性延时模型(Nonlinear Delay Model,NLDM)、复合电流源(Composite Current Source,CCS)模型。延时计算通常以stage为单位计算单元与连线的延时及转换时间,一个stage包含了驱动单元弧、输出网络的RC网络、以及负载端的引脚电容,分别建立驱动器模型、RC模型、以及接收器模型后进行延时计算,其中,RC模型采用模型降阶的方法建立或等效为Π模型。CCS时序模型由驱动器模型和接收器模型组成,驱动器模型是一个输出与时间以及输入电压相关的电流源,接收器模型由两个电容组成且允许在过渡期间动态调整电容。CCS的查找表由驱动器模型查找表和接收器模型查找表组成,每个查找表均包含输入转换时间与输出负载这两个索引。
现有技术提出基于电流源模型的CCS模型来满足工艺尺寸减少背景下的延时计算需求,通过共形映射的方法对电流波形插值,根据插值后的电流波形计算延时,进行一次插值操作需要分别进行三次共形映射,电流波形复杂度随共形映射次数的增加而增长,存在计算量大、运行时间长、增量内存大的缺陷。
此外,现有基于CCS模型的延时计算对有效电容的处理存在以下不足:在延时计算的过程中使用一个或两个有效电容值,没有考虑CCS模型驱动器模型输出电压在不同区间时有效电容差别很大的因素,一个或两个有效电容值无法同时拟合最低电压阈值、延时电压阈值、最高电压阈值,进而造成延时计算误差。
发明内容
本部分的目的在于概述本发明的实施例的一些方面以及简要介绍一些较佳实施例。在本部分以及本申请的说明书摘要和发明名称中可能会做些简化或省略以避免使本部分、说明书摘要和发明名称的目的模糊,而这种简化或省略不能用于限制本发明的范围。
本发明的发明目的是针对上述背景技术的不足,提供一种复合电流源模型的单元延时计算方法,通过在CCS模型中驱动器模型输出电压各区间内在分段电压阈值处进行插值的方式实现快速计算延时的发明目的,通过根据延时计算结果在驱动器模型输出电压各区间内更新有效电容的方式实现准确计算延时的发明目的,解决现有基于CCS模型的延时计算复杂以及根据较少有效电容值不能准确计算延时的技术问题。
本发明为实现上述发明目的采用如下技术方案:
一种复合电流源模型的单元延时计算方法,包括如下4个步骤:
步骤1,读入时序路径的RC网表与时序单元库文件,从时序单元库中获取驱动器模型和接收器模型中各器件单元的信息以及各器件单元的管脚信息;
步骤2,设置分段电压阈值,根据分段电压阈值将CCS模型中驱动器模型输出电压区间[0,Vdd]划分为若干电压区间,至少包含两个电压区间;
步骤3,根据驱动器模型的输入转换时间以及输出负载查询时序单元库中的CCS查找表,根据查询信息在分段电压阈值处进行基于电压的插值计算,拟合驱动器模型输出电压波形;
步骤4,计算驱动器模型输出电压的延时及过渡时间,在过渡时间收敛时结束延时计算,在过渡时间不收敛时计算每个电压区间的有效电容,根据每个电压区间的有效电容更新各电压区间的接收器模型输出负载,返回步骤3。
作为一种复合电流源模型的单元延时计算方法的进一步优化方案,步骤3中根据查询信息在分段电压阈值处进行基于电压的插值计算的具体方法为:
步骤3-1,根据CCS查找表查询结果获取四个驱动器输出电流表,CCS查找表查询结果包括:驱动器模型输入转换时间索引值slew的前后两个索引值slew1、slew2,驱动器模型输出负载索引值load的前后两个索引值load1、load2;
步骤3-2,根据驱动器模型输入转换时间索引值的前后两个索引值以及驱动器模型输出负载索引值的前后两个索引值构建四个二维索引,根据一个二维索引查询CCS输出电流表获取与该二维索引有映射关系的输出电流值序列和时间值序列,输出电流值序列和时间值序列组成一个驱动器输出电流表;
步骤3-3,将每个驱动器输出电流表分别转换为一个驱动器模型输出电压波形,其中,V(tn)为第n个时间点tn对应的驱动器模型输出电压值,I(ti-1)、I(ti)为第i-1个时间点ti-1、第i个时间点ti对应的驱动器模型输出电流值,load为驱动器模型输出负载的索引值;
步骤3-4,对于每个驱动器模型输出电压波形,在分段电压阈值点处进行补点操作,根据确定每个驱动器模型输出电压波形各分段电压阈值对应的时间,其中,tm为在驱动器模型输出电压波形插入第m个分段电压阈值对应的时间值,V(tm)为驱动器模型输出电压波形第m个分段电压阈值,V(tn-1)为第n-1时刻tn-1驱动器模型的输出电压;
步骤3-5,根据四个驱动器模型输出电压波形上同一分段电压阈值对应的时间计算插入该分段电压阈值的时间,
拟合各分段电压阈值及其对应的插入时间组成的二维数据,得到最终的驱动器模型输出电压波形,其中,t'm为插入第m个分段电压阈值的时间,tm1、tm2、tm3、tm4为第1个驱动器模型输出电压波形第m个分段电压阈值对应的时间、第2个驱动器模型输出电压波形第m个分段电压阈值对应的时间、第3个驱动器模型输出电压波形第m个分段电压阈值对应的时间、第4个驱动器模型输出电压波形第m个分段电压阈值对应的时间。
作为一种复合电流源模型的单元延时计算方法的进一步优化方案,步骤4中计算驱动器模型输出电压的延时及过渡时间的具体方法为:由查表插值过程获得了所有电压区间的输出电压波形,这些输出电压波形是由一组到达时间值与一组分段电压阈值表示的。我们关注输出电压到达延时电压阈值delay的时间,输出电压到达最低电压阈值slew_lower的时间,输出电压到达最高电压阈值slew_upper的时间这三个点,根据这三个点各自所在的电压区间获取其对应的到达时间,使用这三个电压阈值点的到达时间进行延时计算,计算驱动器模型输出电压的延时delay及过渡时间transition的公式如下:
delay=tdelay-tref,transition=tupper-tlower,
其中,tdelay、tlower、tupper为输出电压到达延时电压阈值、最低电压阈值、最高电压阈值的时间,tref为驱动器模型输入电压到达延时电压阈值的时间,tref可查询时序单元库文件的参考时间可得到。
作为一种复合电流源模型的单元延时计算方法的进一步优化方案,步骤4中在过渡时间不收敛时计算每个电压区间的有效电容的具体方法为:根据驱动器模型输出电压波形以及分段电压阈值计算每个电压区间的有效电容。
作为复合电流源模型的单元延时计算方法的一种优选方案,步骤2中设置的分段电压阈值可以设置不同的个数与数值,这些电压值介于0与电源电压Vdd之间,例如,[0.2Vdd,0.5Vdd,0.8Vdd]。
作为复合电流源模型的单元延时计算方法的一种优选方案,步骤3中对于每一个分段电压阈值执行一次插值操作,每个电压区间对应一个有效电容,将每一电压区间的有效电容作为驱动器模型输出电压在该电压区间的输出负载。对于迭代过程的第一次计算,将总电容作为驱动器模型输出电压在所有电压区间的输出负载的初值来计算,总电容的值为RC网络的电容之和加上接收器模型引脚电容的容值。
作为本发明所述的复合电流源模型的单元延时计算方法方法的一种优选方案,步骤4根据驱动器模型输出电压波形以及分段电压阈值计算每个电压区间的有效电容的具体过程为:由每一电压区间的驱动器模型输出电压波形计算出接收器模型输入端电压波形,根据驱动器模型输出电压区间分段情况计算接收器模型输入端电压波形到达分段电压阈值的时间,由接收器模型输入电压波形的转换时间、到达分段电压阈值的时间以及接收器模型的输出负载计算出接收器模型引脚电容,由接收器模型引脚电容的变化更新接收器模型输出负载。更新每个电压区间的有效电容,将每个电压区间的有效电容分别作为对应电压区间的接收器模型输出负载,再次执行插值计算步骤。如果结果收敛,结束迭代,将延时计算结果输出。同时,可以得到完整且精确的输出电压波形与下一级单元的输入电压波形。
本发明采用上述技术方案,具有以下有益效果:
(1)本发明提出的复合电流源模型的单元延时计算方法,通过代码的查表操作实现对驱动器模型输出电压区间的分段阈值点处进行插值,实现快速且准确地计算单元延时的目的;与现有单元延时计算方法相比,本发明只需要极少的运算次数与增量内存就可以完成单元延时计算,只需要计算和存储指定电压阈值的到达时间,只需要考虑在分段电压阈值时的时间值便可以构建出详细的输出电压波形,相比于直接处理数据量大的原始数据的插值方法而言,本发明所提插值方法减小计算量,减少增量内存。
(2)本发明在驱动器输出电压各区间内更新有效电容,再根据更新后的有效电容更新接收器输出负载,以极少的代价计算出输出负载,避免在驱动器输出电压范围内采用有限个有效电容不能准确计算延时的缺陷;此外,本发明具有良好的扩展性,可以增加分段电压阈值点以进一步提高准确性,本发明计算的延时平均误差达到1.2%,计算过渡时间的平均误差达到2.7%。
附图说明
附图用来提供对本发明的进一步理解,并且构成说明书的一部分,并与本发明的实施例一起,用于解释本发明,并不构成对本发明的限制。
图1为本发明一个实施例提供的一种单元延时计算方法流程图。
图2为本发明一个实施例提供的一种单元延时计算方法中CCS模型的示意图。
图3为本发明一个实施例提供的一种单元延时计算方法的查表插值过程流程图。
图4为本发明一个实施例提供的一种单元延时计算方法所关注的三个电压阈值点的示意图。
图5为本发明一个实施例提供的一种单元延时计算方法的插值计算过程中对电压值插值的示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合说明书附图对本发明的具体实施方式做详细的说明,显然所描述的实施例是本发明的一部分实施例,而不是全部实施例。基于本发明中的实施例,本领域普通人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本发明的保护的范围。
在下面的描述中阐述了很多具体细节以便于充分理解本发明,但是本发明还可以采用其他不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广,因此本发明不受下面公开的具体实施例的限制。
本发明结合示意图进行详细描述,在详述本发明实施例时,为便于说明,表示器件结构的剖面图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本发明保护的范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
同时在本发明的描述中,需要说明的是,术语中的“上、下、内和外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
本发明中除非另有明确的规定和限定,术语“安装、相连、连接”应做广义理解,例如:可以是固定连接、可拆卸连接或一体式连接;同样可以是机械连接、电连接或直接连接,也可以通过中间媒介间接相连,也可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本发明中的具体含义。
本发明的一个实施例提供的一种复合电流源模型的单元延时计算方法如图1所示,包括如下几个步骤。
步骤1,读入时序路径的RC网表与时序单元库文件
从时序单元库中获取驱动器模型和接收器模型中各器件单元的信息以及各器件单元的管脚信息,查询CCS模型查找表中的驱动器模型查找表和接收器模型查找表。
CCS模型如图2所示,包含驱动器模型、互联RC模型、以及接收器模型,其中,互联RC网络模型采用等效Π模型,Cpin为驱动器模型引脚电容,receiver_load为驱动器模型的输出负载。
步骤2,设置分段电压阈值
分段电压阈值可以设置不同的个数与值,这些电压值介于0与电源电压Vdd之间,将驱动器模型输出电压区间[0,Vdd]划分为若干电压区间。例如,[0.2Vdd,0.5Vdd,0.8Vdd]。对于每一段,执行一次插值操作。每个分段对应一个有效电容。
步骤3,根据驱动器模型的输入转换时间与输出负载的查表信息在各分段电压阈值处插值
整个查找表差值的过程如图3所示,具体包括步骤3-1至步骤3-5。
步骤3-1,读入驱动器模型输入转换时间和输出负载。查询驱动器查找表,获取驱动器模型输入转换时间索引值slew的前后两个索引值slew1、slew2,获取驱动器模型输出负载索引值load的前后两个索引值load1、load2,由两个输入转换时间索引值slew1、slew2与两个输出负载索引值load1、load2组成四个二维索引(slew1,load1)、(slew1,load2)、(slew2,load1)、(slew2,load2)。
步骤3-2,由四个二维索引,查询CCS输出电流表output_current,得到指定的四组输出电流值序列与时间值序列,每一组输出电流值序列与时间值序列对应一个驱动器输出电流表。
步骤3-3,将每一个驱动器输出电流波形分别转换为一个驱动器输出电压波形,由梯形积分计算每个时间值之间的增量电压,具体式(1)所示,
式(1)中,V(tn)为第n个时间点tn对应的驱动器模型输出电压值,C为驱动器模型输出负载的索引值,I(ti-1)、I(ti)为为第i-1个时间点ti-1、第i个时间点ti对应的驱动器模型输出电流值。第一个时间点对应的电压值为0,第二个时间值对应的电压值为V(t2),以此类推,直到最后一个时间值。重复四次,得到四个驱动器输出电流表对应的输出电压波形。
步骤3-4,在每个驱动器输出电压波形的各分段电压阈值点处补点。在上一步得到的四个驱动器输出电压波形上补点,连接补点得到分段线性的驱动器输出电压波形,该分段线性的驱动器输出电压波形由时间值与电压值表示。通过式(2)计算分段电压阈值对应的时间值。
式(2)中,tm为在驱动器模型输出电压波形插入第m个分段电压阈值对应的时间值,V(tm)为驱动器模型输出电压波形第m个分段电压阈值,tn-1为表中第n-1个时间点,,V(tn-1)为第n-1时刻tn-1驱动器模型的输出电压。遍历驱动器模型输出电压值,直到分段电压阈值位于两个电压值之间,这两个电压值为V(tn-1)与V(tn),对应时间值为tn-1与tn。将tm与V(tm)组成新的输出电压波形。注意,由于分段电压阈值的个数与取值是可选的,所以新的输出电压波形结构也是可变的。
步骤3-5,根据四个驱动器模型输出电压波形上同一分段电压阈值对应的时间计算插入该分段电压阈值的时间。
插入分段电压阈值的原理如图5所示,各驱动器模型输出电压到达同一分段电压阈值的时间不同,采用式(3)所示方法计算同一分段电压阈值的插入时间,
式(3)中,slew1、slew2分别是实际驱动器模型输入转换时间索引值slew在表中相邻的左右两个索引值,load1、load2分别是实际驱动器模型输出负载索引值load在表中相邻的左右两个索引值。tm1、tm2、tm3、tm4分别为(slew1,load1)、(slew1,load2)、(slew2,load1)、(slew2,load2)四个组合获取的驱动器模型输出电压波形第m个分段电压阈值对应的时间值。遍历所有分段电压阈值,对所有分段电压阈值进行双线性插值,得到的结果是输入转换时间与输出负载的输出电压波形,输出电压波形由分段电压阈值与其对应时间表示。
将每一段的有效电容作为输出负载。对于迭代过程的第一次计算,将总电容作为所有分段的输出负载的初值来计算。总电容的值为RC网络的电容之和加上接收单元pin引脚电容。
步骤4,计算驱动器模型输出电压的延时delay与过渡时间transition,在过渡时间收敛时结束延时计算,在过渡时间不收敛时计算每个电压区间的有效电容,根据每个电压区间的有效电容更新各电压区间的接收器模型输出负载,返回步骤3
由查表插值过程,获得了所有电压区间的输出电压波形,这些输出电压波形是由一组到达时间值与一组分段电压阈值表示的。如图4所示,我们关注三个点,输出电压到达延时电压阈值delay的时间,输出电压到达最低电压阈值slew_lower的时间,输出电压到达最高电压阈值slew_upper的时间,而获取这三个电压阈值点至少需要3个有效电容,图4列举了根据有效电容Ceff1、有效电容Ceff2、有效电容Ceff3获取三个电压阈值的示例。根据这三个点各自所在的电压区间获取其对应的到达时间,使用这三个电压阈值点的到达时间进行延时计算。计算delay与transition,delay与transition的计算公式式(4)、式(5)所示,
delay=tdelay-tref(4),
transition=tupper-tlower(5),
式(4)、式(5)中,tdelay、tlower、tupper为输出电压到达延时电压阈值、最低电压阈值、最高电压阈值的时间,tref为驱动器模型输入电压到达延时电压阈值的时间,tref可查询时序单元库文件的参考时间可得到判断延时计算结果是否收敛。
如果未收敛,将更新有效电容,有效电容更新过程为:由每一电压区间的驱动器模型输出电压波形计算出接收端输入电压波形,根据驱动器模型输出电压区间分段情况计算接收器模型输入端电压波形到达分段电压阈值的时间,由接收端输入电压波形的转换时间、到达分段电压阈值的时间以及接收器模型的输出负载计算出接收器模型引脚电容,由接收器模型引脚电容的变化更新接收器模型的输出负载,更新每个电压区间的有效电容,将每个电压区间有效电容分别作为对应电压区间的接收器模型输出负载,再次执行插值计算步骤。如果结果收敛,结束迭代,将延时计算结果输出。输出是delay与transition两个值。同时,可以得到完整且精确的输出电压波形与下一级单元的输入电压波形。
综上,与现有单元延时计算方法相比,本发明只需要极少的运算次数与增量内存就可以完成单元延时计算,只需要考虑在分段电压阈值时的时间值便可以构建出详细的输出电压波形。本发明以极少的代价计算出输出负载,即分段有效电容。本发明具有良好的扩展性,可以增加分段以进一步提高准确性。本发明在平均误差上,delay达到1.2%,transition达到2.7%。
以上实施方式只是对本发明的示例性说明,并不限定它的保护范围,本领域技术人员还可以对其局部进行改变,符合发明宗旨的任意形式的等同替换都落入本发明的保护范围。
Claims (7)
1.一种复合电流源模型的单元延时计算方法,其特征在于,包括如下步骤:
步骤1,读入时序路径的RC网表与时序单元库文件,从时序单元库中获取驱动器模型和接收器模型中各器件单元的信息以及各器件单元的管脚信息;
步骤2,设置分段电压阈值,根据所述分段电压阈值将CCS模型中驱动器模型输出电压区间划分为至少两个电压区间;
步骤3,根据驱动器模型的输入转换时间以及输出负载查询时序单元库中的CCS查找表,根据查询信息在分段电压阈值处进行基于电压的插值计算,拟合驱动器模型输出电压波形;
步骤4,计算所述步骤3拟合的驱动器模型输出电压的延时及过渡时间,在过渡时间收敛时结束延时计算,在过渡时间不收敛时计算每个电压区间的有效电容,根据每个电压区间的有效电容更新各电压区间的接收器模型输出负载,返回步骤3。
2.根据权利要求1所述一种复合电流源模型的单元延时计算方法,其特征在于,步骤3中根据查询信息在分段电压阈值处进行基于电压的插值计算的具体方法为:
步骤3-1,根据CCS查找表查询结果获取四个驱动器输出电流表,CCS查找表查询结果包括:驱动器模型输入转换时间索引值slew的前后两个索引值slew1、slew2,驱动器模型输出负载索引值load的前后两个索引值load1、load2;
步骤3-2,根据驱动器模型输入转换时间索引值的前后两个索引值以及驱动器模型输出负载索引值的前后两个索引值构建四个二维索引,根据一个二维索引查询CCS输出电流表获取与该二维索引有映射关系的输出电流值序列和时间值序列,输出电流值序列和时间值序列组成一个驱动器输出电流表;
步骤3-3,将每个驱动器输出电流表分别转换为一个驱动器模型输出电压波形;
步骤3-4,对于每个驱动器模型输出电压波形,在分段电压阈值点处进行补点操作;
步骤3-5,根据四个驱动器模型输出电压波形上同一分段电压阈值对应的时间计算插入该分段电压阈值的时间,拟合各分段电压阈值及其对应的插入时间组成的二维数据,得到最终的驱动器模型输出电压波形。
6.根据权利要求5所述一种复合电流源模型的单元延时计算方法,其特征在于,所述步骤4中计算所述步骤3拟合的驱动器模型输出电压的延时及过渡时间的表达式为:delay=tdelay-tref,transition=tupper-tlower,其中,delay为驱动器模型输出电压的延时,transition为驱动器模型输出电压的过渡时间,tdelay、tlower、tupper为输出电压到达延时电压阈值、最低电压阈值、最高电压阈值的时间,tref为驱动器模型输入电压到达延时电压阈值的时间。
7.根据权利要求6所述一种复合电流源模型的单元延时计算方法,其特征在于,所述步骤4中在过渡时间不收敛时计算每个电压区间的有效电容的具体方法为:由每一电压区间的驱动器模型输出电压波形计算出接收器模型输入端电压波形,根据驱动器模型输出电压区间分段情况计算接收器模型输入端电压波形到达分段电压阈值的时间,由接收器模型输入电压波形的转换时间、到达分段电压阈值的时间以及接收器模型的输出负载计算出接收器模型引脚电容,由接收器模型引脚电容的变化更新接收器模型输出负载。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211720027.9A CN115964973B (zh) | 2022-12-30 | 2022-12-30 | 一种复合电流源模型的单元延时计算方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211720027.9A CN115964973B (zh) | 2022-12-30 | 2022-12-30 | 一种复合电流源模型的单元延时计算方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115964973A true CN115964973A (zh) | 2023-04-14 |
CN115964973B CN115964973B (zh) | 2023-07-04 |
Family
ID=85899110
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211720027.9A Active CN115964973B (zh) | 2022-12-30 | 2022-12-30 | 一种复合电流源模型的单元延时计算方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115964973B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116467980A (zh) * | 2023-06-19 | 2023-07-21 | 杭州行芯科技有限公司 | 标准单元电路的参数求解方法、电子设备及存储介质 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008278658A (ja) * | 2007-04-27 | 2008-11-13 | Toshiba Corp | 配電系統監視制御システムと方法、およびプログラム |
CN101341488A (zh) * | 2005-12-19 | 2009-01-07 | 国际商业机器公司 | 合成电流源驱动模型用于分析单元特征 |
US20090193373A1 (en) * | 2008-01-29 | 2009-07-30 | Soroush Abbaspour | Multiple voltage threshold timing analysis for a digital integrated circuit |
CN102436533A (zh) * | 2011-12-30 | 2012-05-02 | 中国科学院微电子研究所 | 标准单元库模型的时序验证方法 |
CN112257364A (zh) * | 2020-10-23 | 2021-01-22 | 北京大学 | 一种gpu加速计算的集成电路静态时序分析方法 |
CN114861590A (zh) * | 2022-05-31 | 2022-08-05 | 东南大学 | 一种应用于大规模版图数据的索引方法 |
CN114925636A (zh) * | 2022-05-11 | 2022-08-19 | 深圳国微福芯技术有限公司 | 组合逻辑单元的时序特征的表征方法、存储介质 |
-
2022
- 2022-12-30 CN CN202211720027.9A patent/CN115964973B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101341488A (zh) * | 2005-12-19 | 2009-01-07 | 国际商业机器公司 | 合成电流源驱动模型用于分析单元特征 |
JP2008278658A (ja) * | 2007-04-27 | 2008-11-13 | Toshiba Corp | 配電系統監視制御システムと方法、およびプログラム |
US20090193373A1 (en) * | 2008-01-29 | 2009-07-30 | Soroush Abbaspour | Multiple voltage threshold timing analysis for a digital integrated circuit |
CN102436533A (zh) * | 2011-12-30 | 2012-05-02 | 中国科学院微电子研究所 | 标准单元库模型的时序验证方法 |
CN112257364A (zh) * | 2020-10-23 | 2021-01-22 | 北京大学 | 一种gpu加速计算的集成电路静态时序分析方法 |
CN114925636A (zh) * | 2022-05-11 | 2022-08-19 | 深圳国微福芯技术有限公司 | 组合逻辑单元的时序特征的表征方法、存储介质 |
CN114861590A (zh) * | 2022-05-31 | 2022-08-05 | 东南大学 | 一种应用于大规模版图数据的索引方法 |
Non-Patent Citations (2)
Title |
---|
JINGJING GUO等: "Semi-Analytical Path Delay Variation Model With Adjacent Gates Decorrelation for Subthreshold Circuits", 《IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS》, vol. 40, no. 5, XP011850356, DOI: 10.1109/TCAD.2020.3015443 * |
胡伟;安文婷;袁甲;: "一种近阈值电压标准单元特征化建库方法", 湖南大学学报(自然科学版), no. 04 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116467980A (zh) * | 2023-06-19 | 2023-07-21 | 杭州行芯科技有限公司 | 标准单元电路的参数求解方法、电子设备及存储介质 |
CN116467980B (zh) * | 2023-06-19 | 2023-09-05 | 杭州行芯科技有限公司 | 标准单元电路的参数求解方法、电子设备及存储介质 |
Also Published As
Publication number | Publication date |
---|---|
CN115964973B (zh) | 2023-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103444083B (zh) | 模数转换器校准 | |
US7924209B2 (en) | Self-calibration circuit and method for capacitors | |
Haenzsche et al. | Modelling of capacitor mismatch and non-linearity effects ini charge redistribution SAR ADCs | |
CN115964973A (zh) | 一种复合电流源模型的单元延时计算方法 | |
CN104779954B (zh) | 逐次逼近型模数转换器及其基于误码检测的数字校正方法 | |
JP2001230671A (ja) | カウントダウン/アップ回路及びアナログディジタル変換方法 | |
CN104320139A (zh) | 基于电荷匹配的全对称四端动态比较器的失调校正方法 | |
JP3979358B2 (ja) | A/d変換出力データの非直線性補正装置 | |
US6747588B1 (en) | Method for improving successive approximation analog-to-digital converter | |
CN111123107A (zh) | 电池仿真建模方法、装置及电池等效模型 | |
CN104035320B (zh) | 一种实现时间间隔测量的系统及方法 | |
US6480135B2 (en) | Flash type analog-to-digital converter | |
JP2007036877A (ja) | A/d変換器 | |
US7043709B2 (en) | Method and apparatus for determining gate-level delays in an integrated circuit | |
CN101567693A (zh) | 具有较低的温度依赖性的模数转换装置 | |
CN115097899A (zh) | 一种高响应电源波形模拟方法 | |
CN101594148B (zh) | 一种电流内插结构的Flash ADC | |
CN108650069B (zh) | 一种序列生成方法及系统 | |
JP3378884B2 (ja) | 半導体集積回路のセルの遅延時間計算装置の動作方法 | |
CN117272888B (zh) | 一种电路参数的求解方法、装置、电子设备及存储介质 | |
JP3231916B2 (ja) | 集積回路の自動配線方法 | |
CN116718832B (zh) | 一种高精度电能计量方法及系统 | |
JP4413097B2 (ja) | 遅延時間計算方法 | |
De Wit et al. | Efficient simulation model for DAC dynamic properties | |
JP2001265847A (ja) | 消費電力予測装置およびその予測方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |