CN115954367B - 显示面板及其制备方法和显示装置 - Google Patents

Abstract

本申请公开了一种显示面板及其制备方法和显示装置，显示面板包括沟道的设计长度为L的薄膜晶体管，薄膜晶体管包括第一薄膜晶体管和第二薄膜晶体管，第一薄膜晶体管和第二薄膜晶体管对应的第一沟道和第二沟道间隔设置，第一沟道下的有源层与第二沟道下的有源层相互隔断；第一薄膜晶体管的源极和第二薄膜晶体管的源极与同一数据线连通；第一薄膜晶体管的漏极和第二薄膜晶体管的漏极与同一像素电极连通；第一沟道的长度为L1，第二沟道的长度为L2，且L1＜L，L2＜L。本申请设置的两个薄膜晶体管对应的两个沟道的长度比原沟道的长度短，避免沟道的长度过长，导致干刻蚀时，出现有源层过刻，造成薄膜晶体管的源极和漏极短路。

Description

显示面板及其制备方法和显示装置

技术领域

本申请涉及显示技术领域，尤其涉及一种显示面板及其制备方法和显示装置。

背景技术

液晶显示器(Liquid Crystal Display，LCD)具有机身薄、省电、无辐射等众多优点，得到了广泛的应用。如：液晶电视、移动电话、个人数字助理(PDA)、数字相机、计算机屏幕或笔记本电脑屏幕等，在平板显示领域中占主导地位。

薄膜晶体管的选用是液晶显示器实现高刷新频率的重要器件，薄膜晶体管的有源层一直使用稳定性能、加工性能等优异的硅系材料；为了节省成本，现在基本采用四次光刻技术；四次光刻相比于五次光刻就是采用半色调掩模版(Half Tone，HF)将有源半导体层和源漏级层光刻合二为一，但是目前薄膜晶体管的沟道区的沟道长度直接影响刻蚀效果，常常造成有源层过蚀刻的问题，从而影响薄膜晶体管的导通性能。

发明内容

本申请的目的是提供一种显示面板及其制备方法和显示装置，避免薄膜晶体管的有源层出现过刻的情况，导致薄膜晶体管失效。

本申请公开了一种显示面板，包括扫描线和数据线，以及由扫描线和数据线驱动的像素结构，所述像素结构包括薄膜晶体管和像素电极，所述薄膜晶体管包括第一金属层，和依次设置第一金属层上的绝缘层、有源层、掺杂层和沟道，所述第一金属层形成所述薄膜晶体管的栅极，所述沟道的设计长度为L，所述薄膜晶体管包括第一薄膜晶体管和第二薄膜晶体管，所述沟道包括间隔设置的第一沟道和第二沟道，所述第一沟道下的有源层与所述第二沟道下的有源层相互隔断；所述第一沟道和第二沟道的两侧均设有源极和漏极，所述第一沟道两侧的源极、漏极和所述栅极形成所述第一薄膜晶体管，所述第二沟道两侧的源极、漏极和所述栅极形成所述第二薄膜晶体管；所述第一薄膜晶体管的源极和所述第二薄膜晶体管的源极与同一所述数据线连通；所述第一薄膜晶体管的漏极和所述第二薄膜晶体管的漏极与同一所述像素电极连通；其中，所述第一沟道的长度为L1，所述第二沟道的长度为L2，且L1＜L，L2＜L。

可选的，所述第一薄膜晶体管对应的第一沟道的长度L1的取值范围为，10um＜L1＜50um；所述第二薄膜晶体管的第二沟道的长度L2的取值范围为，10um＜L2＜50um。

可选的，所述第一沟道的宽长比为W1/L1，0.45＜W1/L1＜0.7；所述第二沟道的宽长比为W2/L2，0.45＜W2/L2＜0.7；其中，所述L1＝L2，W1＝W2。

可选的，所述栅极包括相互连通的第一栅极和第二栅极，所述第一栅极和所述第二栅极设置在扫描线的同一层，所述第一栅极和所述第二栅极平行且间隔设置；所述第一沟道两侧的源极、漏极和所述第一栅极形成所述第一薄膜晶体管，所述第二沟道两侧的源极、漏极和所述第一栅极形成所述第二薄膜晶体管；所述薄膜晶体管还包括第三薄膜晶体管和第四薄膜晶体管，所述沟道还包括间隔设置的第三沟道和第四沟道，所述第一沟道下的有源层、所述第二沟道下的有源层、所述第三沟道下的有源层以及所述第四沟道下的有源层之间相互隔断；所述第三沟道和第四沟道的两侧均设有源极和漏极，所述第三沟道两侧的源极、漏极和所述第二栅极形成所述第三薄膜晶体管，所述第四沟道两侧的源极、漏极和所述第二栅极形成所述第四薄膜晶体管；所述第一薄膜晶体管的源极和所述第二薄膜晶体管的源极设置在所述第一栅极远离所述第二栅极的同一侧，所述第三薄膜晶体管的源极和所述第四薄膜晶体管的源极设置在所述第二栅极远离所述第一栅极的同一侧，所述第一薄膜晶体管的源极、所述第二薄膜晶体管的源极、所述第三薄膜晶体管的源极和所述第四薄膜晶体管的源极与同一所述数据线连通；所述第一薄膜晶体管的漏极、所述第二薄膜晶体管的漏极、所述第三薄膜晶体管的漏极和所述第四薄膜晶体管的漏极设置在所述第一栅极和所述第二栅极之间，所述第一薄膜晶体管的漏极和所述第三薄膜晶体管的漏极直接连通，所述第二薄膜晶体管的漏极和所述第四薄膜晶体管的漏极连通，且分别通过对应的过孔与同一所述像素电极连通；其中，所述第三沟道的长度为L3，所述第四沟道的长度为L4，且L3＜L，L4＜L。

可选的，所述有源层的膜厚是d，其中，500nm≤d≤700nm。

可选的，所述第一沟道的长度延伸方向和所述第二沟道的长度延伸方向在同一直线上，所述第一沟道和所述第二沟道的长度延伸方向的间距为s，其中，L1+L2+s≥L，所述s的取值范围为，4um＜s＜10um。

可选的，沿所述沟道的长度延伸方向上，在所述第一沟道的两侧设置有所述掺杂层，所述第二沟道的两侧也设置有掺杂层，且所述第一沟道两侧的所述掺杂层与所述第二沟道两侧的所述掺杂层间隔设置。

本申请还公开了一种显示面板的制备方法，制备如上任一所述的显示面板，所述制备方法包括：

形成第一薄膜晶体管和第二薄膜晶体管；以及

在所述第一薄膜晶体管和第二薄膜晶体管上形成像素电极，并且通过过孔将像素电极与第一薄膜晶体管的漏极和第二薄膜晶体管的漏极导通；

其中，所述第一薄膜晶体管对应的第一沟道下的有源层与所述第二薄膜晶体管对应的第二沟道下的有源层相互隔断；所述第一薄膜晶体管的第一沟道和所述第二薄膜晶体管的第二沟道的两侧均设有源极和漏极，所述第一薄膜晶体管的源极和所述第二薄膜晶体管的源极与同一所述数据线连通；所述第一薄膜晶体管的漏极和所述第二薄膜晶体管的漏极与同一所述像素电极连通；所述第一沟道的长度为L1，所述第二沟道的长度为L2，且L1＜L，L2＜L。

可选的，所述形成第一薄膜晶体管和第二薄膜晶体管的步骤包括：

通过第一次湿刻蚀先去除第一薄膜晶体的源极和漏极、第二薄膜晶体管的源极和漏极以及第一沟道和第二沟道之外的第二金属层；

再进行干刻蚀去除第一沟道和第二沟道中间的有源层和掺杂层、第一薄膜晶体和第二薄膜晶体管的源极和漏极以及第一沟道和第二沟道之外的有源层和掺杂层，同时去除所述第一沟道和第二沟道上的光阻，保留所述第一沟道的源极和漏极，以及第二沟道的源极和漏极上的光阻；

再采用湿刻蚀去除第一沟道和第二沟道下的第二金属层，漏出了第一沟道和第二沟道处的掺杂层；以及

最后采用干刻蚀去除第一沟道和第二沟道处的掺杂层，漏出有源层。

本申请还公开了一种显示装置，所述显示装置包括驱动电路以及如上任一所述的显示面板，所述驱动电路用于驱动所述显示面板。

相对于没有将沟道进行间隔设置形成两个沟道的方案来说，本申请将设计长度为L的原始的沟道分割为两个沟道，即相当于原来的一个像素结构对应一个薄膜晶体管，变成一个像素结构对应两个串联的薄膜晶体管，通过一个栅极接收同一栅极驱动信号，以驱动同一个像素，两个薄膜晶体管对应的两个沟道的长度都比原沟道的长度短，如此在进行最后一次干刻蚀时，可以避免沟道的长度过长，导致干刻蚀时，出现有源层过刻的情况发生，造成薄膜晶体管的源极和漏极短路，从而提高薄膜晶体管的导通性能。

附图说明

所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于例示本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：

图1是本申请的第一实施例的一种显示面板的结构示意图；

图2是本申请的第一实施例的薄膜晶体管(未形成源漏极)的结构示意图；

图3是本申请的第一实施例的薄膜晶体管(形成源漏极)的结构示意图；

图4是本申请的第二实施例正常画面的像素结构示意图；

图5是本申请的第二实施例的对应图4中AA’的薄膜晶体管的截面示意图；

图6是本申请的第三实施例的显示面板的制备方法流程图；

图7是本申请的第四实施例的显示面板的制备方法流程图；

图8是本申请的第五实施例的显示面板的制备方法流程图；

图9是本申请的第六实施例的显示装置结构示意图。

其中，100、显示面板；200、扫描线；300、数据线；400、像素结构；401、像素电极；410、薄膜晶体管；411、第一薄膜晶体管；412、第二薄膜晶体管；413、第三薄膜晶体管；414、第四薄膜晶体管；415、第一金属层；416、绝缘层；417、有源层；418、掺杂层；419、第二金属层；420、栅极；421、第一栅极；422、第二栅极；430、源极；440、漏极；450、沟道；451、第一沟道；452、第二沟道；453、第三沟道；454、第四沟道；460、衬底；500、显示装置；600、驱动电路。

具体实施方式

需要理解的是，这里所使用的术语、公开的具体结构和功能细节，仅仅是为了描述具体实施例，是代表性的，但是本申请可以通过许多替换形式来具体实现，不应被解释成仅受限于这里所阐述的实施例。

在本申请的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示相对重要性，或者隐含指明所指示的技术特征的数量。由此，除非另有说明，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征；“多个”的含义是两个或两个以上。术语“包括”及其任何变形，意为不排他的包含，可能存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。

另外，“中心”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系的术语，是基于附图所示的方位或相对位置关系描述的，仅是为了便于描述本申请的简化描述，而不是指示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

此外，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，或是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

下面参考附图和可选的实施例对本申请作详细说明。

如图1至图3所示，作为本申请的第一实施例，公开了一种显示面板100，包括扫描线200和数据线300，以及由扫描线200和数据线300驱动的像素结构400，所述像素结构400包括薄膜晶体管410和像素电极401，所述薄膜晶体管410形成在衬底460上，所述薄膜晶体管410包括第一金属层415，和依次设置第一金属层415上的绝缘层416、有源层417、掺杂层418和沟道450，所述第一金属层415形成所述薄膜晶体管410的栅极420，所述沟道450的设计长度为L，所述薄膜晶体管410(Thin-film transistor，TFT)包括第一薄膜晶体管411和第二薄膜晶体管412，所述沟道450包括间隔设置的第一沟道451和第二沟道452，所述第一沟道451下的有源层417与所述第二沟道452下的有源层417相互隔断，即将原来的沟道450一分为二，将沟道450下的有源层417也一分为二。

原来的一个TFT变成两个TFT，第一薄膜晶体管411的所述第一沟道451的两侧设有源极430和漏极440，第二薄膜晶体管412的所述第二沟道452的两侧设有源极430和漏极440，即所述第一沟道451两侧的源极430、漏极440和所述栅极420形成所述第一薄膜晶体管411，所述第二沟道452两侧的源极430、漏极440和所述栅极420形成所述第二薄膜晶体管412；所述第一薄膜晶体管411的源极430和所述第二薄膜晶体管412的源极430与同一所述数据线300连通；所述第一薄膜晶体管411的漏极440和所述第二薄膜晶体管412的漏极440与同一所述像素电极401连通；其中，所述第一沟道451的长度为L1，所述第二沟道452的长度为L2，且L1＜L，L2＜L。

本申请考虑到现有的单个TFT的沟道450较长，在进行干刻蚀的时候，常常因为沟道450长度问题导致对应沟道450区域的有源层417的中间部分出现过蚀刻的问题，进而造成TFT的导通性能下降或者出现TFT的源极430和漏极440出现短路的情况发生；本实施例通过在不改变原来的沟道450的设计长度的情况下，增加TFT的个数来减少单个TFT的沟道450长度，将原来的一个TFT分成两个TFT，这样每个沟道450的刻蚀时间变短，就可避免有源层417出现过蚀刻的情况发生，提高TFT的性能。

进一步的，为了保证两个TFT的驱动性能，所述第一薄膜晶体管411对应的第一沟道451的长度L1的取值范围为，10um＜L1＜50um；所述第二薄膜晶体管412的第二沟道452的长度L2的取值范围为，10um＜L2＜50um，两个薄膜晶体管410对应的沟道450的长度在10um至50um之间，避免长度小于10um无法满足TFT的正常驱动，同时防止长度超过50um，导致沟道450长度过长，蚀刻的均匀性差，仍然出现过度蚀刻的问题；在实际制备过程中，一般将L1和L2选择的值在30um至40um之间的任意值进行选择，通常将L1的值和L2的值设置相等，比如均选择35um。

在保证两个TFT的驱动性能的情况下，两个TFT对应的两个沟道450之间的间距s一般设置为4um至10um，所述第一沟道451的长度延伸方向和所述第二沟道452的长度延伸方向在同一直线上，所述间距s为所述第一沟道451和所述第二沟道452的长度延伸方向的间距，其中，L1+L2+s≥L，通过严格控制两个沟道450之间的间距s，进而避免占用像素空间，在不改变原来沟道450的设计长度的情况下，第一沟道451、第二沟道452以及间距s的和等于原沟道450的设计长度，但是考虑到第一沟道451和第二沟道452的长度如果无法满足驱动要求的情况下，可以在控制间距s在一定范围内的前提下，使得第一沟道451、第二沟道452长度进行调整，最终使得第一沟道451、第二沟道452以及间距s之和大于原来沟道450的设计长度。

通常的，蚀刻时间不仅和沟道450的长度有关，和沟道450的宽度也相关，一般的，所述第一沟道451的宽长比为W1/L1，0.45＜W1/L1＜0.7，所述第二沟道452的宽长比为W2/L2，0.45＜W2/L2＜0.7；为了方便制程，第一薄膜晶体管411和第二薄膜晶体管412的沟道450宽度和长度相同，即所述L1＝L2，W1＝W2，而为了保证第一薄膜晶体管411和第二薄膜晶体管412的驱动性能，在制备的时候通常选择35um作为第一沟道451和第二沟道452的长度值，选择4.5um作为第一沟道451和第二沟道452的宽度值；当然，第一薄膜晶体管411和第二薄膜晶体管412的沟道450宽度和长度也可以不相同，如第一薄膜晶体管411先接受栅极420驱动信号，可以将第一薄膜晶体管411的长度和宽度设计大于第二薄膜晶体管412的长度和宽度，第一薄膜晶体管411的沟道450宽长比小于第二薄膜晶体管412的沟道450宽长比，可以优先保证第一薄膜晶体管411的驱动性能，且也可以避免后接触的第二薄膜晶体管412的因为阻抗的影响接收到的栅极420驱动信号存在损耗导致驱动性能有限无法满足更小的沟道450宽长比。

另外，由于之前担心出现过蚀刻的问题，通常会将有源层417的膜厚设置得比较厚，这样可以避免有源层417被蚀刻穿，而本申请考虑到已经将沟道450长度变短，解决了沟道450长度过长出现过蚀刻的问题，如此每个TFT对应的有源层417的厚度可以进一步进行控制，可以将有源层417的膜厚设置得更薄一些，从而提高载流子的流动速度，以增加TFT的驱动性能；一般的，所述有源层417的膜厚d的取值范围为500nm≤d≤700nm，在该范围内可以避免有源层417过薄，在进行蚀刻的时候有源层417表面部分被蚀刻，造成有源层417的中间部分区域被蚀刻穿，造成短路温度；也可以避免有源层417过厚导致TFT的驱动性能变弱。

为了对有源层417的两侧面进行保护，通常在进行蚀刻的时候会保留有源层417两侧的掺杂层418，即沿所述沟道450的长度延伸方向上，在所述第一沟道451的两侧设置有所述掺杂层418，所述第二沟道452的两侧也设置有掺杂层418，且所述第一沟道451两侧的所述掺杂层418与所述第二沟道452两侧的所述掺杂层418间隔设置，对两个沟道450对应的薄膜晶体管410的有源层417的两侧进行保护。

另外，TFT的制备还有后续的制程，对应沟道还会形成沟道区，沟道区仅沟道对应的第二金属层、有源层和掺杂层贯穿，然后在形成平坦保护层，在平坦保护层上设置过孔，TFT的漏极则通过过孔与平坦保护层上的像素电极进行连接。

如图4所示，作为本申请的第二实施例，与上述第一实施例不同的是，参考图3至图5所示，所述栅极420包括相互连通的第一栅极421和第二栅极422，所述第一栅极421和所述第二栅极422设置在扫描线200的同一层，所述第一栅极421和所述第二栅极422平行且间隔设置，所述第一栅极和第二栅极之间的间距为t，所述第一栅极与所述第二栅极之间的间距方向与所述沟道方向垂直；所述第一沟道451两侧的源极430、漏极440和所述第一栅极421形成所述第一薄膜晶体管411，所述第二沟道452两侧的源极430、漏极440和所述第一栅极421形成所述第二薄膜晶体管412；所述薄膜晶体管410还包括第三薄膜晶体管413和第四薄膜晶体管414，所述沟道450还包括间隔设置的第三沟道453和第四沟道454，所述第一沟道451下的有源层417、所述第二沟道452下的有源层417、所述第三沟道453下的有源层417以及所述第四沟道454下的有源层417之间相互隔断；所述第三沟道453和第四沟道454的两侧均设有源极430和漏极440，所述第三沟道453两侧的源极430、漏极440和所述第二栅极422形成所述第三薄膜晶体管413，所述第四沟道454两侧的源极430、漏极440和所述第二栅极422形成所述第四薄膜晶体管414，所述源极430和漏极440由图5中的第二金属层419形成。

所述第一薄膜晶体管411的源极430和所述第二薄膜晶体管412的源极430设置在所述第一栅极421远离所述第二栅极422的同一侧，所述第一薄膜晶体管411和第二薄膜晶体管412的栅极420为同一栅极420金属线形成；所述第三薄膜晶体管413的源极430和所述第四薄膜晶体管414的源极430设置在所述第二栅极422远离所述第一栅极421的同一侧，所述第一薄膜晶体管411和第二薄膜晶体管412的栅极420为同一栅极420金属线形成；第一栅极421和第二栅极422由原始的一个栅极420分隔形成的，即一个TFT变成4个TFT，四个TFT中的所述第一薄膜晶体管411的源极430、所述第二薄膜晶体管412的源极430、所述第三薄膜晶体管413的源极430和所述第四薄膜晶体管414的源极430与同一所述数据线300连通，四个TFT呈2*2矩阵形式排列。

所述第一薄膜晶体管411的漏极440、所述第二薄膜晶体管412的漏极440、所述第三薄膜晶体管413的漏极440和所述第四薄膜晶体管414的漏极440设置在所述第一栅极421和所述第二栅极422之间，所述第一薄膜晶体管411的漏极440和所述第三薄膜晶体管413的漏极440直接连通，所述第二薄膜晶体管412的漏极440和所述第四薄膜晶体管414的漏极440连通，且分别通过对应的过孔与同一所述像素电极401连通；其中，所述第三沟道453的长度为L3，所述第四沟道454的长度为L4，且L3＜L，L4＜L，所述第三沟道453的宽长比为W3/L3，0.45＜W3/L3＜0.7；所述第四沟道454的宽长比为W4/L4，0.45＜W4/L4＜0.7；L1+L2+L3+L4+2s≥L，通过限定TFT的长度和宽度，避免在进行蚀刻时，因为沟道450的长度值或者宽度值较大，使得蚀刻时间增长，进而导致有源层417的部分区域被蚀刻穿。

一般的，所述第三薄膜晶体管413和第四薄膜晶体管414的沟道450的长度和宽度可以设置与上述第一实施例中的第一薄膜晶体管411和第二薄膜晶体管412的长度和宽度相同，即所述L1＝L2＝L3＝L4，W1＝W2＝W3＝W4，四个TFT在制备的时候可以同时制备形成，且四个TFT的沟道450的长度和宽度值使用相同的数值进行制备，提高制备速率。

作为本申请的第三实施例，如图6所示，本申请还公开了一种显示面板的制备方法，制备如上任一所述的显示面板，所述制备方法包括：

S1：形成第一薄膜晶体管和第二薄膜晶体管；以及

S2：在所述第一薄膜晶体管和第二薄膜晶体管上形成像素电极，并且通过过孔将像素电极与第一薄膜晶体管的漏极和第二薄膜晶体管的漏极导通；

参考图1、图3和图6所示，所述第一薄膜晶体管对应的第一沟道下的有源层与所述第二薄膜晶体管对应的第二沟道下的有源层相互隔断，即形成第一薄膜晶体管和第二薄膜晶体管的时候将两个薄膜晶体管的有源层进行断开，从而使得薄膜晶体管由之前的一个变成现在的2个；所述第一薄膜晶体管的第一沟道和所述第二薄膜晶体管的第二沟道的两侧均设有源极和漏极，所述第一薄膜晶体管的源极和所述第二薄膜晶体管的源极与同一所述数据线连通；所述第一薄膜晶体管的漏极和所述第二薄膜晶体管的漏极与同一所述像素电极连通；所述第一沟道的长度为L1，所述第二沟道的长度为L2，且L1＜L，L2＜L。

进一步的，如图7所示，作为本申请的第四实施例，所述形成第一薄膜晶体管和第二薄膜晶体管的步骤具体包括以下步骤：

S11：通过第一次湿刻蚀先去除第一薄膜晶体的源极和漏极、第二薄膜晶体管的源极和漏极以及第一沟道和第二沟道之外的第二金属层；

S12：再进行干刻蚀去除第一沟道和第二沟道中间的有源层和掺杂层、第一薄膜晶体和第二薄膜晶体管的源极和漏极以及第一沟道和第二沟道之外的有源层和掺杂层，同时去除所述第一沟道和第二沟道上的光阻，保留所述第一沟道的源极和漏极，以及第二沟道的源极和漏极上的光阻；

S13：再采用湿刻蚀去除第一沟道和第二沟道下的第二金属层，漏出了第一沟道和第二沟道处的掺杂层；以及

S14：最后采用干刻蚀去除第一沟道和第二沟道处的掺杂层，漏出有源层。

以一个栅极对应两个薄膜晶体管的制备方法为例，首先去除掉第一沟道外和第二沟道外的第二金属层，在未形成源漏极之前，需要保留第二金属层做源漏极的部分，第二金属层的其他部分都可以进行去除，接着需要将两个薄膜晶体管之间的有源层和掺杂层进行去除，此时可以保留有源层两侧的部分掺杂层，以对有源层起保护作用，如此后期在增加钝化层时，可以避免钝化层断裂，造成有源层和像素电极进行接触；进一步的，同时去除所述第一沟道和第二沟道上的光阻，保留第二金属层对应的所述第一沟道的源极和漏极，以及第二沟道的源极和漏极上的光阻，采用湿刻蚀去除第一沟道和第二沟道下的第二金属层，漏出了第一沟道和第二沟道处的掺杂层；进而采用干刻蚀去除第一沟道和第二沟道处的掺杂层，漏出有源层，而后设置钝化绝缘层和像素电极，像素电极通过钝化层上的过孔与两个薄膜晶体管的漏极进行连通。

作为本申请的第五实施例，如图8所示，本申请还公开了一种显示面板的制备方法，制备如上述第二实施例所述的显示面板，所述制备方法包括步骤：

S811：通过第一次湿刻蚀先去除第一薄膜晶体的源极和漏极、第二薄膜晶体管的源极和漏极、第三薄膜晶体的源极和漏极、第四薄膜晶体管的源极和漏极以及第一沟道、第二沟道、第三沟道和第四沟道之外的第二金属层；

S812：再进行干刻蚀去除第一沟道、第二沟道、第三沟道和第四沟道中间的有源层和掺杂层、第一薄膜晶体、第二薄膜晶体管、第三薄膜晶体管和第四薄膜晶体管的源极和漏极以及第一沟道、第二沟道、第三沟道和第四沟道之外的有源层和掺杂层，同时去除所述第一沟道、第二沟道、第三沟道和第四沟道上的光阻，保留所述第一沟道的源极和漏极、第二沟道的源极和漏极、第三沟道的源极和漏极，以及第四沟道的源极和漏极上的光阻；

S813：再采用湿刻蚀去除第一沟道、第二沟道、第三沟道和第四沟道下的第二金属层，漏出了第一沟道、第二沟道、第三沟道和第四沟道处的掺杂层；以及

S814：最后采用干刻蚀去除第一沟道、第二沟道、第三沟道和第四沟道处的掺杂层，漏出有源层。

每个像素结构内对应设有2*2个薄膜晶体管，且每个薄膜晶体管的沟道长度均小于原沟道的设计长度，在不改变TFT总体长度的情况下通过增加TFT个数来减小单个TFT的沟道长度，这样刻蚀时间变短，就可避免TFT过刻的现象，提高TFT的稳定性。

如图9所示，作为本申请的第六实施例，本申请还公开了一种显示装置500，所述显示装置500包括驱动电路600以及如上任一所述的显示面板100，所述驱动电路600用于驱动所述显示面板100，所述显示面板采用如上任一实施例所述的制备方法制得。

需要说明的是，本方案中涉及到的各步骤的限定，在不影响具体方案实施的前提下，并不认定为对步骤先后顺序做出限定，写在前面的步骤可以是在先执行的，也可以是在后执行的，甚至也可以是同时执行的，只要能实施本方案，都应当视为属于本申请的保护范围。

需要说明的是,本申请的发明构思可以形成非常多的实施例，但是申请文件的篇幅有限，无法一一列出，因而，在不相冲突的前提下,以上描述的各实施例之间或各技术特征之间可以任意组合形成新的实施例，各实施例或技术特征组合之后，将会增强原有的技术效果。

本申请的技术方案可以广泛用于各种显示面板，如TN(Twisted Nematic，扭曲向列型)显示面板、IPS(In-Plane Switching，平面转换型)显示面板、VA(VerticalAlignment，垂直配向型)显示面板、MVA(Multi-Domain Vertical Alignment，多象限垂直配向型)显示面板，当然，也可以是其他类型的显示面板，如OLED(Organic Light-EmittingDiode，有机发光二极管)显示面板，均可适用上述方案。

以上内容是结合具体的可选实施方式对本申请所作的进一步详细说明，不能认定本申请的具体实施只局限于这些说明。对于本申请所属技术领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本申请的保护范围。

Claims (8)

1.一种显示面板，包括扫描线和数据线，以及由扫描线和数据线驱动的像素结构，所述像素结构包括薄膜晶体管和像素电极，所述薄膜晶体管包括第一金属层，和依次设置第一金属层上的绝缘层、有源层和掺杂层，所述薄膜晶体管还包括沟道，所述第一金属层形成所述薄膜晶体管的栅极，所述沟道的设计长度为L，其特征在于，

所述薄膜晶体管包括第一薄膜晶体管和第二薄膜晶体管，所述沟道包括间隔设置的第一沟道和第二沟道，所述第一沟道下的有源层与所述第二沟道下的有源层相互隔断；所述第一沟道和第二沟道的两侧均设有源极和漏极，所述第一沟道两侧的源极、漏极和所述栅极形成所述第一薄膜晶体管，所述第二沟道两侧的源极、漏极和所述栅极形成所述第二薄膜晶体管；

所述第一薄膜晶体管的源极和所述第二薄膜晶体管的源极与同一所述数据线连通；所述第一薄膜晶体管的漏极和所述第二薄膜晶体管的漏极与同一所述像素电极连通；

其中，所述第一沟道的长度为L1，所述第二沟道的长度为L2，且L1＜L，L2＜L；

所述第一薄膜晶体管对应的第一沟道的长度L1的取值范围为，10um＜L1＜50um；

所述第二薄膜晶体管的第二沟道的长度L2的取值范围为，10um＜L2＜50um；

所述第一沟道的宽长比为W1/L1，0.45＜W1/L1＜0.7；所述第二沟道的宽长比为W2/L2，0.45＜W2/L2＜0.7；

其中，所述L1＝L2，W1＝W2。

2.如权利要求1所述的显示面板，其特征在于，所述栅极包括相互连通的第一栅极和第二栅极，所述第一栅极和所述第二栅极设置在扫描线的同一层，所述第一栅极和所述第二栅极平行且间隔设置；

所述第一沟道两侧的源极、漏极和所述第一栅极形成所述第一薄膜晶体管，所述第二沟道两侧的源极、漏极和所述第一栅极形成所述第二薄膜晶体管；

所述薄膜晶体管还包括第三薄膜晶体管和第四薄膜晶体管，所述沟道还包括间隔设置的第三沟道和第四沟道，所述第一沟道下的有源层、所述第二沟道下的有源层、所述第三沟道下的有源层以及所述第四沟道下的有源层之间相互隔断；所述第三沟道和第四沟道的两侧均设有源极和漏极，所述第三沟道两侧的源极、漏极和所述第二栅极形成所述第三薄膜晶体管，所述第四沟道两侧的源极、漏极和所述第二栅极形成所述第四薄膜晶体管；

所述第一薄膜晶体管的源极和所述第二薄膜晶体管的源极设置在所述第一栅极远离所述第二栅极的同一侧，所述第三薄膜晶体管的源极和所述第四薄膜晶体管的源极设置在所述第二栅极远离所述第一栅极的同一侧，所述第一薄膜晶体管的源极、所述第二薄膜晶体管的源极、所述第三薄膜晶体管的源极和所述第四薄膜晶体管的源极与同一所述数据线连通；

所述第一薄膜晶体管的漏极、所述第二薄膜晶体管的漏极、所述第三薄膜晶体管的漏极和所述第四薄膜晶体管的漏极设置在所述第一栅极和所述第二栅极之间，所述第一薄膜晶体管的漏极和所述第三薄膜晶体管的漏极直接连通，所述第二薄膜晶体管的漏极和所述第四薄膜晶体管的漏极连通，且分别通过对应的过孔与同一所述像素电极连通；

其中，所述第三沟道的长度为L3，所述第四沟道的长度为L4，且L3＜L，L4＜L。

3.如权利要求1所述的显示面板，其特征在于，所述有源层的膜厚是d，其中，500nm≤d≤700nm。

4.如权利要求1所述的显示面板，其特征在于，所述第一沟道的长度延伸方向和所述第二沟道的长度延伸方向在同一直线上，所述第一沟道和所述第二沟道的长度延伸方向的间距为s，其中，L1+L2+s≥L，

所述s的取值范围为，4um＜s＜10um。

5.如权利要求1所述的显示面板，其特征在于，沿所述沟道的长度延伸方向上，在所述第一沟道的两侧设置有所述掺杂层，所述第二沟道的两侧也设置有掺杂层，且所述第一沟道两侧的所述掺杂层与所述第二沟道两侧的所述掺杂层间隔设置。

6.一种显示面板的制备方法，制备如权利要求1-5任意一项所述的显示面板，其特征在于，包括：

形成第一薄膜晶体管和第二薄膜晶体管；以及

在所述第一薄膜晶体管和第二薄膜晶体管上形成像素电极，并且通过过孔将像素电极与第一薄膜晶体管的漏极和第二薄膜晶体管的漏极导通；

其中，所述第一薄膜晶体管对应的第一沟道下的有源层与所述第二薄膜晶体管对应的第二沟道下的有源层相互隔断；所述第一薄膜晶体管的第一沟道和所述第二薄膜晶体管的第二沟道的两侧均设有源极和漏极，

所述第一薄膜晶体管的源极和所述第二薄膜晶体管的源极与同一所述数据线连通；所述第一薄膜晶体管的漏极和所述第二薄膜晶体管的漏极与同一所述像素电极连通；

其中，所述第一沟道的长度为L1，所述第二沟道的长度为L2，且L1＜L，L2＜L。

7.如权利要求6所述的显示面板的制备方法，其特征在于，所述形成第一薄膜晶体管和第二薄膜晶体管的步骤包括：

通过第一次湿刻蚀先去除第一薄膜晶体的源极和漏极、第二薄膜晶体管的源极和漏极以及第一沟道和第二沟道之外的第二金属层；

再进行干刻蚀去除第一沟道和第二沟道中间的有源层和掺杂层、第一薄膜晶体和第二薄膜晶体管的源极和漏极以及第一沟道和第二沟道之外的有源层和掺杂层，同时去除所述第一沟道和第二沟道上的光阻，保留所述第一沟道的源极和漏极，以及第二沟道的源极和漏极上的光阻；

再采用湿刻蚀去除第一沟道和第二沟道下的第二金属层，漏出了第一沟道和第二沟道处的掺杂层；以及

最后采用干刻蚀去除第一沟道和第二沟道处的掺杂层，漏出有源层。

8.一种显示装置，其特征在于，所述显示装置包括驱动电路以及如权利要求1-5任意一项所述的显示面板，所述驱动电路用于驱动所述显示面板。