CN115939219A - 半导体结构及形成方法 - Google Patents
半导体结构及形成方法 Download PDFInfo
- Publication number
- CN115939219A CN115939219A CN202310078736.XA CN202310078736A CN115939219A CN 115939219 A CN115939219 A CN 115939219A CN 202310078736 A CN202310078736 A CN 202310078736A CN 115939219 A CN115939219 A CN 115939219A
- Authority
- CN
- China
- Prior art keywords
- layer
- sic
- body region
- source
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Abstract
本申请技术方案提供一种半导体结构及形成方法,所述半导体结构包括SiC衬底,所述SiC衬底的第一表面上包括SiC外延层;体区,自所述SiC外延层的部分表面向所述SiC外延层中延伸;源沟接触孔结构,位于所述体区的侧壁,且自所述SiC外延层的表面延伸至所述SiC外延层或所述SiC衬底中,所述源沟接触孔结构包括导电层和位于所述导电层的侧壁和底部的绝缘层;源区,位于所述体区中;重体区,位于所述源区和所述源沟接触孔结构间的体区中;栅极结构,位于部分所述源区、所述体区及所述SiC外延层上;源电极,位于所述源沟接触孔结构、所述重体区、部分所述源区以及所述栅极结构上;漏电极,位于所述SiC衬底的第二表面上。本申请技术方案可以提高SiC MOSFET器件性能。
Description
技术领域
本申请涉及半导体制造领域,尤其涉及一种半导体结构及形成方法。
背景技术
碳化硅(SiC)作为第三代半导体材料,因其宽禁带、高临界击穿场强、高热导率、高电子饱和漂移速度等特性而被广泛研究,有望在高温、高频、大功率等领域会替代硅(Si)器件和二代半导体器件。同时由于SiC是宽禁带半导体材料中唯一可以直接通过热氧化生成二氧化硅(SiO2)的材料,这将有利于简化用SiC作为材料制作金属-氧化物半导体场效应晶体管(MOSFET)的工艺,因此SiC MOSFET器件受到了极大关注。
但目前SiC MOSFET器件的结构仍需要改进,以提高SiC MOSFET器件性能。
发明内容
本申请要解决的技术问题是对SiC MOSFET器件的结构进行改进,以提高SiCMOSFET器件性能。
为解决上述技术问题,本申请提供了一种半导体结构,包括:SiC衬底,所述SiC衬底包括相对的第一表面和第二表面,且所述SiC衬底的第一表面上包括SiC外延层;体区,自所述SiC外延层的部分表面向所述SiC外延层中延伸;源沟接触孔结构,位于所述体区的侧壁,且自所述SiC外延层的表面延伸至所述SiC外延层或所述SiC衬底中,所述源沟接触孔结构包括导电层和位于所述导电层的侧壁和底部的绝缘层,其中所述绝缘层包括SiC晶体层、金属盐层及二氧化硅层中的至少两层,且所述SiC晶体层和所述体区的掺杂类型与所述金属盐层中的金属离子类型相同,所述金属离子类型为N型或P型;源区,位于所述体区中;重体区,位于所述源区和所述源沟接触孔结构间的体区中;栅极结构,位于部分所述源区、所述体区及所述SiC外延层上;源电极,位于所述源沟接触孔结构、所述重体区、部分所述源区以及所述栅极结构上;漏电极,位于所述SiC衬底的第二表面上。
在本申请的一些实施例中,所述绝缘层包括金属盐层和二氧化硅层中的至少一层及SiC晶体层,其中所述SiC晶体层与所述体区、所述SiC外延层及所述SiC衬底接触。
在本申请的一些实施例中,所述绝缘层包括金属盐层、二氧化硅层以及SiC晶体层,其中所述金属盐层位于所述SiC晶体层的表面,所述二氧化硅层位于所述金属盐层的表面。
在本申请的一些实施例中,所述SiC晶体层和所述金属盐层的厚度为0.1μm~0.3μm,所述二氧化硅层的厚度为0.1μm~0.2μm。
在本申请的一些实施例中,所述金属盐层的材料包括铝硅酸盐、AlTiOx、AlHfOx和硼硅酸盐中的至少一种。
在本申请的一些实施例中,所述导电层的材料包括多晶硅。
在本申请的一些实施例中,所述SiC衬底、所述SiC外延层和所述源区具有第一掺杂类型,所述体区和所述重体区具有第二掺杂类型,且所述第一掺杂类型和所述第二掺杂类型相反。
本申请还提供一种半导体结构的形成方法,包括:提供SiC衬底,所述SiC衬底包括相对的第一表面和第二表面,且所述SiC衬底的第一表面上包括SiC外延层;形成自所述SiC外延层的部分表面向所述SiC外延层中延伸的体区;在所述体区的侧壁形成自所述SiC外延层的表面延伸至所述SiC外延层或所述SiC衬底中的源沟接触孔结构,且所述源沟接触孔结构包括导电层和位于所述导电层的侧壁和底部的绝缘层,其中所述绝缘层包括SiC晶体层、金属盐层及二氧化硅层中的至少两层,且所述SiC晶体层和所述体区的掺杂类型与所述金属盐层中的金属离子类型相同,所述金属离子类型为N型或P型;形成源区、重体区及栅极结构,其中所述源区位于所述体区中,所述重体区位于所述源区和所述源沟接触孔结构间的体区中,所述栅极结构位于部分所述源区、所述体区及所述SiC外延层上;在所述源沟接触孔结构、所述重体区、部分所述源区以及所述栅极结构上形成源电极,在所述SiC衬底的第二表面上形成漏电极。
在本申请的一些实施例中,形成所述源沟接触孔结构的方法包括:在所述体区的侧壁形成自所述SiC外延层的表面延伸至所述SiC外延层或所述SiC衬底中的接触孔;在所述接触孔的侧壁和底部形成所述绝缘层;在所述绝缘层的表面形成所述导电层,且所述导电层填满所述接触孔。
在本申请的一些实施例中,所述绝缘层包括金属盐层和二氧化硅层中的至少一层以及SiC晶体层;其中所述SiC晶体层的形成方法包括:在所述接触孔的侧壁和底部形成α-SiC层;在所述α-SiC层中掺杂杂质离子,使所述α-SiC层转化成SiC晶体层。
在本申请的一些实施例中,采用化学气相沉积工艺或原子层沉积工艺形成所述α-SiC层,且所述化学气相沉积工艺或原子层沉积工艺的气体包括SiH4,C3H8和TMS,且温度为300℃~800℃。
在本申请的一些实施例中,所述绝缘层包括SiC晶体层和金属盐层,或者所述绝缘层包括SiC晶体层、金属盐层和二氧化硅层;其中使所述α-SiC层转化成SiC晶体层的方法包括:在所述α-SiC层的表面形成金属盐层;通过退火工艺使所述金属盐层中的部分金属离子扩散至所述α-SiC层中,使所述α-SiC层转化成SiC晶体层。
在本申请的一些实施例中,形成所述源区、重体区及栅极结构的方法包括:在所述体区的部分表面以及所述体区间的所述SiC外延层表面形成栅极结构;在所述栅极结构两侧的所述体区中形成源区,且所述源区还延伸至部分所述栅极结构下方;在所述源区和所述源沟接触孔结构间的体区中形成重体区。
与现有技术相比,本申请技术方案的半导体结构及形成方法具有如下有益效果:
本申请技术方案的半导体结构在体区的侧壁设置了自SiC外延层的表面延伸至所述SiC外延层或SiC衬底中的源沟接触孔结构,所述源沟接触孔结构能够改善电场,保护栅极结构不受电场的影响,同时所述源沟接触孔结构包括导电层及位于所述导电层的侧壁和底部的绝缘层,其中所述绝缘层包括SiC晶体层、金属盐层及二氧化硅层中的至少两层,其中SiC晶体层和体区的掺杂类型相同,当所述SiC晶体层与所述体区接触时,可以控制更深的电场。当所述金属盐层位于所述绝缘层的中间层时,所述金属盐层中的金属离子可以向两侧的膜层扩散,因此所述金属盐层可以为所述SiC晶体层的形成提供杂质离子,所述二氧化硅层能够阻止所述金属离子扩散至所述导电层中,因此所述绝缘层的结构不仅有益于制作工艺,还有利于器件性能的提高。
本申请技术方案的半导体结构的形成方法在形成所述源沟接触孔结构的绝缘层时,可以通过金属盐层中金属离子的扩散实现SiC晶体层的掺杂和转化,无需进行额外的离子注入工艺,简化了工艺步骤,还可以避免引入离子注入工艺带来的晶格损伤。
附图说明
以下附图详细描述了本申请中披露的示例性实施例。其中相同的附图标记在附图的若干视图中表示类似的结构。本领域的一般技术人员将理解这些实施例是非限制性的、示例性的实施例,附图仅用于说明和描述的目的,并不旨在限制本申请的范围,其他方式的实施例也可能同样的完成本申请中的发明意图。应当理解,附图未按比例绘制。其中:
图1至图8为本申请实施例的半导体结构的形成方法各步骤对应的结构示意图。
具体实施方式
以下描述提供了本申请的特定应用场景和要求,目的是使本领域技术人员能够制造和使用本申请中的内容。对于本领域技术人员来说,对所公开的实施例的各种局部修改是显而易见的,并且在不脱离本申请的精神和范围的情况下,可以将这里定义的一般原理应用于其他实施例和应用。因此,本申请不限于所示的实施例,而是与权利要求一致的最宽范围。
参考图8,本申请实施例提供一种半导体结构,包括SiC衬底100,SiC外延层200,体区300,源沟接触孔结构,栅极结构500,源区600,重体区700,源电极800及漏电极900。所述SiC衬底100的材料可以是4H-SiC,6H-SiC,3C-SiC或15R-SiC等,所述SiC衬底100可以是重掺杂,例如掺杂浓度可以为1E18cm-3~1E20cm-3(即1×1018cm-31×1020cm-3),且所述SiC衬底100可以是N型掺杂或P型掺杂,具体的掺杂类型取决于器件类型(例如N型MOSFET或P型MOSFET)。本申请实施例以N型掺杂为例进行说明。所述SiC衬底100包括相对的第一表面101和第二表面102,在所述第一表面101上形成有所述SiC外延层200,所述SiC外延层200的掺杂类型和所述SiC衬底100相同,且具有第一掺杂类型。所述SiC外延层200的掺杂浓度可以低于所述SiC衬底100的掺杂浓度,例如所述SiC外延层200的掺杂浓度可以为1E14cm-3至1E16cm-3。
所述体区300自所述SiC外延层200的部分表面向所述SiC外延层200中延伸,且所述体区300为分立结构,中间通过所述SiC外延层200隔开。所述体区300具有和所述第一掺杂类型相反的第二掺杂类型,例如所述体区300为P型掺杂。
所述源沟接触孔结构位于所述体区300的侧壁,且自所述SiC外延层200的表面延伸至所述SiC外延层200或者所述SiC衬底100中。所述源沟接触孔结构能够改善电场,保护栅极结构500不受电场的影响。所述源沟接触孔结构越深,改善电场的能力越强,本申请实施例以所述源沟接触孔结构延伸至所述SiC衬底100中为例进行说明。所述源沟接触孔结构包括导电层420及位于所述导电层420的侧壁和底部的绝缘层410,所述导电层420的材料可以包括多晶硅,所述绝缘层410包括SiC晶体层、金属盐层及二氧化硅层中的至少两层,所述SiC晶体层是指以SiC晶体为组成材料或者作为主要材料的膜层,所述金属盐层是指以金属盐为组成材料或者作为主要材料的膜层,所述二氧化硅层是指以二氧化硅为组成材料或者作为主要材料的膜层。其中所述SiC晶体层和所述体区300的掺杂类型与所述金属盐层中的金属离子类型相同,且所述金属离子类型为N型或P型。在本申请实施例中,所述SiC晶体层和所述体区300为P型掺杂,所述金属盐层中的金属离子类型也为P型。
当所述绝缘层410包括金属盐层和二氧化硅层中的至少一层及SiC晶体层时,所述SiC晶体层位于所述绝缘层410最外侧。也就是说,所述SiC晶体层与所述体区300、所述SiC外延层200及所述SiC衬底100接触。由于所述SiC晶体层与所述体区300相接触,因此可以控制更深的电场。当所述绝缘层410包括金属盐层、二氧化硅层和SiC晶体层时,三者依次堆叠的顺序为SiC晶体层、金属盐层和二氧化硅层,也即所述金属盐层位于所述SiC晶体层的表面,所述二氧化硅层位于所述金属盐层的表面。由于所述金属盐层中存在铝离子,在进行退火时,所述铝离子会向外扩散,因此当所述金属盐层位于中间层时,金属离子会向两侧的膜层中扩散,因此位于所述金属盐层表面的二氧化硅层会阻止所述金属离子扩散至所述导电层420中。同时,在一些实施例中,所述SiC晶体层是通过无定型SiC层(α-SiC层)通过掺杂N型或P型杂质离子转化形成的,而所述金属盐层中的金属离子可以扩散至α-SiC层中,进而使α-SiC层完成向SiC晶体层的转化。因此,按照所述SiC晶体层、所述金属盐层和所述二氧化硅层的堆叠顺序不仅有益于制作工艺,还有利于提高器件性能。
所述金属盐层的材料可以包括铝硅酸盐、AlTiOx、AlHfOx和硼硅酸盐中的至少一种。所述金属盐层中的铝离子和/或硼离子能够扩散至所述α-SiC层中,使α-SiC转化成SiC晶体。
所述SiC晶体层和所述金属盐层的厚度可以为0.1μm~0.3μm,所述二氧化硅层的厚度可以为0.1μm~0.2μm。当所述绝缘层410的膜层组合不同时,其中的膜层厚度也存在差异。在一些实施例中,所述绝缘层410包括SiC晶体层和金属盐层,所述SiC晶体层的厚度可以为0.1μm~0.3μm,所述金属盐层的厚度可以为0.1μm~0.2μm。在一些实施例中,所述绝缘层410包括SiC晶体层和二氧化硅层,所述SiC晶体层的厚度可以为0.1μm~0.3μm,所述二氧化硅层的厚度可以为0.1μm~0.2μm。在一些实施例中,所述绝缘层410包括金属盐层和二氧化硅层,所述金属盐层的厚度可以为0.1μm~0.3μm,所述二氧化硅层的厚度可以为0.1μm~0.2μm。在一些实施例中,所述绝缘层410包括SiC晶体层、金属盐层及二氧化硅层,所述SiC晶体层的厚度可以为0.1μm~0.3μm,所述金属盐层的厚度可以为0.1μm~0.2μm,所述二氧化硅层的厚度可以为0.1μm~0.2μm。
所述源区600位于所述体区300中,且所述源区600的表面和所述体区300的顶面平齐,所述源区600具有第一掺杂类型。所述重体区700位于所述源区600和所述源沟接触孔结构间的体区300中,且所述重体区700的表面和所述体区300的顶面平齐。所述重体区700的底面也可以和所述源区600的底面平齐。所述重体区700具有第二掺杂类型,且所述重体区700的掺杂浓度高于所述体区300的掺杂浓度,以减小接触电阻。
所述栅极结构500位于部分所述源区、所述体区300及所述SiC外延层200上,所述栅极结构500可以包括栅介质层和位于所述栅介质层表面的栅极层,所述栅介质层的材料可以包括二氧化硅、氮化硅、氮氧化硅等,所述栅极层可以包括多晶硅。
所述源电极800位于所述源沟接触孔结构、所述重体区700、部分所述源区600以及所述栅极结构500上,所述漏电极900位于所述SiC衬底100的第二表面102上。
本申请实施例还提供上述半导体结构的形成方法,包括:
步骤S1:提供SiC衬底,所述SiC衬底包括相对的第一表面和第二表面,且所述SiC衬底的第一表面上包括SiC外延层;
步骤S2:形成自所述SiC外延层的部分表面向所述SiC外延层中延伸的体区;
步骤S3:在所述体区的侧壁形成自所述SiC外延层的表面延伸至所述SiC外延层或所述SiC衬底中的源沟接触孔结构,且所述源沟接触孔结构包括导电层和位于所述导电层的侧壁和底部的绝缘层,其中所述绝缘层包括SiC晶体层、金属盐层及二氧化硅层中的至少两层,且所述SiC晶体层和所述体区的掺杂类型与所述金属盐层中的金属离子类型相同,所述金属离子类型为N型或P型;
步骤S4:形成源区、重体区及栅极结构,其中所述源区位于所述体区中,所述重体区位于所述源区和所述源沟接触孔结构间的体区中,所述栅极结构位于部分所述源区、所述体区及所述SiC外延层上;
步骤S5:在所述源沟接触孔结构、所述重体区、部分所述源区以及所述栅极结构上形成源电极,在所述SiC衬底的第二表面上形成漏电极。
以下结合附图对本申请实施例的半导体结构的形成方法进行详细说明。
参考图1,进行步骤S1,提供SiC衬底100,所述SiC衬底100具有第一掺杂类型,在所述SiC衬底100的第一表面101上形成所述SiC外延层200,所述SiC外延层200可以通过外延生长工艺形成。所述SiC外延层200也具有第一掺杂类型,且所述SiC外延层200的掺杂浓度低于所述SiC衬底100的掺杂浓度。
参考图2,进行步骤S2,在所述SiC外延层200中形成体区300,且所述体区300具有与所述SiC衬底100、所述SiC外延层200相反的第二掺杂类型。所述体区300的形成方法可以包括:在所述SiC外延层200的表面形成图案化的掩膜层,所述图案化的掩膜层定义了所述体区300的位置;以所述图案化的掩膜层为掩膜,采用离子注入工艺向所述SiC外延层200中进行离子注入,形成所述体区300;去除所述图案化的掩膜层。
参考图3,在所述体区300的侧壁形成接触孔401,且所述接触孔401自所述SiC外延层200的表面延伸至所述SiC外延层200或所述SiC衬底100中,本申请实施例以延伸至所述SiC外延层200为例进行说明。所述接触孔401可以通过光刻工艺形成。
参考图4,在所述接触孔401的侧壁和底部形成绝缘层410。在一些实施例中,所述绝缘层410包括SiC晶体层和金属盐层。所述SiC晶体层的形成方法可以包括:在所述接触孔401的侧壁和底部形成α-SiC层;在所述α-SiC层中掺杂杂质离子,使所述α-SiC层转化成SiC晶体层。其中,所述α-SiC层可以通过化学气相沉积工艺或原子层沉积工艺形成,且所述化学气相沉积工艺或原子层沉积工艺的气体包括SiH4,C3H8和TMS(Tetramethyl silane,四甲基硅烷),且温度为300℃~800℃。在所述α-SiC层中掺杂杂质离子的方法可以是离子注入工艺或者金属盐层中金属离子的扩散。本申请实施例是通过金属盐层中金属离子的扩散来实现从所述α-SiC层到SiC晶体层的转化,具体地,先通过化学气相沉积,原子层沉积或溅射工艺等沉积工艺在所述α-SiC层的表面形成金属盐层,例如所述金属盐层为铝硅酸盐层,当采用化学气相沉积工艺形成所述铝硅酸盐层时,沉积气体包括硅烷,三甲基铝和氧气,且在所述硅烷、三甲基铝及氧气中,铝原子、硅原子及氧原子的个数比为(20~40)∶(1~10)∶(40~60)。再通过退火工艺使所述金属盐层中的部分铝离子扩散至所述α-SiC层中,使所述α-SiC层转化成SiC晶体层。在另一些实施例中,所述绝缘层410还包括二氧化硅层,在形成所述铝硅酸盐层并退火后,还通过化学气相沉积,原子层沉积等沉积工艺在所述金属盐层的表面形成二氧化硅层。
在一些实施例中,所述绝缘层410包括SiC晶体层和二氧化硅层,所述绝缘层410的形成方法可以包括:采用化学气相沉积工艺或原子层沉积工艺在所述接触孔401的侧壁和底部形成α-SiC层;采用离子注入工艺在所述α-SiC层中掺杂杂质离子,使所述α-SiC层转化成SiC晶体层;采用化学气相沉积,原子层沉积等沉积工艺在所述SiC晶体层的表面形成二氧化硅层。
在一些实施例中,所述绝缘层410包括金属盐层和二氧化硅层,所述绝缘层410的形成方法可以包括:通过化学气相沉积,原子层沉积或溅射工艺等沉积工艺在所述接触孔401的侧壁和底部形成金属盐层;采用化学气相沉积,原子层沉积等沉积工艺在所述金属盐层的表面形成二氧化硅层。
参考图5,在所述绝缘层410的表面形成所述导电层420,且所述导电层420填满所述接触孔401。所述导电层420的形成方法可以包括:在所述绝缘层410、所述体区300及所述SiC外延层200的表面沉积导电材料,并使所述导电材料填满所述接触孔401;采用研磨工艺使所述导电材料的表面和所述体区300、所述SiC外延层200的表面平齐,形成所述导电层420。
参考图6,在所述体区300的部分表面以及所述体区300间的所述SiC外延层200的表面形成栅极结构500。所述栅极结构500的形成方法可以包括:在所述体区300的部分表面以及所述体区300间的所述SiC外延层200的表面形成栅介质层;在所述栅介质层的表面形成栅极层。
参考图7,在所述栅极结构500两侧的所述体区300中形成源区600,且所述源区600还延伸至部分所述栅极结构500下方,形成所述源区600的方法可以是离子注入工艺,且注入离子的类型和所述SiC衬底、所述SiC外延层的掺杂类型相同。然后,采用离子注入工艺在所述源区600和所述源沟接触孔结构间的体区300中形成重体区700,且注入离子的类型和所述体区300的掺杂类型相同。
参考图8,在所述源沟接触孔结构、所述重体区700、部分所述源区600以及所述栅极结构500上形成源电极800,在所述SiC衬底100的第二表面102上形成漏电极900。其中,在形成所述源电极800之前还在所述栅极结构500的侧壁和表面形成绝缘材料501,用于电隔离。
综上所述,在阅读本申请内容之后,本领域技术人员可以明白,前述申请内容可以仅以示例的方式呈现,并且可以不是限制性的。尽管这里没有明确说明,本领域技术人员可以理解本申请意图囊括对实施例的各种合理改变,改进和修改。这些改变,改进和修改都在本申请的示例性实施例的精神和范围内。
应当理解,本实施例使用的术语“和/或”包括相关联的列出项目中的一个或多个的任意或全部组合。应当理解,当一个元件被称作“连接”或“耦接”至另一个元件时,其可以直接地连接或耦接至另一个元件,或者也可以存在中间元件。
类似地,应当理解,当诸如层、区域或衬底之类的元件被称作在另一个元件“上”时,其可以直接在另一个元件上,或者也可以存在中间元件。与之相反,术语“直接地”表示没有中间元件。还应当理解,术语“包含”、“包含着”、“包括”或者“包括着”,在本申请文件中使用时,指明存在所记载的特征、整体、步骤、操作、元件和/或组件,但并不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。
还应当理解,尽管术语第一、第二、第三等可以在此用于描述各种元件,但是这些元件不应当被这些术语所限制。这些术语仅用于将一个元件与另一个元件区分开。因此,在没有脱离本申请的教导的情况下,在一些实施例中的第一元件在其他实施例中可以被称为第二元件。相同的参考标号或相同的参考标记符在整个说明书中表示相同的元件。
此外,本申请说明书通过参考理想化的示例性截面图和/或平面图和/或立体图来描述示例性实施例。因此,由于例如制造技术和/或容差导致的与图示的形状的不同是可预见的。因此,不应当将示例性实施例解释为限于在此所示出的区域的形状,而是应当包括由例如制造所导致的形状中的偏差。例如,被示出为矩形的蚀刻区域通常会具有圆形的或弯曲的特征。因此,在图中示出的区域实质上是示意性的,其形状不是为了示出器件的区域的实际形状也不是为了限制示例性实施例的范围。
Claims (13)
1.一种半导体结构,其特征在于,包括:
SiC衬底,所述SiC衬底包括相对的第一表面和第二表面,且所述SiC衬底的第一表面上包括SiC外延层;
体区,自所述SiC外延层的部分表面向所述SiC外延层中延伸;
源沟接触孔结构,位于所述体区的侧壁,且自所述SiC外延层的表面延伸至所述SiC外延层或所述SiC衬底中,所述源沟接触孔结构包括导电层和位于所述导电层的侧壁和底部的绝缘层,其中所述绝缘层包括SiC晶体层、金属盐层及二氧化硅层中的至少两层,且所述SiC晶体层和所述体区的掺杂类型与所述金属盐层中的金属离子类型相同,所述金属离子类型为N型或P型;
源区,位于所述体区中;
重体区,位于所述源区和所述源沟接触孔结构间的体区中;
栅极结构,位于部分所述源区、所述体区及所述SiC外延层上;
源电极,位于所述源沟接触孔结构、所述重体区、部分所述源区以及所述栅极结构上;
漏电极,位于所述SiC衬底的第二表面上。
2.根据权利要求1所述的半导体结构,其特征在于,所述绝缘层包括金属盐层和二氧化硅层中的至少一层及SiC晶体层,其中所述SiC晶体层与所述体区、所述SiC外延层及所述SiC衬底接触。
3.根据权利要求2所述的半导体结构,其特征在于,所述绝缘层包括金属盐层、二氧化硅层以及SiC晶体层,其中所述金属盐层位于所述SiC晶体层的表面,所述二氧化硅层位于所述金属盐层的表面。
4.根据权利要求1所述的半导体结构,其特征在于,所述SiC晶体层和所述金属盐层的厚度为0.1μm~0.3μm,所述二氧化硅层的厚度为0.1μm~0.2μm。
5.根据权利要求1所述的半导体结构,其特征在于,所述金属盐层的材料包括铝硅酸盐、AlTiOx、AlHfOx和硼硅酸盐中的至少一种。
6.根据权利要求1所述的半导体结构,其特征在于,所述导电层的材料包括多晶硅。
7.根据权利要求1所述的半导体结构,其特征在于,所述SiC衬底、所述SiC外延层和所述源区具有第一掺杂类型,所述体区和所述重体区具有第二掺杂类型,且所述第一掺杂类型和所述第二掺杂类型相反。
8.一种半导体结构的形成方法,其特征在于,包括:
提供SiC衬底,所述SiC衬底包括相对的第一表面和第二表面,且所述SiC衬底的第一表面上包括SiC外延层;
形成自所述SiC外延层的部分表面向所述SiC外延层中延伸的体区;
在所述体区的侧壁形成自所述SiC外延层的表面延伸至所述SiC外延层或所述SiC衬底中的源沟接触孔结构,且所述源沟接触孔结构包括导电层和位于所述导电层的侧壁和底部的绝缘层,其中所述绝缘层包括SiC晶体层、金属盐层及二氧化硅层中的至少两层,且所述SiC晶体层和所述体区的掺杂类型与所述金属盐层中的金属离子类型相同,所述金属离子类型为N型或P型;
形成源区、重体区及栅极结构,其中所述源区位于所述体区中,所述重体区位于所述源区和所述源沟接触孔结构间的体区中,所述栅极结构位于部分所述源区、所述体区及所述SiC外延层上;
在所述源沟接触孔结构、所述重体区、部分所述源区以及所述栅极结构上形成源电极,在所述SiC衬底的第二表面上形成漏电极。
9.根据权利要求8所述的半导体结构的形成方法,其特征在于,形成所述源沟接触孔结构的方法包括:
在所述体区的侧壁形成自所述SiC外延层的表面延伸至所述SiC外延层或所述SiC衬底中的接触孔;
在所述接触孔的侧壁和底部形成所述绝缘层;
在所述绝缘层的表面形成所述导电层,且所述导电层填满所述接触孔。
10.根据权利要求9所述的半导体结构的形成方法,其特征在于,所述绝缘层包括金属盐层和二氧化硅层中的至少一层以及SiC晶体层;其中所述SiC晶体层的形成方法包括:
在所述接触孔的侧壁和底部形成α-SiC层;
在所述α-SiC层中掺杂杂质离子,使所述α-SiC层转化成SiC晶体层。
11.根据权利要求10所述的半导体结构的形成方法,其特征在于,采用化学气相沉积工艺或原子层沉积工艺形成所述α-SiC层,且所述化学气相沉积工艺或原子层沉积工艺的气体包括SiH4,C3H8和TMS,且温度为300℃~800℃。
12.根据权利要求10所述的半导体结构的形成方法,其特征在于,所述绝缘层包括SiC晶体层和金属盐层,或者所述绝缘层包括SiC晶体层、金属盐层和二氧化硅层;其中使所述α-SiC层转化成SiC晶体层的方法包括:
在所述α-SiC层的表面形成金属盐层;
通过退火工艺使所述金属盐层中的部分金属离子扩散至所述α-SiC层中,使所述α-SiC层转化成SiC晶体层。
13.根据权利要求8所述的半导体结构的形成方法,其特征在于,形成所述源区、重体区及栅极结构的方法包括:
在所述体区的部分表面以及所述体区间的所述SiC外延层的表面形成栅极结构;
在所述栅极结构两侧的所述体区中形成源区,且所述源区还延伸至部分所述栅极结构下方;
在所述源区和所述源沟接触孔结构间的体区中形成重体区。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310078736.XA CN115939219A (zh) | 2023-01-16 | 2023-01-16 | 半导体结构及形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310078736.XA CN115939219A (zh) | 2023-01-16 | 2023-01-16 | 半导体结构及形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115939219A true CN115939219A (zh) | 2023-04-07 |
Family
ID=86651114
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310078736.XA Pending CN115939219A (zh) | 2023-01-16 | 2023-01-16 | 半导体结构及形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115939219A (zh) |
-
2023
- 2023-01-16 CN CN202310078736.XA patent/CN115939219A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11777030B2 (en) | Semiconductor device | |
US7541300B2 (en) | Silicon carbide semiconductor device and method for manufacturing the same | |
TWI390637B (zh) | 具混合井區之碳化矽裝置及用以製造該等碳化矽裝置之方法 | |
US8803252B2 (en) | Silicon carbide semiconductor device | |
US20090173949A1 (en) | Silicon carbide mos field effect transistor with built-in schottky diode and method for manufacturing such transistor | |
JP7241704B2 (ja) | 半導体装置およびその製造方法 | |
WO2010098076A1 (ja) | 蓄積型絶縁ゲート型電界効果型トランジスタ | |
US9269781B2 (en) | Semiconductor device and method for manufacturing the same | |
JP2009182271A (ja) | 炭化珪素半導体装置 | |
JP2012164707A (ja) | 半導体装置およびその製造方法 | |
KR20110061641A (ko) | 탄화규소 반도체 장치 | |
JP2013187302A (ja) | SiC半導体装置及びその製造方法 | |
CN114420761B (zh) | 一种耐高压碳化硅器件及其制备方法 | |
JP2002368216A (ja) | 半導体素子及びその製造方法 | |
JP2019004010A (ja) | 半導体装置およびその製造方法 | |
US20130119407A1 (en) | Method for manufacturing semiconductor device, and semiconductor device | |
US7391077B2 (en) | Vertical type semiconductor device | |
US9960040B2 (en) | Manufacturing method of silicon carbide semiconductor device | |
JP3664158B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP4075150B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
JP6991476B2 (ja) | 半導体装置 | |
EP4325579A1 (en) | Mosfet device and manufacturing method therefor | |
CN115513297A (zh) | 碳化硅平面mosfet器件及其制造方法 | |
CN115939219A (zh) | 半导体结构及形成方法 | |
CN114927575A (zh) | 一种屏蔽栅器件结构及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |